KR100539018B1 - 데이터 채널을 통해 수신되었거나 송신될 데이터 패킷을처리하기 위한 방법 및 장치 - Google Patents

Abstract

본 발명은, 비용 지출 면에서 선호되는 방법으로 IEEE 1394 직렬 버스를 위한 링크 레이어 IC에서의 IEC 61883에 따른 소위 "최신(late)" 검사를 구현하는 방식에 관한 것이다. 본 발명에 따라서, 현재의 버스 시간과 비교함으로써 데이터 패킷이 최신의 데이터 패킷인지를 검사하는 동안에, 제한된 비트 길이의 데이터 워드로 시간축의 섹션만을 나타내는 것이 가능하기 때문에 필요한 비교 연산을 또한 실질적으로 간략화하는 특정한 시간 모델이 사용된다.

Description

데이터 채널을 통해 수신되었거나 송신될 데이터 패킷을 처리하기 위한 방법 및 장치{METHOD AND DEVICE FOR PROCESSING DATA PACKETS WHICH HAVE BEEN RECEIVED OR ARE TO BE TRANSMITTED ON A DATA CHANNEL}

본 발명은, 데이터 채널을 통해 수신되었거나 송신될 데이터 패킷, 특히 상기 데이터 패킷이 최신 데이터 패킷인지에 대한 검사가 매우 중요하게 되는, 시간-크리티컬(time-critical) 데이터를 포함하는 데이터 패킷을 처리하기 위한 방법 및 장치에 관한 것이다.

본 발명은, 독립 청구항 1과 같은 일반적인 유형의 데이터 채널을 통해서 수신되었거나 송신될 데이터 패킷을 처리하기 위한 방법에 기초하고 있다.

멀티미디어라는 용어는, 현재 함께 성장하고 있는 가전 제품 부문 {하이-파이(hi-fi), 오디오, 비디오}과 개인용 컴퓨터 제품 부문을 나타내는데 사용되며, 상기 두 제품 부문의 많은 제조자들은 심지어 실제 제품의 생산을 추진하고 있다. 상기 두 제품 부문의 결합은, 다른 제품 부문의 장치 사이의 데이터 교환에 관한 작업이 한층 더 중요하게 되고 있음을 의미한다. 이것은, 이미 상당히 진전된, 이러한 부문에서의 표준화에 대한 노력을 통해 또한 명백해 진다. 특히, 소위 IEEE 1394 직렬 버스는, 두 제품 그룹의 단자 사이에서의 데이터 교환을 위해 국제적으로 표준화되고, 매우 광범위하게 용인된 버스이고, 이미 이용 가능한 버스이다. 상기 표준의 정확한 명칭은 고성능 직렬 버스에 대한 IEEE 표준(IEEE Standard for High Performance Serial Bus)(1996년 8월, 뉴욕, IEEE std 1394-1995, IEEE)이다. IEEE 1394 직렬 버스의 설명서는 가전 전자 부문의 제품에 상당히 중요한 아래의 일련의 표준을 포함한다.

◎ 최대 63개의 단자를 갖는 사실상 자유로이 선택 가능한 버스 형태(virtually freely selectable bus topology)(예컨대, 체인 형태, 트리 형태 등),

◎ 두 장치 사이의 최대 거리가 4.5 미터이고, 4 또는 6개의 컨덕터를 갖는 케이블을 통한 비트-직렬 데이터 송신,

◎ 현재 400 Mbit/s에 이르는 송신율,

◎ 동작중에 연결될 수 있고, 분리될 수 있는 단자.

IEEE 1394 인터페이스를 제조하기 위해서, 하드웨어를 사용하여 IEEE 1394 표준의 두 레이어(layer){ISO/IEC-7-레이어 모델로부터 공지된 물리 레이어(physical layer) 및 링크 레이어(link layer)}를 구현할 필요가 있다. 버스와의 연결이 상기 물리 레이어로 관리되는 반면, 버스 프로토콜의 핵심 부분은 링크 레이어로 구현된다. 상기 물리 레이어와 링크 레이어 사이의 갈바니 간격(galvanic separation)이 IEEE 1394 표준에서 제공되므로, 일반적으로 개별 IC를 사용하여 구현된다.

데이터가 가전 장치로부터 다른 장치로 송신될 때, 등시성 데이터 송신은 다량의 데이터가 실시간 조건 하에서 정기적으로 송신되어져야 하는 곳에서 발생하며, 이는 상기 데이터의 해당 응용이 데이터가 정확한 시간에 도착한 때에만 결함없이 지행되고, 그리하여 또한 정확하게 처리될 수 있기 때문이다. 따라서, 이러한 데이터의 교환을 위한 특별한 표준이 개발되어왔다. 이러한 표준은 IEC-61883(가전 오디오/비디오 장치-디지털 인터페이스)이라는 명칭으로 알려져 있다. 이러한 표준의 정확한 명칭은 IEC-61883-1{1997년 9월, IEC의 가전 오디오/비디오 장치-디지털 인터페이스(초안)}이다. 이 표준에는 이른바 시간 스탬프(time stamp)를 갖는 데이터 패킷이 제공된다. 이러한 시간 스탬프는 IEEE 1394 직렬 버스의 버스 시간에 관한 것이며, 데이터 패킷이 송신 후 버스를 통해 응용에 출력되는 정확한 시간을 명시한다. 구현된 IEC-61883 기능을 갖춘 링크 레이어 IC의 생산에 있어서, 이것은 일련의 추가적인 기능이 구현되어져야 함을 의미한다. 특히, 이러한 추가적인 기능으로는

◎ 시간 스탬프가 링크 레이어 IC로의 패킷 송신 도중에 생성되고,

◎ 시간 스탬프가 IEEE 1394 직렬 버스를 통한 패킷의 송신 전에 검사되며{패킷 송신 도중의 "최신 검사(late check)"},

◎ 시간 스탬프의 제어 하에서, 수신된 패킷이 응용에 출력되는(패킷 수신 도중의 "최신 검사") 기능이 있다.

여기서, 시간 스탬프의 생성은 상기 세 가지 열거한 임무중 가장 간단한 것이다. 이 임무는 링크 레이어 IC에서 표준으로 이용 가능한 IEEE 1394 버스 시간에 간단히 오프셋을 더함으로서 성취될 수 있다. 이 후, 현재의 시간 스탬프는 송신될 패킷용으로 형성되고, 상기 패킷의 데이터뿐만 아니라, 링크 레이어 제어 IC의 메모리에도 저장된다.

IEEE 1394 직렬 버스를 통한 송신 전에 또는 다음으로 데이터 패킷이 응용에 출력되기 전의 수신 후에, 메모리에 위치한 패킷의 시간 스탬프에 대한 검사는 상당히 더 복잡하다. 제 1 검사의 목적은, 이전의 패킷의 처리 도중의 지연으로 인해 정확한 시간에 목적지 시스템에 더 이상 도달할 수 없는 패킷은 더 이상 IEEE 1394 직렬 버스를 통해 출력되지 않는다는데 있다. 이것은 단지 불필요하게 버스를 로딩할 것이다. 제 2 검사는 수신된 데이터 패킷이 응용에 출력되기 전에 동기화시킨다.

상기 두 검사의 구현은 완성된 링크 레이어 IC 하드웨어의 복잡성에 상당한 기여를 한다.

도 1은 직렬 버스를 통해 서로 연결된 장치의 그룹의 예를 도시한 도면.

도 2는 IEEE 1394 버스에 대한 링크 레이어 IC의 블록 회로도.

도 3의 (a)는 시간축의 일 부분을 일정한 버스 시간에 관련된 다양한 영역으로 분할하는 제 1 분할을 도시한 도면.

도 3의 (b)는 시간축의 상기 부분을 다른 일정한 버스 시간에 관련된 영역으로 분할하는 제 2 분할을 도시한 도면.

도 3의 (c)는 시간축의 상기 부분을 제 3 일정한 버스 시간에 관련된 영역으로 분할하는 제 3 분할을 도시한 도면.

도 4는 버스를 통해 데이터 패킷의 송신 도중에 데이터 패킷이 최신 데이터 패킷인지를 검사하는데 필요한 모든 필수적인 구성요소가 나타나 있는, IEEE 1394 버스를 위한 링크 레이어 IC의 제 1 블록 회로도.

도 5는 데이터 패킷에 대한 수신 유닛에서 데이터 패킷이 최신 데이터 패킷인지를 검사하는데 필요한 모든 필수적인 구성요소를 갖는, IEEE 1394 버스를 위한 링크 레이어 IC의 추가적인 블록 회로도.

상기 언급한 종래의 기술을 개시 부분에서 언급함으로서, 본 발명의 목적은 데이터 채널을 통해 수신되었거나 송신되는 데이터 패킷을 처리하기 위한 방법 및 장치를 명시하는 것이며, 특히 상기 방법은 상기 데이터 패킷이 최신 데이터 패킷인지에 대한 검사를 수행하고, 안정하게 동작하는 회로 유닛을 구현하는데 드는 비용을 줄일 것이다.

상기 방법에 관한 목적의 일부는 청구항 1에서 주어진 방법에 의해 본 발명에 따라 성취된다. 명시된 해결책은, 시-분할 다중 모드에서 이전에 설명한 두 검사 모두를 수행할 수 있는 단일 모듈에 대한 구현을 가능하게 한다. 하나이며 동일한 유닛은, 데이터 패킷의 수신 및 송신 도중에 앞서 언급한 검사를 하는데 사용된다. 본 발명의 중요한 측면은, 데이터 패킷이 최신 데이터 패킷인지 검사 할 때 상기 두 유형의 검사에서 초기에 현재의 시스템 시간(버스 시간)이 결정되고, 이 시간에 기초하여 시간축은 적어도 "정확하게 타이밍된(correctly timed)" 영역과 "지연된(delayed)" 영역으로 분할되며, 이후에 검사가, 상기 데이터 패킷에 기입된 처리 시간(시간 스탬프)이 놓여 있는 영역을 결정하도록 이뤄진다는 사실에 있다. 이러한 해결책의 이점은, 앞서 설명한 시간 스탬프에 대한 검사를 수행해야 하는 회로 부분 혹은 모듈에 대한 구현이, 시간축이 영역들로 분할되지 않고, 등시성 데이터 송신시의 데이터 패킷내의 시간 스탬프가 중간 저장 단계와 제한값에 대한 고려 뿐만 아니라 덧셈 및 뺄셈과 관련하여 많은 수의 개별 비교를 통해서 검사되어야만 하는 해결책의 경우보다 하드웨어에 지출을 상당히 줄 일 수 있다는 사실에 있다.

이것은, 주로 실제의 시스템에 있어서 시간(IEEE 1394 직렬 버스의 버스 시간)을 0부터 무한대로 나타내는 것은 불가능하지만, 시간은 IEC-61883 표준에 따라 제한된 수의 비트(즉, 25 비트)로 나타내진다는 사실 때문이다. 25MHz의 타이밍 클록이 사용될 때, 25 비트로 나타내질 수 있는 시간 기간은 단지 1초이다. 따라서, 버스 시간은 연속적으로 리셋되고, 갱신되어야 한다. 버스를 통한 등시성 데이터의 송신 도중에, 송신기로서 동작하는 장치에서의 응용은 각 데이터 패킷에 시간 스탬프를 할당 할 것이며, 상기 시간 스탬프는 현재의 버스 시간에 대해 미래의 버스 시간에 투영되고, 오프셋은 모든 경우에 필요한 송신 시간이 고려되고 그럼에도 불구하고 데이터 패킷이 여전히 수신기에 충분히 일찍 도달하는 방식으로 결정된다. 그러나, 신호 처리 또는 심지어 상당히 과다한 버스 로딩으로 인해 지연을 일으킬 수 도 있다. 이러한 이유로, 데이터 패킷의 최신성(up-to-dateness)에 관련한 시간 스탬프의 검사는 수신기에서도 행해져야 한다. 이러한 처리에서, 이후 현재의 버스 시간이 결정되고, 이와 관련하여, 데이터 패킷의 시간 스탬프가 상기 현재의 버스 시간으로부터 여전히 충분히 먼 값인지의 여부가 확인된다. 상기 시간이 충분히 긴 데이터 워드로 나타내어졌다면, 이러한 비교는 수행하기 쉬울 것이다. 그러나, 상기 시간은 단지 25 비트로만 나타내질 수 있기 때문에, 현재의 버스 시간은, 나타내질 수 있는 시간 기간의 상위 에지(upper edge)쪽에 이미 놓여 있고, 데이터 패킷은 다음 시간 기간의 시간축의 원점에 근접한 곳에 놓인 시간 스탬프를 가지는 경우가 있을 수 있다. 따라서, 간단한 더 큰/ 더 작은 비교로, 더 이상 데이터 패킷이 최신의 데이터인지 아닌지를 결정하는 것은 불가능하다. 상기 버스 시간의 "리셋"이 특정한 시간에 수행되었는지를 또한 고려하는 특정한 계산이 수행되어야 한다.

데이터 패킷이 버스를 통해 송신될 때 상기 데이터 패킷의 최신성이 검사되는 것도 비슷한 경우이다. 이 경우에, 또한 버스가 과중하게 로딩될 때, 데이터 패킷이 비교적 오랜 시간동안 송신 장치의 버퍼에 남아 있음을 발견할 수 있다. 상기 데이터 패킷은, 버스가 이러한 장치용으로 예비될 때에만 송신될 수 있고, 따라서 데이터 패킷의 송신이 여전히 필요한지의 여부 또는 어쨋든 목적지 시스템에 너무 늦게 송신되었는지의 여부를 한번 더 검사하는 것이 필요하다. 이 검사로, 상기 앞서 언급한 문제와 동일한 문제가 또한 발생할 것이다. 여기서, 비교될 값 사이의 간단한 덧셈/뺄셈 혹은 비교는 또한 더 이상 가능하지 않다.

본 발명의 방법에 따라, 25 비트로 나타내질 수 있는 시간축 부분은 여러 영역으로 분할된다. 이것은 검사시의 현재 버스 시간에 기초하여 수행된다. 상기 영역의 정확한 위치 및 그들의 중요도는 알려져 있기 때문에, 비교 동작은 간략화될 수 있고, 데이터 패킷이 여전히 최신 데이터 패킷인지의 여부를 결정할 수 있다. 이때, 적절한 반응이 일어날 수 있다.

종속 청구항에서 개시된 방법을 통해 본 방법의 추가적인 개선이 가능하다. 정확하게 타이밍된 데이터 패킷의 송신에 있어서, 만일 "지연된" 영역이 "정확하게 타이밍된" 영역과 현재의 시스템 시간 사이에서 또한 배치된다면, 특히 유익하다. 이 "지연된" 영역은 절대적으로 필요한 버스 송신 시간을 고려하는데 사용된다. 현재의 버스 시간이 시간 스탬프가 데이터 패킷의 일부가 되기 바로 전의 시간이라면, 상기 데이터 패킷은 전혀 출력되지 않고, 더 이상 충분한 송신 시간이 이용 가능하지 않을 것이다.

수신된 데이터 패킷의 응용으로의 출력을 검사하기 위해서, "잠시 후(soon)" 영역이 "지연된" 영역과 현재의 시스템 시간 사이에 배치된다면, 매우 유익하다. 현재의 버스 시간이 "잠시 후" 영역에 놓이는 것으로 결정되자마자, 정확한 카운터는 일정한 값에 직접 설정되고, 시작될 수 있고, 상기 카운터는 데이터 패킷이 출력되는 정확한 시간까지 남은 시간을 카운트한다. 이것과 관련한 유익한 방법은 청구항 9 및 청구항 10에 또한 명시된다. 청구항 12 및 청구항 13에 따른 방법은 영역의 제한을 네트워크의 실제 상황에 융통성있게 조정하게 할 수 있다. 버스 통신량(bus traffic)이 실제로 적다면, 실제 송신 시간을 고려한 영역은 또한 적절하게 조정되어 감소될 수 있다.

청구항 14에 따른 방법에 의해서, 데이터 패킷 검사는 추가로 간략화될 수 있다. 예컨대, 시간축을 "정확하게 타이밍된" 영역, "지연된" 영역 및 "잠시 후" 영역으로 분할하는 세 가지 가능한 구성이 구별된다는 사실 때문에, 추가적인 비교없이 상기 영역중 어느 것이 25 비트 워드의 오버플로우에 의해 두 섹션으로 분리되었는지를 즉시 검사할 수 있다. 이것은, 데이터 패킷이 최신 데이터 패킷인지에 대한 검사를 위한 비교보다 간단한 덧셈과 뺄셈 또는 더 큰/더 적은 비교로 동작할 수 있는 영역을 명확하게 한다.

본 발명에 따른 방법의 한가지 이점은, 수신기 및 송신기에서 앞서 언급한 두 유형의 검사에 대해서 시간축을 앞서 언급한 영역으로 분할하는 것은 각 경우에 동일하게 나타나며, 따라서 상기 두 검사가 하나의 장치에서 필요하다면 동일한 하드웨어에 의해 수행될 수 있다는 것이다. 이러한 결과로, 모듈의 구현은 또한 간략화된다.

데이터 채널을 통해 수신되었거나 송신되는 데이터 패킷을 처리하기 위한 장치에 관한 본 발명의 목적중 일부는 청구항 16의 방법에 의해 성취된다. 이 측면에서 추가적으로 유익한 조치는 독립 청구항 17 내지 독립 청구항 20에서 나열된다.

본 발명의 예시적인 실시예는 도면에서 예시되며, 좀더 상세하게는 다음의 실시예에서 설명된다.

개발된 IEEE 1394 직렬 데이터 버스는 가정에서 볼 수 있는 다양한 장치를 네트워킹하는데 사용된다. 이러한 네트워크의 일 예가 도 1에 예시된다. 참조 번호(10)는 보통의 텔레비전 세트를 나타낸다. 참조 번호(11)는 텔레비전 채널을 수신하는 위성 수신기를 나타낸다. 참조 번호(12)는 DVD 플레이어를 나타낸다. 참조 번호(13)는 비디오 레코더를 나타내며, 참조 번호(14)는 개인용 컴퓨터를 나타낸다. 마지막으로, 참조 번호(15)는 비디오 레코더에 또한 연결 될 수 있는 캠코더를 나타낸다. 상기 장치 각각에는 버스 링크가 존재한다. 장치(11, 12, 13)의 경우, 각 경우의 버스 라인에 대한 두 개의 연결이 존재한다. 이러한 장치는 전이 지점(transit point)으로 동작하는 반면, 다른 장치(10, 14, 15)는 데이터 통신에 관한 단자를 구성한다. IEEE 1394 버스의 많은 다른 특성(어드레싱의 유형, 프레임 포맷, 가능한 버스 토폴로지, 중재 방법, 버스 프로토콜의 정확한 세부사항 등)에 대해서, 정확한 참조가 상기 개시부에서 언급된 표준이 참조되어야 한다. 등시성 데이터 패킷의 데이터 송신의 발생 방법이 본 발명의 핵심이다. 이러한 데이터 통신은, 예컨대, 데이터가 위성 수신기(11)에서 비디오 레코더(13)로 송신될 때 발생한다. 등시성 데이터 통신은, 비디오 또는 프로그램의 오디오/비디오 데이터가 송신될 때마다 발생한다.

도 2는 IEEE 1394 버스를 위한 링크 레이어 IC의 블록 회로도를 도시한다. 물리 레이어(24)에 대한 표준화된 인터페이스외에도, 회로는 병렬의 양방향 8-비트 호스트 인터페이스(23)를 갖는다. 레지스터에 의해 프로그램될 수 있는 IC는 초기화되고, 동작은 상기 인터페이스를 통해 제어된다. 게다가, I2C 버스에 대한 인터페이스가 이러한 유닛에 제공된다. 각 응용을 IEEE 1394 버스에 연결하기 위해서, 링크 레이어 IC는 추가적인 양방향 오디오/비디오 인터페이스(21)를 갖는다. 이 인터페이스는, 다른 IC 클록과 등시적인 응용-특정 클록으로 병렬 또는 비트-직렬 형태로 8 비트를 출력하거나 수신할 수 있도록 구성된다. 더욱이, 상기 인터페이스는 IEC 61883 표준에서 표준화된 복수의 비디오 및 오디오 데이터 송신 포맷을 위한 포맷화를 수행한다. 상기 인터페이스는 또한 MPEG-2 표준에 따라 포맷된 데이터를 송신하는데 적합한 방법으로 구성된다. 상기 데이터 처리 표준에 따라 포맷된 데이터는 상기 인터페이스를 또한 통과할 수 있다.

본 발명의 핵심인 링크 레이어 IC 부분은 유닛(22)이며, 이 유닛은 메모리 액세스를 위한 제어 유닛과 휘발성 메모리를 모두 포함하고, 데이터 패킷이 최신 데이터 패킷인지를 검사하는 평가 유닛도 포함한다. 상기 평가 유닛의 구현은, IEC 61883 표준에서 사용된 전체 시간 범위에 관한 시간 모델에 기초한다. 이제, 상기 모델은 도 3을 참조하여 좀더 상세하게 설명될 것이다.

상기 모델에서, 현재의 IEEE 1394 버스 시간은 경계(mark)를 형성하며, 이 경계에서 유효 범위(validity range)는 양(+)의 시간축 방향에서 중첩된다. 현재의 버스 시간은 참조 번호(33)로 나타낸다. 아래에서 흔히 "정확하게 타이밍된" 영역으로 지칭되는 유효 범위는 참조 번호(32)로 나타낸다. 이 후, 일정 폭을 갖는 유효 범위 다음에 참조 번호(30)를 갖는 "지연된" 범위가 온다. 도 3의 a)에 예시된 바와 같이, 이러한 범위는 양의 시간 방향에서의 유효 범위의 상한으로부터 나타내질 수 있는 시간 범위의 에지(edge)(나타내질 수 있는 시간 범위의 에지는 XXXX로 나타낸다)까지 확장한다. 게다가, 상기 범위는 또한 나타내질 수 있는 시간 범위의 시작으로부터 현재의 버스 시간(33)까지 확장한다. "정확하게 타이밍된" 영역(32)과 현재의 버스 시간(33) 사이에서, 제 2 "지연된" 영역(31)이 또한 배치된다. 이러한 영역은 데이터 패킷이 버스를 통해 송신될 때 높은 확률로 필요한 상기 데이터 패킷의 송신 시간을 고려하는데 사용된다.

상기 유닛의 제 2 필수 기능, 즉 데이터 패킷이 버스를 통해 수신되어진 후의 응용으로의 동기화된 출력에 대해서, 이러한 영역은 또한 다른 한편으로는 "잠시 후" 영역으로 지칭된다. 버스로부터 수신되어진 데이터 패킷의 시간 스탬프가 검사시 이러한 영역에 존재하는 것으로 나중에 결정된다면, 정확한 카운터는 AV 인터페이스(21)에서 시작하며, 0으로 감소한 후 상기 카운터는 데이터 패킷이 응용에 출력되게 한다. 좀더 상세한 사항은 나중에 제공될 것이다. 이 시간 모델에서, 앞서 언급한 영역 및 현재의 버스 시간에 대한 경계는 현재 버스 시간의 진행에 해당하는 시간축을 따라 이동한다. 이와는 대조적으로, 고려중인 데이터 패킷의 시간 스탬프는 상기 시간 모델에서 고정된 것으로 가정된다. 이러한 경계는 도 3에서 참조 번호(35)로 나타낸다. 데이터 패킷이 버스를 통해서 송신되어지는 응용에서, 이러한 시간 모델의 순시 기록이 수행된다. 데이터 패킷의 시간 스탬프가 유효 범위(32) 내에 위치한다면, 데이터 패킷은 유효한 것으로 식별되며, 버스를 통한 송신이 일어난다. 다른 한편으로 시간 스탬프가 "지연된" 영역중 하나에서 유효 범위 외부에서 검출되면, 해당 데이터 패킷은 더 이상 버스를 통해서 송신되지 않는다.

검사는 다음과 같이 일어난다. 먼저, 현재의 버스 시간이 결정된다. 다음으로, 시간축은 상기 버스 시간에 기초하여 앞서 언급한 영역으로 분할된다. 이러한 목적을 위해서, 상기 버스 시간과 "정확하게 타이밍된" 영역의 하한(34) 사이의 간격을 지정하는 제 1 오프셋이 상기 버스 시간에 더해진다. 더욱이, "정확하게 타이밍된" 영역의 상한값을 지정하는 제 2 오프셋이 현재 버스 시간에 더해진다. 상기 한계값에 대한 해당 수치 값은 저장된다. 그러나, 덧셈 도중에, 시간축은 단지 한정된 시간 주기를 형성함을 확신할 필요가 있다. 따라서, 산술 연산 도중에 오버플로우가 발생할 때 그 나머지는 값(0)에 더해지며, 그 후, 이 값은 시간 한계의 값으로 저장되는 방식으로 더해지는 것이 필요하다. 시간축이 상기 영역으로 분할되어질 때, 데이터 패킷의 시간 스탬프만이 판독되고, 상기 한계 값과 비교된다. 여기서는 3가지 다른 경우로 분류된다. 도 3의 a) 내지 도 3의 c)로 명시된 바와 같이, 사실, 제 1 "지연된" 영역(30)이 오버플로우에 의해 두 섹션으로 나눠지거나 "정확하게 타이밍된" 영역(32){도 3의 b) 참조} 또는 제 2 "지연된" 영역(31){도 3의 c) 참조}이 오버플로우에 의해 두 섹션으로 나누어지는 것을 알 수 있다. 여기서, 핵심적인 특징을 좀더 쉽게 볼 수 있도록 도 3의 c)에서 제 2 "지연된" 영역 (31)에 대한 비율이 다르게 선택되어짐을 주지해야 한다. 그렇지 않다면, 상기 "지연된" 영역(31)은 좀더 좁게 나타내야 한다.

시간축의 상기 영역으로의 분할이 수행되어진 후, 도 3에 예시된 세 경우중 어느 경우가 적용될 것인지가 결정된다. 이를 위해서, 도 3의 a)의 경우 "정확하게 타이밍된" 영역의 두 한계값이 현재의 버스 시간 값보다 더 큰지의 여부가 검사되고, 또는 도 3의 b)의 경우에 나타난 바와 같이 단지 하한값이 현재의 버스 시간 보다 더 큰지와 상한값이 현재의 버스 시간보다 더 작은지의 여부가 검사되며, 또는 도 3의 c)의 경우에서와 같이 상기 두 한계값 모두가 현재의 버스 시간보다 더 작은지의 여부가 검사된다. 상기 세 경우중 어느 경우가 적용될지가 결정되어진 후, 앞서 언급한 영역중 어느 영역이 오프셋을 더하는 중에 오버플로우에 의해 두 섹션으로 분리되어지는지는 곧 분명해진다. 예컨대, 도 3의 a)의 경우, 데이터 패킷의 시간 스탬프가 현재의 버스 시간보다 더 작다면, 데이터 패킷은 지연된다는 것이 바로 명확하다. 그러나, 시간 스탬프가 현재의 버스 시간보다 더 크다면, "지연된" 영역(31), "정확하게 타이밍된" 영역(32) 혹은 "지연된" 영역(30)의 경우중 하나가 적용되며, "정확하게 타이밍된" 영역의 저장된 시간 한계와의 개별 비교가 수행되어야 한다. 도 3의 b)의 경우, 데이터 패킷의 시간 스탬프가 어느 영역에 존재하는지를 결정하기 위해서 각 경우에 좀더 정확하게 분석할 필요가 있다. 다른 한편, 도 3의 c)의 경우, 데이터 패킷의 시간 스탬프가 현재의 버스 시간보다 더 크다면 데이터 패킷은 지연된다는 것이 바로 명확하다. 상기 시간 스탬프가 현재의 버스 시간보다 더 작다면, 따라서 개별 비교가 저장된 시간 한계값과 다시 수행되어야 한다. 상기 세 경우에 대해서, 적은 노력이 드는 방식으로 데이터 패킷의 시간 스탬프가 어느 영역에 존재하는지를 결정하게 하는 개별 알고리즘이 존재한다. 예컨대, 도 3의 a)의 경우에, 시간 스탬프가 현재의 버스 시간보다 더 작은지의 여부가 초기에 검사된다. 더 작다면, 데이터 패킷은 분명히 지연된다. 더 작지 않다면, 시간 스탬프가 "정확하게 타이밍된" 영역의 하한값보다 더 큰지의 여부가 검사된다. 더 크지 않다면, 데이터 패킷은 분명히 지연된다. 더 크다면, 상기 데이터 패킷의 시간 스탬프가 "정확하게 타이밍된" 영역의 하한값보다 더 큰지의 여부가 추가로 검사된다. 더 크다면, 데이터 패킷은 분명히 지연된다. 더 크지 않다면, 데이터 패킷은 분명히 정확하게 타이밍된다. 도 3의 b) 및 도 3의 c)의 경우에 대한 해당 알고리즘은 도 3의 b) 및 도 3의 c)의 각 경우에 취해질 수 있고, 개별적으로 설명할 필요가 없다.

도 4는 송신될, 장치의 데이터 패킷이 최신 데이터 패킷인지 검사하기 위한 핵심 구성요소를 한번 더 예시한다. 동일한 참조 번호는 도 2와 같은 구성요소를 나타낸다. 참조 번호(40)는 다양한 비교 연산을 수행하는 평가 유닛을 나타낸다. 참조 번호(42)는 버퍼(RAM)를 나타낸다. 참조 번호(41)는 메모리 액세스 제어 유닛을 나타낸다. 참조 번호(44)는, 말하자면 논리 AND 연산을 수행하는 판독 유닛을 나타낸다. 참조 번호(43)는 인터럽트 레지스터를 나타낸다.

AV 인터페이스(21)는 버스를 통해 메모리(42)로 송신하기를 원하는 데이터 패킷을 기록한다. 이러한 과정에서, 상기 인터페이스(21)는 오프셋 덧셈에 의해 결정한 시간 스탬프를 데이터 패킷에 넣는다. 이것은, AV 인터페이스에서 또한 이용 가능한 현재의 버스 시간에 대해서 또 다시 발생한다. 평가 유닛(40)은 버스를 통해서 데이터 송신을 요청하며, 이러한 데이터 송신은 IEEE 1394 인터페이스(23)와 함께 협력하여 수행된다. 버스가 가입자국(subscriber station)에서 이용 가능하다면, 평가 유닛(40)은 송신될 데이터 패킷을 메모리(42)로부터 판독하며, 앞서 기술한 바와 같이 데이터 패킷이 최신 데이터 패킷인지에 대한 검사를 수행한다. 이때 너무 늦어서 상기 패킷을 송신할 수 없음이 결정되면, 평가 유닛(40)은 해당 신호를 생성하고, 이 신호를 메모리 액세스 제어 유닛(41)에 전달한다. 이에 반응하여, 송신되기 위해 대기중인 다음 데이터 패킷이 메모리(42)로부터 판독된다. 여기에서검사의 결과가 데이터 패킷의 시간 스탬프가 "정확하게 타이밍된" 영역에 존재한다는 것으로 되었다면, 해당 신호가 메모리 액세스 제어 유닛(41)에 송신되고, 판독 동작을 위해 상기 메모리 액세스 제어 유닛으로부터 방출된다. 이 데이터 패킷은 IEEE 1394 버스 인터페이스에 전달되고, 이 버스를 통해 송신된다. 연속적으로 지연되는 특정한 수의 데이터 패킷이 주어진다면, 평가 유닛(40)에 의해 인터럽트 레지스터(43)에서 비트가 설정된다. 결국, 시스템의 재구성 및/또는 에러 방출이 야기된다.

도 5에서, 동일한 참조 번호는 각각 도 4 및 도 2에서와 동일한 구성요소를 나타낸다. 도 5는, 직렬 버스로부터 데이터를 수신하여, 상기 데이터가 정확한 시간에 수신되었는지의 여부를 검사하고, 만일 그렇다면, 관련된 데이터 패킷을 정확한 시간에 응용에 전달하는 장치에서의 검사과정을 설명한다. 이를 위해, 카운터 유닛(46)이 또한 AV 인터페이스(21)에 제공된다. 버스 인터페이스(24) 상에서 수신된 데이터 패킷은 메모리(42)에 기록된다. 메모리 액세스 제어 유닛(41)은 연속해서 데이터 패킷을 판독하며, 이 데이터 패킷을 평가 유닛(40)에 전달한다. 그리하여 평가 유닛(40)에서, 상기 데이터 패킷이 정확한 시간에 수신되었는지의 여부가 검사된다. 이러한 검사과정은 앞서 설명한 방식으로 발생한다. 상기 각 데이터 패킷의 시간 스탬프가 "지연된" 영역(30)에 존재한다는 것이 결정되면, 메모리(42) 내의 해당 데이터 패킷이 삭제된다. 데이터 패킷이 "정확하게 타이밍된" 영역에 존재한다는 것이 결정되어진다면, 데이터 패킷은 메모리에 남게되지만, 아직 응용에는 전달되지 않는다. AV 인터페이스(21)의 정확한 카운터 유닛(46)은 정확한 값으로 단지 설정되며, 이 정확한 값은, 후속 검사 도중에 데이터 패킷의 시간 스탬프가 "잠시 후" 영역에 존재한다는 것이 결정되어진다면 현재의 버스 시간과 상기 데이터 패킷의 시간 스탬프 사이의 차이에 해당한다. 동시에 카운터는 시작한다. 이때, 응용에 대한 데이터 패킷의 출력은 카운터 유닛(46)의 제어 하에서 일어난다. 카운터가 종료되면, 즉 데이터 패킷의 스탬핑된 시간이 도달하게되면, 해당 신호가 판독 유닛(45)에 송신되고, 데이터 패킷은 응용에 전달된다. 카운터 유닛(46)을 통한 이러한 동작의 트리거링(triggering)은 고도의 정확도와 시간 분해능(time resolution)으로 일어난다. 이와 같은 방식으로, 모든 수신된 데이터 패킷은 연속해서 처리된다.

이론적으로, 패킷은 메모리에 상대적으로 오랫동안 남아있을 수 있고, 버스 시간이 리셋되어진 후 다시 유효하게 되어질 수 있다. 25 비트의 IEC 61883 시간 스탬프와 25MHz의 시간 클록으로 나타낸 것으로 인해, 그러나 일 초 이상동안 하나의 패킷이 버퍼링(buffering)된다면 상기 상태가 일어날 수 있다. 이것은 에러 상태와 같은데, 이는 이 경우에 IEEE 1394 직렬 버스를 통한 데이터 통신(data traffic)이 중단되기 때문이다.

MPEG-2 데이터 송신을 위한 IEC 61883 표준에서, 데이터를 버퍼링하기 위해 최소 크기의 3264 비트 버퍼가 제공된다. 여기서 문제는, 사용되는 목표 기술(0.5㎛ CMOS 표준 기술)과 함께 기술적인 이유 때문에 단지 43MHz 클록 주파수에서 동작할 수 있고, 구현되는 메모리 모듈 상의 대역폭 요건(requirement)이다. AV 인터페이스 링크-물리 인터페이스, IEC 61883 표준에 따른 헤더 생성 및 호스트 인터페이스를 통해서, 칩상의 4개의 다른 소스 및 싱크가 존재하며, 이들 모두는 서로다른 대역폭 요건을 가지고 동시에 버퍼에 액세스한다. 여기서, 상기 대역폭 요건은 한편으론 IEEE 1394 규격에서 유래하고, 다른 한편으론 AV 인터페이스를 위한 규격으로부터 유래한다. 공간-효율적인 구현을 위해, 어떠한 2중-포트(dual) RAM 혹은 4중-포트(quad-port) RAM도 사용되지 않았다. 대신, 다양한 유닛의 대역폭 필요조건은, 상기 메모리 모듈을 16비트 워드 길이로 구성하고 다양한 소스 및 싱크 (sink)에 대한 액세스 가능성을 위해 시간을 분할함으로서 충족된다. 여기서, 특정한 수의 액세스 가능성이 IC 클록의 16 주기내의 고정된 구조에 따라 각 소스 및 싱크에 허용된다.

기술한 예시적 실시예의 다양한 변경이 가능하다. 예컨대, 상기 영역의 폭은 평가 유닛(40)에서 생성된 통계치에 따라 조정되도록 설계될 수 있다.

설명된 시간 모델은 또한 변형되어 다른/추가적인 영역으로 분할될 수 있다.

본 발명은 또한 무선 버스 시스템 및 기타 유선 버스 시스템에 대해서 사용될 수 있다. 전술한 바와 같이, 본 발명은, 데이터 채널을 통해 수신되었거나 송신될 데이터 패킷, 특히 상기 데이터 패킷이 최신 데이터 패킷인지에 대한 검사가 매우 중요하게 되는, 시간-크리티컬(time-critical) 데이터를 포함하는 데이터 패킷의 처리 등에 이용가능하다.

Claims (20)

1. 데이터 채널을 통해 수신되었거나, 상기 데이터 채널을 통해 송신될 데이터 패킷을 처리하기 위한 방법으로서, 처리 시간은 상기 데이터 패킷에 할당된 시스템에 알려져 있는 시스템 시간에 관련되고, 추가로 처리하기 전에 상기 데이터 패킷이 최신의 데이터 패킷인지가 검사되는, 데이터 패킷 처리 방법에 있어서,

   상기 데이터 패킷이 최신의 데이터 패킷인지가 검사될 때, 시간축의 일부분은 상기 현재의 시스템 시간에 기초하여 적어도 "정확하게 타이밍된(correctly timed)" 영역(32)과 "지연된(delayed)" 영역(30, 31)으로 분할되고, 상기 데이터 패킷의 상기 처리 시간이 존재하는 상기 영역(30, 31, 32)을 결정하기 위한 검사가 이뤄지고, 이에 해당하는 처리가 추가로 수행되는 것을 특징으로 하는, 데이터 패킷 처리 방법.
2. 제 1항에 있어서, 상기 "지연된" 영역(30)은 현재의 시스템 시간(33) 이전에 시간순으로 배치되는, 데이터 패킷 처리 방법.
3. 제 1항 또는 제 2항에 있어서, 상기 "정확하게 타이밍된" 영역(32)은 상기 현재의 시스템 시간(33) 이후에 시간순으로 배치되는, 데이터 패킷 처리 방법.
4. 제 1항 또는 제 2항 중 어느 한 항에 있어서, "지연된" 영역(31)은 상기 "정확하게 타이밍된" 영역(32)과 상기 현재의 시스템 시간(33) 사이에서 배치되는, 데이터 패킷 처리 방법.
5. 제 1항 또는 제 2항 중 어느 한 항에 있어서, "잠시 후(soon)" 영역(31)은 상기 "정확하게 타이밍된" 영역(32)과 상기 현재의 시스템 시간(33) 사이에 배치되는, 데이터 패킷 처리 방법.
6. 제 5항에 있어서, 상기 "잠시 후" 영역(31)은 상기 현재의 시스템 시간과 상기 "정확하게 타이밍된" 영역(32) 사이에서 상기 "지연된" 영역(31)과 동일한, 데이터 패킷 처리 방법.
7. 제 1항 또는 제 2항 중 어느 한 항에 있어서, 상기 데이터 패킷의 상기 처리 시간이 상기 "정확하게 타이밍된" 영역에 존재하는 것으로 결정된다면, 상기 데이터 패킷은 상기 데이터 채널을 통해 송신하기 위해 방출되는(released), 데이터 패킷 처리 방법.
8. 제 1항 또는 제 2항 중 어느 한 항에 있어서, 상기 패킷의 상기 처리 시간이 검사시 상기 "지연된" 영역(30, 31)에 존재하는 것으로 결정된다면, 상기 데이터 패킷은 상기 데이터 채널을 통해서 송신되지 않도록 차단되는, 데이터 패킷 처리 방법.
9. 제 5항에 있어서, 상기 데이터 패킷의 상기 처리 시간이 검사시 "잠시 후" 영역에 존재하는 것으로 결정된다면, 상기 수신된 데이터 패킷은 응용에 전달되도록 방출되는, 데이터 패킷 처리 방법.
10. 제 9항에 있어서, 상기 데이터 패킷이 상기 응용에 전달되도록 방출될 때, 카운터(46)는 상기 처리 시간이 발생할 때까지 남은 시간을 명시하는 값으로 설정되고, 상기 카운터(46)는 시작되며, 상기 카운터(46)가 종료될 때, 상기 데이터 패킷이 상기 응용에 전달되게 하는 신호가 생성되는, 데이터 패킷 처리 방법.
11. 제 5항에 있어서, 특정 길이, 특히 25 비트의 데이터 워드가 상기 시스템 시간을 나타내는데 사용되고, 상기 시간축은 상기 데이터 워드의 길이에 해당하는 가능한 수만큼 특정한 섹션에서만 각 경우에 나타내지는, 데이터 패킷 처리 방법.
12. 제 11항에 있어서, 상기 "정확하게 타이밍된" 영역, "지연된" 영역 및 "잠시 후" 영역의 크기는 미리 한정되는, 데이터 패킷 처리 방법.
13. 제 12항에 있어서, 상기 "정확하게 타이밍된" 영역, "지연된" 영역 및 "잠시 후" 영역의 영역 한계값(region limits)은 프로그램 가능하도록 구성되는, 데이터 패킷 처리 방법.
14. 제 11항에 있어서, 상기 시간축을 상기 "정확하게 타이밍된" 영역, "지연된" 영역 및 "잠시 후" 영역으로 분할할 때, 많은 가능한 구성이 구별되며, 상기 처리 시간이 어느 영역에 존재하는지를 결정하는 분석을 간략화하기 위해서 상기 검사 시간에 어느 구성이 존재하는지를 나타내는 정보가 저장되는, 데이터 패킷 처리 방법.
15. 제 14항에 있어서, 상기 시스템 시간을 나타내기 위한 데이터 워드의 오버플로우(overflow)의 결과로서 상기 "지연된" 영역 또는 상기 "정확하게 타이밍된" 영역 또는 상기 "잠시 후" 영역이 두 영역으로 분리되어졌는지에 따라서 세 가지 가능한 구성이 구별되는, 데이터 패킷 처리 방법.
16. 데이터 채널을 위한 인터페이스(24)와, 응용을 위한 인터페이스(21)와, 상기 데이터 패킷이 버퍼링(bufferring)되는 메모리 장치(42)를 갖는, 제 1항 또는 제 2항 중 어느 한 항에 따른 방법을 수행하기 위한 장치에 있어서,

    상기 시간축을 상기 현재의 시스템 시간에 기초하여 상기 "정확하게 타이밍된" 영역 및 "지연된" 영역으로 분할하고, 상기 처리 시간이 어느 영역에 존재하는지를 결정하고, 해당하는 추가적인 처리를 야기하는 평가 유닛(40)이 제공되는 것을 특징으로 하는, 장치.
17. 제 16항에 있어서, 검사시에 상기 데이터 패킷의 처리 시간이 상기 "정확하게 타이밍된" 영역에 존재하는 것으로 결정된다면, 상기 데이터 채널을 통해 송신하도록 상기 데이터 패킷을 방출하는 판독 수단이 제공되는, 장치.
18. 제 16항에 있어서, 검사시에 상기 데이터 패킷의 상기 처리 시간이 상기 "지연된" 영역에 존재하는 것으로 결정된다면, 상기 데이터 패킷이 상기 데이터 채널을 통해 송신되는 것을 차단하는 스위칭 수단(44)이 제공되는, 장치.
19. 제 16항에 있어서, 검사시에 상기 데이터 패킷의 상기 처리 시간이 상기 "잠시 후" 영역에 존재함이 결정된다면, 상기 데이터 패킷을 응용으로 방출하는 판독 수단(45)이 제공되는, 장치.
20. 제 19항에 있어서, 상기 데이터 패킷이 상기 응용에 전달되기 위해 방출될 때, 상기 송신 시간의 발생시까지 남은 시간을 명시하는 값으로 설정되는 카운팅 수단(46)이 제공되되, 상기 카운팅 수단이 시작되어 종료된 후, 상기 데이터 패킷을 상기 응용에 전달되게 하는 신호를 생성하는, 장치.