KR100538094B1 - 반도체 장치의 배선 형성 방법, 반도체 장치의 금속층형성 방법 및 장치 - Google Patents

반도체 장치의 배선 형성 방법, 반도체 장치의 금속층형성 방법 및 장치 Download PDF

Info

Publication number
KR100538094B1
KR100538094B1 KR10-2003-0033905A KR20030033905A KR100538094B1 KR 100538094 B1 KR100538094 B1 KR 100538094B1 KR 20030033905 A KR20030033905 A KR 20030033905A KR 100538094 B1 KR100538094 B1 KR 100538094B1
Authority
KR
South Korea
Prior art keywords
layer
wiring
substrate
forming
reactant
Prior art date
Application number
KR10-2003-0033905A
Other languages
English (en)
Other versions
KR20040102452A (ko
Inventor
최경인
강상범
박성건
이유경
최길현
이종명
이상우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0033905A priority Critical patent/KR100538094B1/ko
Priority to US10/857,253 priority patent/US7105444B2/en
Publication of KR20040102452A publication Critical patent/KR20040102452A/ko
Application granted granted Critical
Publication of KR100538094B1 publication Critical patent/KR100538094B1/ko
Priority to US11/425,970 priority patent/US7452811B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

품질이 향상되고 결함이 방지되는 배선 구조를 포함하는 반도체 장치의 배선 형성 방법이 개시되어 있다. 기판상에 형성된 층간 절연층상에 반응 물질로서 화학식 Ta(NR1)(NR2R3)3(여기서 R1, R2 및 R3는 H 또는 C1-C6 알킬기로서 서로 동일하거나 상이하다)로 표시되는 탄탈륨 아민 유도체를 도입하도록 한다. 반응 물질의 일부를 기판 상에 화학적으로 흡착시키고 반응 물질 중에서 화학적으로 흡착하지 않는 물질을 기판으로부터 제거시키도록 한다. 기판상에 반응 가스를 도입하여 상기 화학적으로 흡착된 반응 물질에 포함되는 리간드 결합을 갖는 원소들을 상기 반응 물질로부터 제거시켜 TaN을 함유하는 고체 물질을 형성하도록 한다. 이러한 ALD 공정을 적어도 한번 반복하여 고체 물질을 배선으로 형성하도록 한다. 증착 속도가 향상되고, 스텝 커버리지와 갭필 능력이 향상된 배선을 형성할 수 있다.

Description

반도체 장치의 배선 형성 방법, 반도체 장치의 금속층 형성 방법 및 장치 {Method of forming wirings of a semiconductor device, method of forming a metal layer of a semiconductor device and apparatus for performing the same}
본 발명은 반도체 장치의 배선 형성 방법, 반도체 장치의 금속층 형성 방법 및 장치에 관한 것으로서, 더욱 상세하게는 새로운 탄탈륨 전구체를 도입함으로써 공정이 단순화되고 각종 불량이 방지될 수 있는 질화탄탈륨 배선을 포함하는 반도체 장치의 배선 형성 방법, 반도체 장치의 금속층 형성 방법 및 장치에 관한 것이다.
컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능면에 있어서, 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여 상기 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다.
반도체 소자는 트랜지스터, 저항 및 캐패시터 등으로 구성되며, 이러한 반도체 소자를 반도체 기판상에 구현하는데 있어서 배선은 필수적으로 요구된다. 배선은 전기적인 신호를 전송시키는 역할을 하므로 전기적인 저항이 낮고 경제적이고 신뢰성이 높아야 한다. 반도체 소자가 고집적화 됨에 따라, 배선의 폭 및 두께는 점점 감소하고, 콘택홀의 크기도 감소한다. 패턴의 미세화에 따라 점점 회로 선폭이 줄어들면서, 배선을 형성하는데 점점 어려움이 가중되고 있다.
이에 따라, 상기 반도체 장치의 금속 배선으로 사용되는 금속층을 포함하는 배선에 대한 요구도 엄격해지고 있다. 기판상에 형성되는 소자들의 밀도를 높이기 위하여 금속 배선층은 다층 구조로 형성한다. 이는 주로 알루미늄 또는 텅스텐을 사용하여 형성하고 있다. 그러나, 알루미늄 또는 텅스텐은 비저항이 각각 2.8 x 10E-8Ωm, 5.5 x 10E-8Ωm 정도로 높기 때문에 상기 다층 구조에는 적합하지 않다. 따라서, 최근에는 다층 구조의 금속층으로서 비저항이 상대적으로 낮고, 일렉트로 마이그레이션(electromigration) 특성이 양호한 구리를 사용하고 있다.
구리는 규소 및 산화 규소에 대하여 매우 높은 이동도를 나타낸다. 그러므로, 구리는 규소 및 산화 규소와 반응할 경우 쉽게 산화된다. 때문에, 장벽 금속층을 사용하여 구리의 산화 등을 저지하는 것이 바람직하다.
장벽 금속층으로는 티타늄 질화층(TiN layer)이 널리 사용되고 있다. 그렇지만 티타늄 질화층은 구리의 장벽 금속층으로는 적합하지 않다. 구리의 이동성을 저지하기 위해서는 티타늄 질화층이 적어도 30nm 정도의 두께를 가져야 하는데, 티타늄 질화층을 30nm 정도로 형성할 경우 저항이 높아진다. 이는, 티타늄 질화층의 저항이 두께에 비례하고, 반응성이 높기 때문이다.
구리의 장벽 금속층으로서 탄탈륨 질화층의 적용이 제안되어 있다. 이는 탄탈륨 질화층이 상대적으로 얇은 두께로도 구리의 이동도를 저지할 수 있기 때문이다. 또한 탄탈륨 질화층은 스텝 커버리지, 갭필 능력 등이 우수하기 때문에 장벽 금속층 뿐 아니라 금속 플러그, 금속 배선, 금속 게이트, 커패시터 전극 등에 응용하기에도 적합하기 때문이다.
금속 배선을 형성함에 있어서, 특히 문제가 되는 구조의 일례를 예시하기로 한다. 도 1은 종래의 기술에 따른 반도체 배선 구조의 단면도를 나타낸다.
도 1을 참고하면, 반도체 기판(10) 상에 층간절연막(12)을 형성한 후 확산방지막(13), 도전막(15), 접착막(17) 및 반사방지막(19)이 차례로 적층되어 있다. 통상적으로 반사방지막(19)은 TiN으로 형성하며 접착막(17)은 Ti로 형성한다. 도전막(15)은 Al으로 형성하며 확산방지막(13)은 TiN으로 형성한다. 반사방지막(19), 접착막(17), 도전막(15) 및 확산방지막(13)을 차례로 사진 식각 공정으로 패터닝하여 형성된 적층된 패턴들(19, 17, 15, 13)이 배선 구조를 이루고 있다. 상기 패턴들(19, 17, 15, 13) 상에는 이들을 덮는 층간절연막(21)이 적층 및 패터닝되어, 반사방지막(19)의 상부를 노출시키는 비아홀(22)이 형성되어 있다.
콘택홀의 형성후, 포토레지스트를 애싱으로 제거하고 습식 세정 공정을 진행하여 반사방지막 상에 잔류하는 유기물을 제거하는 단계를 수행하게 된다. 포토레지스트는 감광작용에 의해 산을 발생하는 PAG(photo acid generator)를 포함하기 때문에 사진 식각 공정에 의해 산이 발생된다. 이러한 상태에서 습식 세정 공정을 진행하면 세정 용액이 발생된 산과 섞여 약산성을 띠게 된다.
그런데, 만약 사진 식각 공정에서 오정렬(mis-alignment)이 발생하는 경우에 반사방지막에 흠과 같은 결함이 발생될 수 있다. 하부의 도전막 형성에 사용된 알루미늄은 결정화하려는 성질이 강하여 알루미늄 표면은 완전히 평탄하지 못하다. 즉, 알루미늄 표면에서 알루미늄 결정인 그레인들 사이의 경계에는 홈이 형성되는데, 이러한 알루미늄 표면에 Ti와 TiN을 증착시킬 때, 상기 홈 부분에는 Ti와 TiN이 적게 증착되고 주변의 TiN막 보다 홈 부분의 TiN막이 얇게 형성된다.
상기 습식 세정 공정에서, TiN은 약산성 용액에 대해 화학적 내성이 약하여 상기 홈 부분의 얇고 취약한 TiN이 손상을 받아 제거될 수 있다. 이에 따라 홈부분의 하부의 Ti와 알루미늄도 세정 용액에 손상을 받을 수 있고 홈은 더욱 깊어질 수 있다. 이러한 상태에서 다시 포토레지스트를 코팅하고 사진 식각 공정을 진행할 경우 상기 깊어진 홈 안에 포토레지스트가 잔류하게 되고 결국 알루미늄 그레인 경계를 따라 링 결함(ring defect)이 발생하게 된다.
링 결함은 반도체 소자의 동작시 금속 배선간의 쇼트를 유발함으로써 반도체 소자의 특성 및 신뢰성을 저하시킨다. 또한, 반도체 장치의 고집적화고 인해, 배선의 간격이 감소하면서 포토레지스트 패턴만을 이용하여 금속 배선을 형성하는 방법에 한계가 있다. 이러한 문제점을 극복하기 위하여, TiN으로 이루어진 반사 방지막 위에 산화막 패턴을 형성하고 이를 하드마스크로 이용하여 금속 배선을 형성하는 방법이 있다. 하지만 이는 산화막을 추가로 증착하고 제거해야 하기에 공정이 복잡해진다는 문제가 있다.
이에 더하여, 반도체 다층 배선 구조에서, 하부 배선과 상부 배선을 연결시키기 위하여 비아 플러그를 형성하는 경우가 많다. 비아 플러그를 형성하기 위한 비아홀을 형성할 때, 하부 배선의 반사방지막만을 노출시키는 구조와 도전막 패턴까지 노출시키는 구조가 있다.
그런데, 상술한 방법에 의해 하부 배선의 주를 이루는 도전막 패턴까지 노출시키는 구조는 하부 배선의 신뢰성에 문제를 가져온다. 이는, 도전막 패턴으로는 일반적으로 알루미늄을 많이 사용하는데 알루미늄이 노출되면 상술한 바와 같이 결정화 특성으로 인하여 그레인이 형성되고 그레인 경계의 홈 부분이 형성되기 때문이다. 상기 알루미늄 그레인들 사이의 홈 부분은 미세하기에 후속 공정인 비아홀 매립 공정에서 잘 채워지지 않아 작은 보이드들이 발생하여 배선의 신뢰성에 문제를 야기하는 것이다. 따라서 반사방지막만을 노출시키는 구조가 일반적으로 사용된다.
그러나 도 1에 나타난 바와 같이, 반사방지막(19) 만을 노출시키는 비아홀(22)을 형성할 때, 산화막으로 이루어지는 금속 층간절연막(11)과 TiN 반사방지막(19)과의 식각 선택비가 낮아서 반사방지막(19)의 상부가 움푹 파이게 형성되기 쉬우며, 더 나아가 알루미늄 도전막(15)이 노출될 수도 있다. 알루미늄 도전막(15)이 노출되는 것을 방지하기 위하여 상대적으로 두꺼운 반사방지막(19)을 형성할 것이 요구되는 것이다. 그런데, 반사방지막(19)이 두꺼워지면 배선의 높이도 높아져 배선들 간에 금속 층간절연막을 채우기가 어렵다는 문제가 있다.
이에 따라 품질이 향상되고 결함이 방지되는 반도체 장치의 배선을 형성하기 위한 새로운 기술이 요구되고 있는 것이다.
상술한 제반 문제점을 감안하여 탄탈륨 질화물층을 반사방지막이나 장벽층으로 이용하고자 하는 기술이 보고되어 있다.
탄탈륨 질화층을 형성하는 방법에 대한 예들은 미합중국 특허 제 6,204,204호 (issued to Paranjpe et al.), 제 6,153,519호 (issued to Jain et al.), 제 5,668,054호 (issued to Sun et al.) 등에 개시되어 있다. 특히, 상기 미합중국 특허 제 5,668,054호에 개시된 내용에 의하면 반응 물질로서 터부틸이미도-트리스-디에틸아미도 탄탈륨 (terbutylimido-tris-diethylamido tantalum; (NEt2)3Ta=NtBu; TBTDET)을 사용하는 화학 기상 증착을 수행하여 탄탈륨 질화층을 적층하고 있다.
개시된 방법에 의하면 상기 증착은 600℃ 이상의 온도에서 수행된다. 만약 증착 공정을 500℃ 정도의 온도에서 수행할 경우 탄탈륨 질화층이 약 10,000μΩ·㎝ 이상의 비저항 값을 갖기 때문에 증착 온도는 600℃ 이상이 되도록 해야 한다. 그리고, 상기 방법은 상대적으로 높은 온도에서 공정을 수행하기 때문에 반도체 장치에 불리한 열적 손상을 끼친다.
최근에는 원자층 적층 (atomic layer deposition; ALD) 방법이 화학 기상 증착을 대체하는 기술로서 제안되고 있다. 상기 원자층 적층 방법에 의하면 통상의 박막 형성 방법보다 낮은 온도에서 적층을 수행할 수 있고 우수한 스텝 커버리지의 구현이 가능하다는 장점이 있다. 원자층 적층 방법을 이용한 탄탈륨 질화층의 적층 방법에 대한 일례는 미합중국 특허 제 6,203,613호 (issued to Gates) 및 다른 문헌 (Electrochemical and Solid-State Letters, 4(4) C17-C19 (2001), Kang et al.)에 개시되어 있다. 강 등의 방법에 의하면, 상기 TBTDET를 사용하는 원자층 적층 방법에 의해 400μΩ·㎝ 정도의 비저항 값을 갖는 탄탈륨 질화층을 형성할 수 있는 것으로 보고되어 있다. 이 때, 적층 공정은 약 260℃ 정도의 온도에서 수행된다. 이와 같이, 상기 강 등의 방법에 의하면 상대적으로 낮은 온도에서, 낮은 비저항을 갖는 탄탈륨 질화층을 용이하게 형성할 수 있다.
그러나, 상기 강 등의 방법에서는, 플라즈마 증대 방법으로 형성하는 하이드로겐 라티컬을 환원제(reducing agent)로 사용한다. 따라서, 상기 적층을 수행할 때 챔버 내에 파워 소스가 인가된다. 때문에, 상기 강의 방법은 상기 파워 소스의 제어 등과 같은 공정 변수를 갖는다. 따라서, 상기 강 등의 방법은 상대적으로 낮은 온도에서 낮은 비저항을 갖는 박막을 형성할 수 있음에도 불구하고, 상기 파워 소스의 제어와 같은 공정 변수가 부가된다. 또한, 상기 강 등의 방법은 상기 파워 소스가 기판이 놓여지는 부위에 직접 가해지기 때문에 상기 기판에 손상이 가해질 수도 있다.
따라서, 낮은 온도에서 수행할 수 있고, 우수한 스텝 커버리지의 구현이 용이하고, 간단한 공정 변수를 갖는 탄탈륨 질화층을 형성하는 새로운 방법이 요구되고 있다.
한편, 일본공개특허 제2002-193981호에서는 터셔리아밀이미도-트리스-디메틸아미도탄탈륨 (TAIMATA; Ta(NC(CH3)2C2H5)(N(CH3) 2)3)의 제조 방법 및 이를 포함하는 용액을 전구체로 한 MOCVD(metal organic CVD) 방법을 개시하고 있다.
상기 방법에 의하면 TaCl5 1몰과 LiNMe2 4몰과 LiNHtAm 1몰을 유기용매 내, 실온에서 반응시키고, 여과 및 용매 제거하여 신규화합물 TAIMATA를 제조하게 된다. 이 원료를 핵산과 같은 유기 용매에 첨가하여 용해시키고 이를 사용하여 CVD 실 내에서 기판상에 증착하여 TaN 박막을 형성할 수 있는 것으로 기재되어 있다.
그러나 상기한 방법에 의하면, TAIMATA의 제조는 용이하게 수행할 수 있겠으나 이를 사용한 TaN 박막의 형성에 있어서는 TAIMATA 만을 사용하여 수행하는 것으로 기재되어 있어 이의 단독 사용에 의한 막의 형성 여부가 확실하지 않으며, 이를 단독으로 사용하여 CVD 방식으로 기판상에 증착 공정을 수행할 경우에 증기압이 충분히 높지 않아서 비효율적이라는 문제점이 있다.
본 출원인은 유기 금속 전구체 또는 탄탈륨 할라이드 전구체 등을 반응 물질로 사용하여 원자층 및 박막을 형성하는 방법을 개시한 바 있다. 대한민국 공개특허 공보 제2003-0009093호(2003년 1월 29일자로 공개됨)에 의하면, 기판이 놓여있는 챔버내에 가스 상태의 반응 물질을 도입하고, 이를 원자층 단위로 적층하는 방법이 보고되어 있다.
보고된 내용에 의하면 상대적으로 낮은 온도에서, 낮은 비저항을 갖는 금속 원소를 포함하는 원자층을 용이하게 형성할 수 있게 된다. 그러나 개시된 기술과 비교하여 더욱 향상된 효과를 제공해 주는 원료에 대한 연구와 공정상의 기술 개선을 위한 노력은 지속적으로 이루어져야 할 것이다.
본 발명의 제1의 목적은 새로운 탄탈륨 아민 유도체를 포함하는 전구체를 이용하여 낮은 온도에서 증착 공정을 수행할 수 있고, 우수한 스텝 커버리지의 구현이 용이하고, 간단한 공정 변수를 갖는 반도체 장치의 배선 형성 방법을 제공하는데 그 목적이 있다.
본 발명의 제2의 목적은 새로운 탄탈륨 아민 유도체를 포함하는 전구체를 이용한 화학 기상 증착 방법에 의해 용이하게 형성되는 반도체 장치의 배선 형성 방법을 제공하는 것이다.
본 발명의 제3의 다른 목적은 새로운 탄탈륨 아민 유도체를 포함하는 전구체를 이용하여 반도체 장치의 금속층을 형성하는 방법을 제공하는 것이다.
본 발명의 제4의 목적은 새로운 탄탈륨 아민 유도체를 포함하는 전구체를 이용하여 금속층을 증착할 수 있는 반도체 장치의 금속층 형성 장치를 제공하는 것이다.
상기한 본 발명의 제1의 목적을 달성하기 위하여 본 발명에서는
a) 기판상에 층간 절연층을 형성하는 단계;
b) 상기 층간 절연층 상에 반응 물질로서 화학식 Ta(NR1)(NR2R3)3: (여기서 R1, R2 및 R3는 H 또는 C1-C6 알킬기로서 서로 동일하거나 상이하다)로 표시되는 탄탈륨 아민 유도체를 도입하는 단계;
c) 상기 반응 물질의 일부를 상기 기판 상에 화학적으로 흡착시키는 단계;
d) 상기 반응 물질 중에서 화학적으로 흡착하지 않는 반응 물질을 상기 기판으로부터 제거시키는 단계;
e) 상기 기판상에 반응 가스를 도입하여 상기 화학적으로 흡착된 반응 물질에 포함되는 리간드 결합을 갖는 원소들을 상기 반응 물질로부터 제거시켜 TaN을 함유하는 고체 물질을 형성하는 단계; 및
f) 상기 b)-e) 단계를 적어도 한번 반복하여 상기 고체 물질을 배선으로 형성하는 단계를 포함하는 원자층 적층(ALD; atomic layer deposition)을 이용한 반도체 장치의 배선 형성 방법을 제공한다.
또한, 상기한 본 발명의 제1 목적은,
a) 기판상에 도전층을 형성하는 단계;
b) 상기 도전층상에 반응 물질로서 화학식 Ta(NR1)(NR2R3)3(여기서 R1, R2 및 R3는 H 또는 C1-C6 알킬기로서 서로 동일하거나 상이하다)로 표시되는 탄탈륨 아민 유도체를 도입하는 단계;
c) 상기 반응 물질의 일부를 상기 기판 상에 화학적으로 흡착시키는 단계;
d) 상기 반응 물질 중에서 화학적으로 흡착하지 않는 반응 물질을 상기 기판으로부터 제거시키는 단계;
e) 상기 기판상에 반응 가스를 도입하여 상기 화학적으로 흡착된 반응 물질에 포함되는 리간드 결합을 갖는 원소들을 상기 반응 물질로부터 제거시켜 TaN을 함유하는 고체 물질을 형성하는 단계; 및
f) 상기 b)-e) 단계를 적어도 한번 반복하여 상기 고체 물질을 배선으로 형성하는 단계를 포함하는 원자층 적층(ALD; atomic layer deposition)을 이용한 반도체 장치의 배선 형성 방법에 의해 달성될 수 있다.
상기한 본 발명의 제2의 목적을 달성하기 위하여 본 발명은
a) 기판상에 절연층을 형성하는 단계; 및
b) 상기 절연층상에 반응 물질로서 화학식 Ta(NR1)(NR2R3)3(여기서 R1, R2 및 R3는 H 또는 C1-C6 알킬기로서 서로 동일하거나 상이하다)로 표시되는 탄탈륨 아민 유도체 및 H2, NH3, SiH4 및 Si2H6로 이루어진 군에서 선택된 적어도 하나의 반응 가스를 혼합하여 도입하여 증착함으로써 상기 절연층상에 TaN을 포함하는 배선을 형성하는 단계를 포함하는 반도체 장치의 배선 형성 방법을 제공한다.
상기한 본 발명의 제2 목적은,
a) 기판상에 도전층을 형성하는 단계; 및
b) 상기 도전층상에 반응 물질로서 화학식 Ta(NR1)(NR2R3)3(여기서 R1, R2 및 R3는 H 또는 C1-C6 알킬기로서 서로 동일하거나 상이하다)로 표시되는 탄탈륨 아민 유도체 및 H2, NH3, SiH4 및 Si2H6로 이루어진 군에서 선택된 적어도 하나의 반응 가스를 혼합하여 도입하여 증착함으로써 상기 도전층상에 TaN을 포함하는 배선을 형성하는 단계를 포함하는 반도체 장치의 배선 형성 방법에 의해 달성될 수 있다.
상술한 본 발명의 제3의 목적을 달성하기 위하여, 본 발명은
플라즈마를 사용하여 기판을 세정하는 단계;
반응 물질로서 화학식 Ta(NR1)(NR2R3)3(여기서 R1, R2 및 R3는 H 또는 C1-C6 알킬기로서 서로 동일하거나 상이하다)로 표시되는 탄탈륨 아민 유도체 및 H2, NH3, SiH4 및 Si2H6로 이루어진 군에서 선택된 적어도 하나의 반응 가스를 혼합하여 도입하여 증착함으로써, 상기 기판 상에 제1금속층으로서 화학기상증착에 의한 TaN층 또는 원자층 적층에 의한 TaN층을 적층하는 단계;
플라즈마를 사용하여 상기 제1금속층을 처리하는 단계; 및
상기 제1금속층 상에 제2금속층으로서 스퍼터링에 의한 Cu층, 화학기상증착에 의한 Cu층 또는 원자층 적층에 의한 Cu층을 적층하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 금속층 형성 방법을 제공한다.
상술한 본 발명의 제4의 목적을 달성하기 위하여 본 발명은,
기판을 로딩 및 언로딩시키기 위한 로드락 챔버;
상기 로드락 챔버와 연결되고, 상기 기판을 이송하기 위한 이송 챔버;
상기 이송 챔버로부터 상기 기판을 제공받고, 플라즈마를 사용하여 상기 기판을 세정하기 위한 세정 챔버;
상기 이송 챔버로부터 상기 기판을 제공받고, 스퍼터링에 의해 기판 상에 장벽 금속층을 적층하기 위한 제1공정 챔버;
상기 이송 챔버로부터 상기 기판을 제공받고, 반응 물질로서 화학식 Ta(NR1)(NR2R3)3(여기서 R1, R2 및 R 3는 H 또는 C1-C6 알킬기로서 서로 동일하거나 상이하다)로 표시되는 탄탈륨 아민 유도체 및 H2, NH3, SiH4 및 Si2 H6로 이루어진 군에서 선택된 적어도 하나의 반응 가스를 혼합하여 도입하여, 화학기상증착 또는 원자층 적층에 의해 상기 기판 상에 장벽 금속층을 적층하기 위한 제2공정 챔버;
상기 이송 챔버로부터 상기 기판을 제공받고, 플라즈마를 사용하여 상기 장벽 금속층을 처리하기 위한 처리 챔버;
상기 이송 챔버로부터 상기 기판을 제공받고, 스퍼터링에 의해 장벽 금속층 상에 Cu층을 적층하기 위한 제3공정 챔버;
상기 이송 챔버로부터 상기 기판을 제공받고, 화학기상증착 또는 원자층 적층에 의해 상기 장벽 금속층 상에 Cu층을 적층하기 위한 제4공정 챔버; 및
상기 기판의 이송을 제어하여 설정된 공정에 따라 선택되는 상기 챔버들로 상기 기판을 이송시키기 위한 제어부를 포함하는 것을 특징으로 하는 반도체 장치의 금속층 형성 장치를 제공한다.
또한, 본 발명은
반도체 기판상에 하부 기판과 접속하는 콘택홀 또는 하부 배선층과 접속하는 비아홀, 상기 콘택홀 또는 비아홀의 상부를 통과하는 배선을 형성하기 위한 트렌치를 갖는 절연막을 형성하는 단계;
상기 콘택홀 또는 비아홀 및 트렌치의 내면 및 저면에 화학식 Ta(NR1)(NR2R3)3(여기서 R1, R2 및 R 3는 H 또는 C1-C6 알킬기로서 서로 동일하거나 상이하다)로 표시되는 탄탈륨 아민 유도체 및 H2, NH3, SiH4 및 Si2 H6로 이루어진 군에서 선택된 적어도 하나의 반응 가스를 혼합하여 도입하여 TaN을 증착함으로써 장벽층을 형성하는 단계; 및
상기 콘택홀 또는 비아홀 및 트렌치를 매립하도록 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법을 제공한다.
또한, 본 발명은,
반도체 기판상에 하부 기판과 접속하는 콘택홀 또는 하부 배선층과 접속하는 비아홀을 갖는 제1 절연층을 형성하는 단계;
상기 콘택홀 또는 비아홀의 내면 및 저면에 화학식 Ta(NR1)(NR2R3)3 (여기서 R1, R2 및 R3는 H 또는 C1-C6 알킬기로서 서로 동일하거나 상이하다)로 표시되는 탄탈륨 아민 유도체 및 H2, NH3, SiH4 및 Si2H6로 이루어진 군에서 선택된 적어도 하나의 반응 가스를 혼합하여 도입하여 TaN을 증착함으로써 제1 장벽층을 형성하는 단계; 및
상기 콘택홀 또는 비아홀을 매립하도록 제1 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법을 제공한다.
본 발명에 의하면 새로운 탄탈륨 질화물을 전구체로 사용하여 금속 배선층을 형성하는 것에 의해, 증착 속도가 향상되고 스텝 커버리지가 양호한 배선의 형성이 가능하고, 결함이 없는 배선의 형성이 가능하다. 이러한 배선은 장벽 금속층, 금속 플러그, 다양한 배선 등에 적극적으로 응용이 가능한 것이다.
이하, 본 발명을 상세하게 설명한다.
상술한 배선층 형성 방법의 몇가지 예를 더욱 구체적으로 설명하기로 한다.
제1 방법에 의하면, 먼저, 실리콘 재질로 구성된 기판상에 층간 절연층을 형성하도록 한다. 이후, 기판을 챔버 내에 위치시킨다. 그리고, 챔버 내부를 바람직한 압력 및 온도 조건을 갖도록 설정한다. 층간 절연층 상에 반응 물질로서 화학식 Ta(NR1)(NR2R3)3(여기서 R1, R2 및 R 3는 H 또는 C1-C6 알킬기로서 서로 동일하거나 상이하다)로 표시되는 탄탈륨 아민 유도체를 도입하도록 한다. 반응 물질의 일부를 상기 기판 상에 화학적으로 흡착시키고 반응 물질 중에서 화학적으로 흡착하지 않는 물질을 기판으로부터 제거시키도록 한다. 이후, 기판상에 반응 가스를 도입하여 상기 화학적으로 흡착된 반응 물질에 포함되는 리간드 결합을 갖는 원소들을 상기 반응 물질로부터 제거시켜 TaN을 함유하는 고체 물질을 형성하도록 한다. 이러한 ALD 공정을 적어도 한번 반복하여 상기 고체 물질을 배선으로 형성하도록 한다.
리간드 결합을 갖는 원소의 제거는 리간드 결합 원소들의 리간드 교환에 의해 이루어질 수도 있다. 상기 반응 가스가 리간드 결합 원소와 반응하는 반응력이 리간드 결합 원소가 결합되어 있는 결합력보다 크기 때문에 리간드 결합을 갖는 원소를 제거시킬 수 있는 것이다. 이 때, Ta=N 결합은 이중 결합이기 때문에 상기 반응 가스에 의해 별다른 영향을 받지 않는다. 따라서, 리간드 결합 원소가 제거됨으로써 기판상에는 Ta=N을 함유하는 원자층 박막이 적층되는 것이다. 이러한 원리에 따라, 기판(10) 상에 TaN이 함유되는 원자층이 적층, 형성된다.
원자층 박막의 적층에서, 환원제를 이용한 반응 메카니즘에 대해서는 종래 기술에 개시된 강의 문헌에 개시되어 있다. 그러나, 상기 강에 의하면 본 발명에서와 같이 반응 가스를 사용하여 리간드 결합 원소를 제거하는 것이 아니라 하이드로겐 라디칼을 환원제로 사용하여 리간드 결합 원소와 치환되는 것으로 생각된다.
상기 원자층 적층을 이용한 박막 형성 방법에 의하면 상대적으로 낮은 온도에서 낮은 비저항을 갖는 박막을 용이하게 형성할 수 있다. 특히, 이러한 방법은 리모트 플라즈마 방식에 의해 활성화시킨 반응 가스를 사용하기 때문에 플라즈마 형성으로 인한 공정 변수를 배제할 수 있다. 따라서 낮은 온도에서 공정을 수행할 수 있다.
상술한 원자층 적층 방법을 반복적으로 수행하는 것에 의해 TaN 박막을 형성할 수 있다. 이러한 TaN 박막 형성 방법을 소정의 어스펙트비를 갖는 개구부가 형성된 패턴상에 형성하는 경우, 매우 우수한 스텝 커버리지를 갖는 박막을 균일한 두께로 형성할 수 있다.
상기 원자층 적층 방식으로는 열적 원자층 적층(thermal ALD) 또는 리모트 플라즈마(remote plasma)를 이용하는 라디칼 보조 원자층 적층(radical assisted ALD) 등이 적용 가능하다.
또한 상기 탄탈륨 아민 유도체의 구체적이고 바람직한 예로서는 터셔리아밀이미도-트리스-디메틸아미도탄탈륨 (Ta(NC(CH3)2C2H5)(N(CH 3)2)3)를 들 수 있다.
TaN의 박막 형성을 위한 대표적인 소스인 TBTDET와 TAIMATA의 온도에 따른 증기압을 비교하면 동일한 온도 조건에서 TAIMATA가 TBTDET 보다 더 높은 증기압을 갖는다. 이들은 모두 동일하게 염소, 불소, 브롬 등의 할로겐 원소를 포함하지 않는다. 그런데 TBTDET의 경우, 60℃에서의 증기압(Vp)이 약 0.01 torr 이고, 실온에서 액체 상태이며, TAIMATA의 경우, 60℃에서 증기압(Vp)이 약 0.1 torr로서 TBTDET의 약 10배 정도의 증기압을 가진다. 그리고 TAIMATA는 실온에서는 고체 상태이나, 녹는점이 약 34℃로서 40℃ 이하로 낮기 때문에 약 40℃로만 가열해도 액체 상태로 된다. 따라서 실제 증착 공정에 적용시 약간 가열하는 것으로 파티클 발생의 문제도 쉽게 해결 가능하다. 따라서, TBTDET도 우수한 TaN 전구체이지만 이보다 TAIMATA의 증착 특성이 더욱 우수한 것으로 판단된다.
화학적으로 흡착되지 않은 반응 물질은 Ar, He 및 N2를 포함하는 불활성 가스를 퍼지하여 제거할 수 있으며, 반응 가스로는 H2, NH3, SiH4 및 Si2 H6 중에서 적어도 하나가 바람직하게 적용될 수 있다. 이러한 반응 가스는 리모트 플라즈마 방식에 의해 활성화시킨 상태로 적용하는 것이 바람직하다. 이와 같은 원자층 적층은 약 0.01∼30 torr의 일정 압력하에서 수행될 수 있다. 바람직하게는 0.01∼10 torr, 더욱 바람직하게 0.01∼5 torr의 압력하에서 수행된다. 또한 상술한 각 단계는 100∼450℃의 온도 범위에서 수행되는 것이 바람직하며, 더욱 바람직하게는 100∼350℃ 온도 범위에서 수행된다.
형성되는 배선층의 구체적인 적용예로는 다음과 같은 몇 가지가 있다.
먼저, 상기 절연층에는 기판을 노출시키기 위한 콘택홀이 형성되어 있고 상기 고체 물질은 상기 콘택홀의 내부를 채우면서 상기 절연층상에 형성되는 배선층일 수 있다. 이 경우, 상기 콘택홀을 형성한 후 형성된 콘택홀을 포함하는 기판상에 Ti층, Ta층 또는 희금속을 포함하는 희금속층을 더 형성할 수도 있다.
다음, 상기 절연층에는 기판을 노출시키기 위한 콘택홀이 형성되어 있고 상기 고체 물질은 상기 콘택홀의 내부를 채우는 플러그일 수 있다. 이 경우에도, 상기 콘택홀을 형성한 후 형성된 콘택홀을 포함하는 기판상에 Ti층, Ta층 또는 희금속을 포함하는 희금속층을 더 형성할 수 있다.
그리고 상기 배선상에 Ti층, Ta층 및 희금속을 포함하는 희금속층중 어느 하나의 층을 형성하는 단계를 더 수행하는 것이 가능하다.
또한, 상기 배선상에는 배선과의 전기적 연결을 위한 제2 배선층이 더 형성되는 것이 가능하다. 이 경우, 상기 제2 배선층은 폴리 실리콘층, Ti층, Ta층, Al층, Cu층, W층, 희금속을 포함하는 희금속층 및 금속 질화물을 포함하는 금속 질화물층 등일 수 있다. 상기 희금속의 예로서는 Ru, Pt, Ir 등을 들 수 있다. 그리고 상기 금속 질화물로서는 티타늄 질화물, 탄탈륨 질화물, 텅스텐 질화물 등을 들 수 있다.
그리고, 상기 제2 배선층 또한 상술한 ALD 공정을 적어도 한 번 반복하여 TaN을 포함하는 막으로 형성하는 것이 물론 가능하다.
배선층으로서, 상기 절연층에는 기판을 노출시키기 위한 콘택홀이 형성되어 있고 상기 고체 물질은 상기 콘택홀의 측벽, 저면 및 상기 절연층의 표면상에 연속적으로 형성되는 장벽 금속층을 들 수 있다. 이러한 콘택홀은 어스펙트비가 약 10:1 이상인 경우에도 높은 스텝 커버리지 특성을 갖는 장벽 금속층의 형성이 가능하다.
상기 장벽 금속층상에는 폴리 실리콘층, Ti층, Ta층, Al층, Cu층, W층, 희금속을 포함하는 희금속층 및 금속 질화물을 포함하는 금속 질화물층 등이 더 형성될 수 있다.
더욱 바람직하게, 도전층상에는 접착막이 더 형성되는데, 이 접착막은 Ti 및 Ta 중 어느 하나의 성분을 포함하는 막으로 형성하는 것이 바람직하다
본 발명의 방법은 최근에 많이 적용되는 방식인 다마신 방식에도 또한 적용가능하다.
먼저 싱글 다마신의 배선 구조에서는, 기판 또는 하부 배선상에 층간 절연층막을 형성한다. 상기 층간 절연막에 상기 기판 또는 하부 배선을 노출하는 콘택홀 또는 비아홀을 형성한다. 상기 콘택홀 및 비아홀의 저면 및 측면상에 상술한 방법으로 TaN을 증착하여 제1 확산 방지막을 형성하고, 증착된 TaN층상에 제1 금속층인 제1 구리층을 형성한다. 상기 구리층을 CMP방법에 의해 상기 층간 절연막이 노출될 때까지 평탄화하여 확산 방지막 패턴에 의해 둘러싸인 콘택 또는 비아를 형성한다. 다음에, 상기 층간 절연막상에 제2 층간 절연층을 형성하고, 형성된 제2 층간 절연층을 식각하여 상기 콘택 또는 비아의 상부를 노출하면서 배선을 형성하기 위한 트렌치를 형성한다. 다음에, 상기 트렌치의 저면 및 측면상에, 상술한 방법으로 TaN을 증착하여 제2 확산 방지막을 형성한다. 다음에, 상기 제2 확산 방지막상에 제2 금속층인 제2 구리층을 형성한 후, 상기 제2 구리층을 CMP방법에 의해 상기 제2 층간 절연층이 노출될 때까지 평탄화하여 구리배선을 형성한다.
듀얼 다마신 구조에서는, 기판 또는 하부 배선층상에 비아 또는 콘택과 배선 형성을 위한 트렌치를 갖는 절연막을 형성한다. 예를 들면, 통상적인 리소그래피 공정으로 상기 절연막에 비아 형성을 위한 예비 비아홀을 형성한다. 다음에, 리소그래피 공정을 더 수행하여 상기 예비 비아홀의 상부를 통과하는 트렌치를 형성한다. 다른 방법으로는, 층간 절연층막에 제2 층간 절연층을 형성하고, 상기 제2 층간 절연막을 패터닝하여 배선 형성을 위한 트렌치를 형성한다. 다음에, 상기 트렌치의 폭보다 작게 통상적인 리소그래피 공정으로 비아홀 또는 콘택홀을 형성한다.
이와 같이하여 수득한 듀얼 다마신 패턴상에, 상술한 방법으로 TaN을 증착하여 확산 방지막을 형성한 후, 상기 콘택홀 또는 비아홀 및 트렌치를 매립하도록 금속층으로 구리층을 형성한다. 상기 구리층을 제2 층간 절연막이 노출될 때까지 CMP방법에 의해 평탄화하여 배선을 형성한다.
본 발명의 방법에 따른 배선층은 다음과 같은 증착 방법에 의해서도 형성 가능하다.
먼저, 기판상에 절연층을 형성하도록 한다. 이어서, 절연층상에 반응 물질로서 화학식 Ta(NR1)(NR2R3)3(여기서 R1, R2 및 R3는 H 또는 C1-C6 알킬기로서 서로 동일하거나 상이하다)로 표시되는 탄탈륨 아민 유도체 및 H2, NH3, SiH4 및 Si2H6로 이루어진 군에서 선택된 적어도 하나의 반응 가스를 혼합하여 도입하여 증착함으로써 상기 절연층상에 TaN을 포함하는 배선을 형성하도록 한다.
바람직하게, 상기 탄탈륨 아민 유도체로서 TAIMATA를 적용할 수 있으며, 상기 증착 방법으로는 화학 기상 증착(CVD; chemical vapor deposition) 방식이 적용가능하다. CVD 방식 중에서도 열적 화학 기상 증착(thermal CVD), 플라즈마 증대 화학 기상 증착(PECVD; plasma enhaced CVD) 방식 등이 바람직하게 적용가능하다.
상기 증착은 100∼450℃ 온도 범위에서 수행되는 것이 바람직하며, 더욱 바람직하게는 100∼350℃ 온도 범위에서 수행하도록 한다. 증착시 압력은 0.05∼30 torr 범위에서 수행될 수 있으며 바람직하게는 0.3∼10 torr, 더욱 바람직하게는 0.3∼5 torr 범위에서 수행된다. 반응 물질과 함께 Ar, He, N2 등을 포함하는 불활성 가스를 혼합하여 적용하는 것이 또한 바람직하다.
더욱 바람직하게, 도전층상에는 접착막이 더 형성되는데, 이 접착막은 Ti 및 Ta 중 어느 하나의 성분을 포함하는 막으로 형성하는 것이 바람직하다
더욱 바람직하게, 상기 절연층에는 소정의 어스펙트비를 갖는 개구부가 형성되어 있는 경우에 상술한 배선 형성 방법이 용이하게 적용된다. 이러한 방식에 의하면 어스펙트비가 높은 개구부상에도 배선층을 양호한 스텝 커버리지와 균일한 두게로 형성가능하며 10:1 이상의 어스펙트비를 갖는 개구부에도 균일한 박막 배선의 형성이 가능하기 때문이다.
본 발명의 방법에 적용되는 배선층의 형성을 위한 세 번째 방법은 다음과 같다. 먼저, 기판상에 도전층을 형성하도록 한다. 상기 도전층상에 반응 물질로서 화학식 Ta(NR1)(NR2R3)3(여기서 R1, R2 및 R3는 H 또는 C1-C6 알킬기로서 서로 동일하거나 상이하다)로 표시되는 탄탈륨 아민 유도체를 도입하도록 한다. 반응 물질의 일부를 상기 기판 상에 화학적으로 흡착시키고 반응 물질 중에서 화학적으로 흡착하지 않는 반응 물질을 기판으로부터 제거시키도록 한다. 이후, 기판상에 반응 가스를 도입하여 화학적으로 흡착된 반응 물질에 포함되는 리간드 결합을 갖는 원소들을 반응 물질로부터 제거시켜 TaN을 함유하는 고체 물질을 형성하도록 한다. 이러한 ALD 공정을 적어도 한번 반복하여 상기 고체 물질을 배선으로 형성하도록 한다.
상기 원자층 적층은 열적 원자층 적층(thermal ALD) 또는 리모트 플라즈마(remote plasma)를 이용하는 라디칼 보조 원자층 적층(radical assisted ALD) 방식일 수 있으며 탄탈륨 아민 유도체로는 TAIMATA 가 바람직하게 적용된다.
화학적으로 흡착되지 않은 반응 물질은 Ar, He 및 N2를 포함하는 불활성 가스를 사용하여 제거하는 것이 가능하며, 반응 가스로는 H2, NH3, SiH4, Si2H6 등이 적용가능하다.
더욱 바람직하게, 도전층상에는 접착막이 더 형성되는데, 이 접착막은 Ti 및 Ta 중 어느 하나의 성분을 포함하는 막으로 형성하는 것이 바람직하다. 또한 상기 도전층은 알루미늄(Al) 및 텅스텐(W) 중 어느 하나로 형성되며 상기 배선은 반사방지막인 경우에 용이하게 적용된다.
더욱 바람직하게, 상기 배선상에 절연층을 형성하고 형성된 절연층을 식각하여 배선을 노출시키기 위한 비아홀을 형성하는 단계를 더 수행하도록 한다. 또한 바람직하게, 상기 배선을 식각하고, 식각된 배선을 마스크로 사용하여 하부의 도전층을 식각하는 단계를 수행할 수도 있다.
본 발명의 방법에 의한 배선층의 적용은 다음과 같은 네 번째 방법으로도 가능하다. 먼저, 기판상에 도전층을 형성하도록 한다. 형성된 도전층상에 반응 물질로서 화학식 Ta(NR1)(NR2R3)3(여기서 R1, R2 및 R3는 H 또는 C1-C6 알킬기로서 서로 동일하거나 상이하다)로 표시되는 탄탈륨 아민 유도체 및 H2, NH3, SiH4 및 Si2H6로 이루어진 군에서 선택된 적어도 하나의 반응 가스를 혼합하여 도입하여 증착함으로써 상기 도전층상에 TaN을 포함하는 배선을 형성하도록 한다.
이 때도, 상기 탄탈륨 아민 유도체로서 TAIMATA 가 바람직하게 적용되며 증착 방식으로는 CVD 방식이 용이하게 적용된다. CVD 방식중에서도 열적 화학 기상 증착(thermal CVD) 또는 플라즈마 증대 화학 기상 증착(PECVD; plasma enhaced CVD) 방식 등이 또한 적용가능하다.
바람직하게, 상기 도전층상에는 접착막이 더 형성되는데, 이는 Ti 및 Ta 중 어느 하나의 성분을 포함하여 형성된다. 또한 상기 도전층은 알루미늄(Al), 텅스텐(W) 등으로 형성하는 경우, 본 발명의 방법을 용이하게 적용가능하다. 또한 상기 배선은 반사방지막일 수 있다.
바람직하게, 상기 배선상에 절연층을 형성하고 형성된 절연층을 식각하여 배선을 노출시키기 위한 비아홀을 형성하도록 한다.
또한 바람직하게, 상기 배선을 식각하고 식각된 배선을 마스크로 사용하여 하부의 도전층을 식각할 수도 있다.
이하, 본 발명을 첨부된 도면을 참고하여 상세히 설명하기로 한다.
도 2a 내지 2c는 탄탈륨 질화물을 포함하는 배선층의 일반적인 형성 방법에 대한 공정 단면도이다.
도 2a를 참고하면, 먼저 실리콘 기판 등과 같은 기판(20) 상에 절연층(23)을 형성한다. 절연층(23)은 반도체 장치의 제조에 사용되는 산화물 등을 포함하는 산화층으로 형성하는 것이 바람직하다.
도 2b를 참고하면, 포토레지스트를 이용한 통상의 사진 식각 공정을 수행하여 절연층(23)을 디자인된 패턴으로 식각함으로써 기판의 일부를 노출시키면서 소정의 어스펙트비를 갖는 콘택홀(25)을 형성한다.
도 2c를 참조하면, 콘택홀(25)을 포함하는 절연층(23a) 상에 배선층(27)을 형성한다. 구체적으로, 탄탈륨 전구체를 사용하여 절연층(23a) 상에 연속적으로 콘택홀(25)의 내부를 채우면서 탄탈륨 질화물을 포함하는 배선층(27)을 형성한다.
여기서, 반응 물질로서 화학식 Ta(NR1)(NR2R3)3(여기서 R1 , R2 및 R3는 H 또는 C1-C6 알킬기로서 서로 동일하거나 상이하다)로 표시되는 탄탈륨 아민 유도체를 탄탈륨 전구체로서 기판 상에 도입하여 TaN 배선을 형성하도록 한다. 바람직하게, 탄탈륨 전구체로서는 터셔리아밀이미도-트리스-디메틸아미도 탄탈륨 (TAIMATA: tertiaryamylimido-tris-dimethylamido tantalum: Ta(=NC(CH3)2C2H5 )(N(CH3)2)3)을 사용할 수 있다.
그리고, 배선층을 형성할 때, 상기 탄탈륨 전구체는 버블러(bubbler) 또는 LDS (liquid delivery system)를 사용하여 기체 상태로 도입하는 것이 바람직하다.
TAIMATA를 이용하여 배선층을 형성하는 방법의 예로서는 상술한 바와 같이 CVD, PECVD, ALD, RAALD 등을 들 수 있다. TaN을 형성하기 위한 반응가스로는 NH3, N2, H2, SiH4, Si2H6등이 가능하다.
또한 배선층을 형성한 다음, 배선층을 포스트 처리할 수도 있다. 상기 포스트 처리에서는 고주파(RF; radio frequency) 플라즈마를 사용한다. 그리고, 고주파 플라즈마는 리모트 플라즈마 방식 또는 다이렉트 플라즈마 방식으로 형성하는데, 이를 통하여 N2, H2, NH3, SiH4 또는 Si2H6 를 활성화하여 사용하는 것이 더욱 바람직하다. 이들은 단독으로 사용하는 것이 바람직하지만 2 이상을 혼합하여 사용할 수도 있다. 상기 포스트 처리는 배선층 내에 불순물이 잔류하는 것을 방지하기 위하여 수행한다.
여기서, 리모트 플라즈마 방식은 고주파 플라즈마를 반응 챔버 외부에서 생성하여 상기 반응 챔버로 제공하는 방식이고, 다이렉트 플라즈마 방식은 고주파 플라즈마를 반응 챔버 내부에서 생성하는 방식이다.
이하, 본 발명의 방법에 따른 배선층 형성 공정에 대한 구체적인 실시예들에 대해서 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 하나의 층이 다른 층 또는 기판상에 있다고 언급되는 경우에 이는 다른 층 또는 기판상에 직접 형성될 수도 있고 하나의 층과 다른 층 또는 기판 사이에 제3의 층이 개재될 수도 있음을 의미한다.
실시예 1
도 3a 내지 3f는 본 발명의 일 실시예에 따른 배선 형성 공정을 나타내는 공정 단면도들이다.
도 3a를 참조하면, 기판(30) 상에 제1 배선층(32)을 형성한다. 제1 배선층(32)의 예로서는 폴리 실리콘층, Ti층, Ta층, Al층, Cu층, W층, 희금속을 포함하는 희금속층, 금속 질화물을 포함하는 금속 질화층을 들 수 있다. 이들은 단독으로 형성하는 것이 바람직하지만 2 이상을 혼합하여 형성할 수도 있다. 상기 희금속의 예로서는 Ru, Pt, Ir을 들 수 있고, 상기 금속 질화물의 예로서는 티타늄 질화물, 탄탈륨 질화물, 텅스텐 질화물을 들 수 있다.
바람직하게는 제1 배선층을 형성하기 전에 플라즈마를 사용하여 기판(30)을 세정할 수도 있다.
도 3b를 참조하면, 제1 배선층(32) 상에 절연층(34)을 형성한다. 절연층(34)의 예로서는 산화물을 포함하는 산화층을 들 수 있다.
도 3c를 참조하면, 통상의 사진 식각 공정을 적용하여 절연층(34)을 식각함으로써 제1 배선층(32)을 부분적으로 노출시키는 콘택홀(35)을 형성한다.
도 3d를 참조하면, 콘택홀(35) 측벽, 저부 및 층간절연층(34a) 상에 연속적으로 제2 배선층(36)을 형성시킨다. 제2 배선층(36)을 형성하기 전에 콘택홀(35)을 플라즈마를 사용하여 세정 등과 같은 처리를 수행할 수도 있다. 제2 배선층(36)은 전술한 본 발명의 원자층 적층 또는 화학 기상 증착에 의해 형성된다. 구체적으로는, TAIMATA소스에 반응 가스로서 NH3를 동시에 공급하면서 300℃ 온도 조건에서 ALD 방식으로 증착하였다. 퍼지 가스로서는 수소 1000 sccm 및 Ar 500 sccm의 혼합 가스를 사용하였고 TAIMATA의 캐리어 가스로서는 Ar 가스를 100sccm 유량으로 사용하고, 반응 가스로서 NH3는 600sccm의 유량으로 주입하였다. 또한 배선층을 형성한 다음, 배선층을 포스트 처리할 수도 있다. 상기 포스트 처리에서는 고주파(RF; radio frequency) 플라즈마를 사용한다. 그리고, 고주파 플라즈마는 리모트 플라즈마 방식 또는 다이렉트 플라즈마 방식으로 형성하는데, 이를 통하여 N2, H2, NH3 , SiH4 또는 Si2H6를 활성화하여 사용하는 것이 더욱 바람직하다. 이들은 단독으로 사용하는 것이 바람직하지만 2 이상을 혼합하여 사용할 수도 있다. 상기 포스트 처리는 배선층 내에 불순물이 잔류하는 것을 방지하기 위하여 수행한다.
여기서, 리모트 플라즈마 방식은 고주파 플라즈마를 반응 챔버 외부에서 생성하여 상기 반응 챔버로 제공하는 방식이고, 다이렉트 플라즈마 방식은 고주파 플라즈마를 반응 챔버 내부에서 생성하는 방식이다.
이에 따라 제2 배선층(36)은 탄탈륨 질화물을 포함하게 된다.
도 3e를 참조하면, 전면 식각 또는 연마 등을 적용하여 절연층(34a)의 표면이 노출될 때까지 제2 배선층(36)을 제거시킨다. 결국, 절연층(34a) 상의 배선층은 제거되고 콘택홀(35) 내에는 플러그(36a)가 형성된다. 바람직하게, 플러그(36a)를 플라즈마를 사용한 세정 등과 같은 처리를 수행하는 것이 바람직하다.
도 3f를 참조하면, 절연층(34a) 및 플러그(36a) 상에 연속적으로 제3 배선층(38)을 형성한다. 제3 배선층(38)의 예로서는 폴리실리콘층, Ti층, Ta층, Al층, Cu층, W층, 희금속을 포함하는 희금속층, 금속 질화물을 포함하는 금속 질화물층을 들 수 있다. 이들은 단독으로 형성하는 것이 바람직하지만 2 이상을 혼합하여 형성할 수도 있다. 희금속의 예로서는 Ru, Pt, Ir을 들 수 있고 금속 질화물의 예로서는 티타늄 질화물, 탄탈륨 질화물, 텅스텐 질화물을 들 수 있다. 특히, 제3 배선층(38)은 본 발명의 원자층 적층 또는 화학 기상 증착에 의해 형성할 수도 있다.
이상과 같은 실시예 1에 의하면, 제1 배선층(32), 탄탈륨 질화물을 포함하는 플러그(36a) 및 제3 배선층(38)을 포함하는 배선 구조를 용이하게 형성할 수 있다.
실시예 2
도 4a 및 4b에는 본 발명의 제2 실시예에 따른 배선 형성 공정을 나타내는 단면도를 나타내었다.
도 4a를 참조하면, 실시예 1과 동일한 방법을 통하여 기판(40) 상에 제1 배선층(42), 및 콘택홀(45)을 갖는 절연층(44a)을 형성한다.
도 4b를 참조하면, 콘택홀(45) 측벽, 저부 및 절연층(44a) 상에 연속적으로 제2 배선층을 형성시킨다. 제2 배선층의 예로서는 폴리실리콘층, Ti층, Ta층, Al층, Cu층, W층, 희금속을 포함하는 희금속층, 금속 질화물을 포함하는 금속 질화물층을 들 수 있다. 이들은 단독으로 형성하는 것이 바람직하지만, 2 이상을 혼합하여 형성할 수도 있다. 상기 희금속의 예로서는 Ru, Pt, Ir을 들 수 있고 금속 질화물의 예로서는 티타늄 질화물, 탄탈륨 질화물, 텅스텐 질화물을 들 수 있다. 특히, 제2 배선층(46)은 본 발명의 원자층 적층 또는 화학 기상 증착에 의해 형성할 수도 있다.
그리고, 제2 배선층을 형성하기 이전에 플라즈마를 사용하여 기판(40)을 세정할 수도 있다.
이어서, 전면 식각 또는 연마 등을 통하여 제2 배선층을 제거하여 절연층(44a)의 표면을 노출시킨다. 따라서, 콘택홀(45) 내에는 플러그(46a)가 형성된다.
계속해서, 절연층(44a) 및 플러그(46a) 상에 연속적으로 제3 배선층(48)을 형성한다. 제3 배선층(48)은 전술한 본 발명의 원자층 적층 또는 화학 기상 증착에 의해 형성된다. 구체적으로는, TAIMATA소스에 반응 가스로서 NH3를 동시에 공급하면서 300℃ 온도 조건에서 ALD 방식으로 증착하였다. 퍼지 가스로서는 수소 1000 sccm 및 Ar 500 sccm의 혼합 가스를 사용하였고 TAIMATA의 캐리어 가스로서는 Ar 가스를 100sccm 유량으로 사용하고, 반응 가스로서 NH3는 600sccm의 유량으로 주입하였다. 그러므로, 제3 배선층(48)은 탄탈륨 질화물을 포함한다.
그리고, 제3 배선층(48)을 플라즈마를 사용하여 세정 등과 같은 처리를 더 수행할 수도 있다. 또한 배선층을 형성한 다음, 배선층을 포스트 처리할 수도 있다. 상기 포스트 처리에서는 고주파(RF; radio frequency) 플라즈마를 사용한다. 그리고, 고주파 플라즈마는 리모트 플라즈마 방식 또는 다이렉트 플라즈마 방식으로 형성하는데, 이를 통하여 N2, H2, NH3, SiH4 또는 Si2 H6를 활성화하여 사용하는 것이 더욱 바람직하다. 이들은 단독으로 사용하는 것이 바람직하지만 2 이상을 혼합하여 사용할 수도 있다. 상기 포스트 처리는 배선층 내에 불순물이 잔류하는 것을 방지하기 위하여 수행한다.
여기서, 리모트 플라즈마 방식은 고주파 플라즈마를 반응 챔버 외부에서 생성하여 상기 반응 챔버로 제공하는 방식이고, 다이렉트 플라즈마 방식은 고주파 플라즈마를 반응 챔버 내부에서 생성하는 방식이다.
실시예 2에 의하면, 제1 배선층(42), 플러그(46a) 및 탄탈륨 질화물을 포함하는 제3 배선층(48)을 포함하는 배선 구조를 용이하게 형성할 수 있다.
실시예 3
도 5a 내지 5c는 본 발명의 제3 실시예에 따른 배선 형성 공정을 나타내는 단면도들이다.
도 5a를 참조하면, 실시예 1과 동일한 방법을 통하여 기판(50) 상에 제1 배선층(52), 콘택홀(55)을 갖는 절연층(54a)을 형성한다.
도 5b를 참조하면, 콘택홀(55) 측벽, 저부 및 절연층(54a) 상의 표면상에 연속적으로 장벽 금속층(56)을 형성한다. 장벽 금속층(56)은 전술한 본 발명의 원자층 적층 또는 화학 기상 증착에 의해 형성된다. 구체적으로는, TAIMATA소스에 반응 가스로서 NH3를 동시에 공급하면서 300℃ 온도 조건에서 ALD 방식으로 증착하였다. 퍼지 가스로서는 수소 1000 sccm 및 Ar 500 sccm의 혼합 가스를 사용하였고 TAIMATA의 캐리어 가스로서는 Ar 가스를 100sccm 유량으로 사용하고, 반응 가스로서 NH3는 600sccm의 유량으로 주입하였다. 그러므로 장벽 금속층(56)은 탄탈륨 질화물을 포함한다.
장벽 금속층(56)을 형성하기 이전에 플라즈마를 사용하여 기판(50)을 세정할 수도 있다. 또한 배선층을 형성한 다음, 배선층을 포스트 처리할 수도 있다. 상기 포스트 처리에서는 고주파(RF; radio frequency) 플라즈마를 사용한다. 그리고, 고주파 플라즈마는 리모트 플라즈마 방식 또는 다이렉트 플라즈마 방식으로 형성하는데, 이를 통하여 N2, H2, NH3, SiH4 또는 Si2H6 를 활성화하여 사용하는 것이 더욱 바람직하다. 이들은 단독으로 사용하는 것이 바람직하지만 2 이상을 혼합하여 사용할 수도 있다. 상기 포스트 처리는 배선층 내에 불순물이 잔류하는 것을 방지하기 위하여 수행한다.
여기서, 리모트 플라즈마 방식은 고주파 플라즈마를 반응 챔버 외부에서 생성하여 상기 반응 챔버로 제공하는 방식이고, 다이렉트 플라즈마 방식은 고주파 플라즈마를 반응 챔버 내부에서 생성하는 방식이다.
도 5c를 참조하면, 장벽 금속층(56) 상에 제2 배선층(58)을 형성한다. 제2 배선층(58)의 예로서는 폴리실리콘층, Ti층, Ta층, Al층, Cu층, W층, 희금속을 포함하는 희금속층, 금속 질화물을 포함하는 금속 질화물층을 들 수 있다. 이들은 단독으로 형성하는 것이 바람직하지만, 2 이상을 혼합하여 형성할 수도 있다. 희금속의 예로서는 Ru, Pt, Ir을 들 수 있고, 금속 질화물의 예로서는 티타늄 질화물, 탄탈륨 질화물, 텅스텐 질화물을 들 수 있다. 특히, 제2 배선층(58)은 본 발명의 원자층 적층 또는 화학 기상 증착에 의해 형성할 수도 있다. 또한 배선층을 형성한 다음, 배선층을 포스트 처리할 수도 있다. 상기 포스트 처리에서는 고주파(RF; radio frequency) 플라즈마를 사용한다. 그리고, 고주파 플라즈마는 리모트 플라즈마 방식 또는 다이렉트 플라즈마 방식으로 형성하는데, 이를 통하여 N2, H2, NH3 , SiH4 또는 Si2H6를 활성화하여 사용하는 것이 더욱 바람직하다. 이들은 단독으로 사용하는 것이 바람직하지만 2 이상을 혼합하여 사용할 수도 있다. 상기 포스트 처리는 배선층 내에 불순물이 잔류하는 것을 방지하기 위하여 수행한다.
여기서, 리모트 플라즈마 방식은 고주파 플라즈마를 반응 챔버 외부에서 생성하여 상기 반응 챔버로 제공하는 방식이고, 다이렉트 플라즈마 방식은 고주파 플라즈마를 반응 챔버 내부에서 생성하는 방식이다.
그리고 상기 제2 배선층(58)을 플라즈마를 사용하여 세정 등과 같은 처리를 더 수행할 수도 있다.
실시예 3에 의하면, 제1 배선층(52), 탄탈륨 질화물을 포함하는 장벽 금속층(56) 및 제2 배선층(58)을 포함하는 배선을 용이하게 형성할 수 있다. 특히, 제2 배선층(58)이 규소 및 산화 규소와 쉽게 반응하는 물질인 경우, 탄탈륨 질화물을 포함하는 장벽 금속층(56)을 형성함으로써 상기 반응을 현저하게 억제시킬 수 있다.
상기 실시예들 외에도, 다층 구조를 갖는 배선으로 본 발명의 원자층 적층 또는 화학 기상 증착을 통하여 탄탈륨 질화물을 포함하는 배선층을 적극적으로 채택할 수 있다.
실시예 4
도 6a 내지 6i는 본 발명의 제4 실시예에 따른 배선 형성 공정을 나타내는 단면도들이다. 이는 다마신 방식에 의한 배선 형성 공정을 나타내는 도면이다.
도 6a를 참조하면, 기판 또는 하부 배선층(60) 상에 제1 절연층을 형성하고, 콘택홀(기판의 경우) 또는 비아홀(하부 배선층의 경우)이 형성될 부분을 포토리소그라피 등의 방법에 의해 식각하여 콘택홀 또는 비아홀(63)을 포함하는 제1 절연층 패턴(62)을 형성한다.
도 6b를 참조하면, 콘택홀 또는 비아홀(63) 측벽, 저부 및 제1 절연층 패턴(62) 상의 표면상에 연속적으로 제1 장벽 금속층(64)을 형성한다. 상기 제1 장벽 금속층(64)은 전술한 본 발명의 원자층 적층 또는 화학 기상 증착에 의해 형성된다. 구체적으로는, TAIMATA소스에 반응 가스로서 NH3를 동시에 공급하면서 300℃ 온도 조건에서 ALD 방식으로 증착하였다. 퍼지 가스로서는 수소 1000 sccm 및 Ar 500 sccm의 혼합 가스를 사용하였고 TAIMATA의 캐리어 가스로서는 Ar 가스를 100sccm 유량으로 사용하고, 반응 가스로서 NH3는 600sccm의 유량으로 주입하였다. 그러므로 제1 장벽 금속층(64)은 탄탈륨 질화물을 포함한다. 상기 제1 장벽 금속층(64)을 형성하기 이전에 플라즈마를 사용하여 기판(60)을 세정할 수도 있다.
도 6c를 참조하면, 제1 장벽 금속층(64) 상에 상기 콘택홀 또는 비아홀(63)을 매립하는 제1 도전층(66)을 형성한다. 제1 도전층(66)의 예로서는 폴리실리콘층, Ti층, Ta층, Al층, Cu층, W층, 희금속을 포함하는 희금속층, 금속 질화물을 포함하는 금속 질화물층을 들 수 있다. 이들은 단독으로 형성하는 것이 바람직하지만, 2 이상을 혼합하여 형성할 수도 있다. 희금속의 예로서는 Ru, Pt, Ir을 들 수 있고, 금속 질화물의 예로서는 티타늄 질화물, 탄탈륨 질화물, 텅스텐 질화물을 들 수 있다. 특히, 제1 도전층(66)은 스퍼터링 등에 의해 형성할 수도 있다.
도 6d를 참조하면, 이후 CMP 등의 방법에 의해 제1 절연층 패턴(62)이 노출될 때까지 제1 도전층(66) 및 제1 장벽 금속층(64)을 에치백(또는 평탄화)하여, 상기 콘택홀 또는 비아홀(63)에 제1 장벽층 패턴(64a) 및 콘택 또는 비아(66a)을 형성하도록 한다.
도 6e를 참조하면, 상기 콘택 또는 비아(66a)를 갖는 제1 절연층 패턴(62)상에 배선 형성을 위한 제2 절연층(68)을 형성한다.
도 6f를 참조하면, 상기 제2 절연층(68)을 사진 식각 방법에 의해 상기 콘택 또는 비아(66a)를 노출하는 트렌치(65)를 갖는 제2 절연층 패턴(68a)을 형성한다.
도 6g를 참조하면, 트렌치(65)의 측벽, 저부 및 제2 절연층 패턴(62) 상의 표면상에 연속적으로 제2 장벽 금속층(67)을 형성한다. 상기 제2 장벽 금속층(67)은 상기 제1 장벽 금속층(64)와 동일하게 본 발명의 원자층 적층 또는 화학 기상 증착에 의해 형성된다.
도 6h를 참조하면, 상기 제2 장벽 금속층(67)상에 상기 트렌치(65)를 매립하는 제2 도전층(69)을 형성한다. 상기 제2 도전층(69)은 상기 제1 도전층(66)과 동일한 방법으로 형성한다.
도 6i를 참조하면, 이후 CMP 등의 방법에 의해 제2 절연층 패턴(68a)이 노출될 때까지 제2 도전층(69) 및 제2 장벽 금속층(67)을 에치백(또는 평탄화)하여, 상기 트렌치(65)에 제2 장벽층 패턴(67a) 및 배선 패턴(69a)을 구비하는 반도체 장치의 배선을 완성한다.
본 실시예에 의하면, 탄탈륨 질화물을 포함하는 장벽층 패턴(64a) 및 배선 패턴(66a)을 포함하는 배선 구조를 용이하게 형성할 수 있다. 특히, 콘택 또는 비아(64a) 및 배선 패턴(69a)이 구리 등과 같이 규소 및 산화 규소와 쉽게 반응하는 물질인 경우, 탄탈륨 질화물을 포함하는 제1 및 제2 장벽 금속층(64, 67)을 형성함으로써 상기 반응을 현저하게 억제시킬 수 있다.
실시예 5
도 7a 내지 7f는 본 발명의 제5 실시예에 따른 배선 형성 공정을 나타내는 단면도들이다. 이는 듀얼 다마신 방식에 의한 배선 형성 공정을 나타내는 도면이다.
도 7a를 참조하면, 기판 또는 하부 배선(70) 상에 제1 질화막(71)을 형성한 후, 상기 제1 질화막(71)상에 무기물로 제1 절연층(또는 저유전물질층)(72)을 형성하고, 상기 제1 절연층(72)상에 제2 질화막(73)을 형성한다. 다음에, 상기 제2 질화막(73)상에 제2 절연층(74)를 형성한다. 다음에, 상기 제2 절연층(74)상에 포토레지스트로 형성된 콘택 마스크 패턴(75a)를 형성하도록 한다.
도 7b를 참조하면, 상기 콘택 마스크(75a)를 이용하여 제2 절연층(74), 제2 질화막(73) 및 제1 절연층(72)을 식각하여, 하부의 제1 질화막(71)을 노출하는 예비 비아홀(76)을 갖는 제2 절연층 패턴(74a), 제2 질화막 패턴(73a) 및 제1 절연층 패턴(72a)을 형성한다.
도 7c를 참조하면, 상기 제2 절연층 패턴(74a) 상에 포토레지스트로 형성된 트렌치 마스크(77a)를 형성한다.
도 7d를 참조하면, 상기 트렌치 마스크(77a)를 에칭 마스크로 이용하여 제2 질화막 패턴(73a)이 노출될 때까지 상기 제2 절연층 패턴(74a)를 에칭하여 상기 예비비아홀(76)의 상부를 통과하는 트렌치(78)를 형성한다. 계속하여, 노출된 제1 질화막(71)과 제2 질화막 패턴(73a)를 부분적으로 제거하여 비아홀(76a)과 트렌치(78)를 형성한다.
도 7e를 참조하면, 상기 비아홀(76a) 및 트렌치(78)를 갖는 결과물의 패턴형성된 이중 다마신 패턴상의 표면상에 연속적으로 장벽 금속층(79)을 형성한다. 장벽 금속층(79)은 전술한 본 발명의 원자층 적층 또는 화학 기상 증착에 의해 형성된다. 구체적으로는, TAIMATA소스에 반응 가스로서 NH3를 동시에 공급하면서 300℃ 온도 조건에서 ALD 방식으로 증착하였다. 퍼지 가스로서는 수소 1000 sccm 및 Ar 500 sccm의 혼합 가스를 사용하였고 TAIMATA의 캐리어 가스로서는 Ar 가스를 100sccm 유량으로 사용하고, 반응 가스로서 NH3는 600sccm의 유량으로 주입하였다. 그러므로 장벽 금속층(79)은 탄탈륨 질화물을 포함한다.
이후, 장벽 금속층(79) 상에 배선층(179)을 형성한다. 배선층(179)의 예로서는 폴리실리콘층, Ti층, Ta층, Al층, Cu층, W층, 희금속을 포함하는 희금속층, 금속 질화물을 포함하는 금속 질화물층을 들 수 있다. 이들은 단독으로 형성하는 것이 바람직하지만, 2 이상을 혼합하여 형성할 수도 있다. 희금속의 예로서는 Ru, Pt, Ir을 들 수 있고, 금속 질화물의 예로서는 티타늄 질화물, 탄탈륨 질화물, 텅스텐 질화물을 들 수 있다. 특히, 배선층(179)은 스퍼터링 등에 의해 형성할 수도 있다.
도 7f를 참조하면, 이후 CMP 등의 방법에 의해 제2 절연층 패턴(74a)이 노출될 때까지 배선층(179)을 식각하여 장벽층 패턴(79a) 및 배선(179a)을 형성하도록 한다.
실시예 5에 의하면, 탄탈륨 질화물을 포함하는 장벽층 패턴(79a) 및 배선(179a)을 포함하는 배선 구조를 용이하게 형성할 수 있다. 특히, 배선(179a)이 구리 등과 같이 규소 및 산화 규소와 쉽게 반응하는 물질인 경우, 탄탈륨 질화물을 포함하는 장벽 금속층 패턴(79a)을 형성함으로써 상기 반응을 현저하게 억제시킬 수 있다.
이러한 듀얼 다마신 방식은 배선의 형성시 뿐만 아니라 하부 배선을 노출시키기 위한 비아홀을 형성한 후, 그 내부를 채우기 위한 비아홀 플러그 형성시에도 용이하게 적용될 수 있다.
이하, 상술한 각 실시예에 따라 배선층을 형성하기 위한 장치를 살펴보면 다음과 같다. 도 8은 본 발명의 배선 형성 방법을 수행하기 위한 배선 형성 장치를 나타낸다.
도 8을 참조하면, 상기 장치(80)는 로드락 챔버(81a, 81b)를 포함한다. 로드락 챔버(81a, 81b)는 기판을 장치 내로 로딩시키는 제1 로드락 챔버(81a) 및 기판을 상기 장치로부터 언로딩시키는 제2 로드락 챔버(81b)를 포함한다.
상기 장치(80)는 로드락 챔버(81a, 81b)와 연결되고, 기판을 이송하기 위한 이송 챔버(82)를 포함한다. 구체적으로, 이송 챔버(82) 내에는 로봇암과 같은 이송 부재(82a)가 설치됨으로써 이송 부재(82a)를 사용하여 상기 장치(80) 내에서 기판을 이송시킨다.
상기 장치(80)는 세정 챔버(83), 제1 공정 챔버(84), 제2 공정 챔버(85), 처리 챔버(86), 제3 공정 챔버(87) 및 제4 공정 챔버(88)를 포함한다.
구체적으로, 세정 챔버(83)에서는 플라즈마를 사용한 기판의 세정이 이루어진다. 제1 공정 챔버(84)에서는 스퍼터링에 의한 장벽 금속층의 적층이 이루어진다. 제1 공정 챔버(84)에서 적층되는 장벽 금속층의 예로서는 Ta층, TaN층을 들 수 있다. 제2 공정 챔버(85)에서는 화학 기상 증착 또는 원자층 적층에 의한 장벽 금속층의 적층이 이루어진다. 제2 공정 챔버(85)에서 적층되는 장벽 금속층의 예로서는 TaN층을 들 수 있다. 그리고, 처리 챔버(86)에서는 플라즈마를 사용한 장벽 금속층의 처리가 이루어진다. 제2 공정 챔버(87)에서는 스퍼터링에 의한 금속층의 적층이 이루어진다. 제3 공정 챔버(87)에서 적층되는 금속층의 예로서는 Cu층을 들 수 있다. 제4 공정 챔버(88)에서는 화학 기상 증착 또는 원자층 적층에 의한 금속층의 적층이 이루어진다. 제4 공정 챔버(88)에서 적층되는 금속층의 예로서는 Cu층을 들 수 있다.
상기 장치(80)는 클러스터(cluster) 구조를 갖는다. 따라서, 로드락 챔버(81a, 81b), 세정 챔버(83), 제1 공정 챔버(84), 제2 공정 챔버(85), 처리 챔버(86), 제3 공정 챔버(87) 및 제4 공정 챔버(88)가 이송 챔버(82)를 둘러싼다. 따라서, 이송 챔버(82)가 장치(80) 내에서 발생되는 기판의 모든 이송을 담당하게 된다.
그리고, 상기 장치(80)는 장치(80) 내에서 이루어지는 기판의 이송을 제어하는 제어부(110)를 포함한다. 따라서, 제어부(110)는 설정된 공정에 따라 기판의 이송을 제어한다. 구체적으로, 설정된 공정이 실시예 3일 경우, 제어부(110)는 세정 챔버(83), 제2 공정 챔버(85), 처리 챔버(86) 및 제4 공정 챔버(88)로만 기판이 이송되도록 제어한다.
이와 같이, 상기 장치(80)를 사용할 경우, 원하는 금속층을 인시튜로 형성할 수 있다. 특히, 스퍼터링과 원자층 적층이 인시튜로 수행되는 금속층 형성 공정에 적극적으로 활용할 수 있다.
이와 같이, 상기 장치(80)를 사용할 경우, 원하는 금속층을 인시튜로 형성할 수 있다. 특히, 스퍼터링과 원자층 적층이 인시튜로 수행되는 금속층 형성 공정에 적극적으로 활용할 수 있다. 이러한 방법을 적용하기 위한 구체적인 예를 들면, 먼저, 플라즈마를 사용하여 기판을 세정하도록 한다. 형성된 기판상에 터셔리아밀이미도-트리스-디메틸아미도탄탈륨 (Ta(NC(CH3)2C2H5)(N(CH3)2)3)을 전구체로 사용하여 화학 기상 증착 방식 및 원자층 적층 방식중 어느 하나의 방식으로 TaN을 포함하는 제1 금속층을 형성하도록 한다. 플라즈마를 사용하여 상기 제1 금속층을 처리하도록 한다. 얻어진 제1 금속층상에 스퍼터링 방식, 화학 기상 증착 방식 및 원자층 적층 방식중 어느 하나의 방식, 바람직하게는 스퍼터링 방식을 사용하여 Cu층을 적층하도록 한다.
실시예 6
본 발명의 제6 실시예로서, 본 발명에 따른 반도체 장치의 배선 구조는 화학적 내성이 좋고, 하드 마스크 역할을 할 수 있으며, 금속 층간 절연막과 식각 선택비가 좋은 특성을 갖는 탄탈륨 질화막(TaN)을 포함한다.
좀 더 구체적으로, 본 실시예에 따른 반도체 배선 구조는 반도체 기판 상에 차례로 적층된 확산 방지막 패턴, 도전막 패턴, 및 TaN 막 패턴을 포함한다. 반도체 배선 구조는 반도체 기판과 확산 방지막 패턴 사이에 개재된 층간 절연막을 더 구비할 수 있다. 상기 반도체 배선 구조는 도전막 패턴과 TaN막 패턴 사이에 개재된 접착막 패턴을 더 구비할 수도 있다. 여기서, 상기 도전막 패턴은 알루미늄 또는 텅스텐으로 이루어지며, 상기 접착막 패턴은 티타늄 또는 탄탈륨으로 이루어진다. 상기 반도체 배선 구조는 패턴들을 덮는 금속 층간 절연막을 더 포함할 수 있으며, 상기 금속 층간 절연막을 관통하며 상기 TaN막 패턴의 상부를 노출시키는 비아홀을 더 포함할 수 있다.
본 실시예에 따른 반도체 배선 구조를 형성하는 방법은 다음과 같다. 먼저, 반도체 기판 상에 확산 방지막, 도전막, TaN막을 차례로 형성한다. 상기 TaN 막, 도전막, 확산 방지막을 연속적으로 패터닝하여 차례로 적층된 확산 방지막 패턴, 도전막 패턴 및 TaN막 패턴으로 이루어진 배선을 형성한다. 확산 방지막을 형성하기 전에 반도체 기판 상에 층간 절연막을 형성할 수 있다. 상기 TaN 막을 형성하기 전에 도전막 상에 접착막을 형성할 수도 있다.
배선을 덮는 금속 층간 절연막을 형성하고 패터닝하여, 금속 층간 절연막을 관통하며 상기 TaN 막 패턴의 상부를 노출시키는 비아홀을 형성한다. 상기 TaN막, 접착막, 도전막, 확산 방지막을 패터닝하는 단계는, 상기 TaN막을 먼저 패터닝하여 TaN막 패턴을 형성하고 TaN막 패턴을 식각 마스크로 하여 상기 접착막, 도전막, 확산 방지막을 연속적으로 패터닝하여 진행할 수 있다.
상기 구조와 방법에 있어서, TaN막은 화학적으로 내성이 강하여 링 결함(ring defect)이 발생하지 않는다. 또한 TaN막은 도전막으로 사용되는 알루미늄과 식각 선택비가 높아 하드마스크로 사용할 수 있다. 또한, 금속 층간 절연막을 관통하며 TaN막 패턴의 상부를 노출시키는 비아홀을 형성할 때, 금속 층간 절연막과 TaN막의 식각 선택비가 높아서 비아홀 형성시 반사방지막만을 노출시키는 구조를 형성하기가 종래에 비해 수월하다. 따라서, TaN 막으로 이루어진 반사방지막은 종래의 TiN으로 이루어진 반사방지막에 비해 두께를 얇게 형성할 수 있으며, 그에 따라 배선의 높이가 낮게 형성되며, 배선들 사이를 층간절연막으로 채우기가 쉽다.
도 9는 본 발명의 제6 실시예에 따른 반도체 배선 구조의 단면도를 나타낸다.
도 9를 참조하면, 반도체 기판(90)상에 층간절연막(91)이 위치하고 그 위에 차례로 적층된 확산 방지막 패턴(93), 도전막 패턴(95), 접착막 패턴(97) 및 반사 방지막 패턴(99)으로 이루어진 배선이 위치하며, 상기 배선을 덮는 금속 층간 절연막(101)이 있다. 금속 층간 절연막(101)을 관통하며 반사 방지막 패턴(99)의 상부를 노출시키는 비아홀(92)이 위치한다. 반사 방지막 패턴(99)은 TaN으로 이루어진다.
도 10a 내지 10c는 도 9에 나타난 반도체 배선 구조의 형성 방법을 나타내는 공정 단면도들이다.
도 10a를 참조하면, 반도체 기판(90) 상에 층간절연막(91)을 적층한 후, 그 위에 확산방지막(92), 도전막(94), 접착막(96), 반사 방지막(98)을 차례대로 적층한다. 여기서, 확산 방지막(92)은 주로 Ti 또는 TiN의 단일막 또는 Ti/TiN의 이중막으로 형성한다. 상기 도전막(94)은 Al 또는 W으로 형성할 수 있다. 상기 접착막(96)은 Ti 또는 Ta로 형성할 수 있다.
도전막(94)이 Al 이고 접착막(96)이 Ti인 경우에 접착막(96)과 하부막인 도전막(94)과의 계면에서 TiAl3 화합물이 형성된다. 상기 TiAl3 는 도전막(94)의 이동(migration)을 감소시켜 도전막(94) 표면에서 그레인의 형성을 완화시킨다. 반사방지막(98)은 TaN으로 형성하며 50-500Å 이상의 두께로 종래의 반사 방지막 패턴(도 1의 19)보다 얇게 형성한다. 상기 반사방지막(98)은 PVD, CVD, PECVD, ALD, RAALD 등의 방법으로 형성하며, 이때 소스 가스로는 TAIMATA 가 사용된다. TaN을 형성하기 위한 반응가스로는 NH3, N2, H2, SiH4, Si2H 6등이 가능하다. 구체적으로는, TAIMATA소스에 반응 가스로서 NH3를 동시에 공급하면서 300℃ 온도 조건에서 ALD 방식으로 증착하였다. 퍼지 가스로서는 수소 1000 sccm 및 Ar 500 sccm의 혼합 가스를 사용하였고 TAIMATA의 캐리어 가스로서는 Ar 가스를 100sccm 유량으로 사용하고, 반응 가스로서 NH3는 600sccm의 유량으로 주입하였다.
도 10b 및 10c를 참조하면, 반사방지막(98), 접착막(96), 도전막(94), 확산방지막(92)을 차례대로 패터닝하여 차례로 적층된 확산 방지막 패턴(93), 도전막 패턴(95), 접착막 패턴(96), 반사방지막 패턴(99)으로 이루어진 배선 구조를 형성한다. 이 때, 상기 패터닝 공정에서, 포토레지스트 패턴을 식각 마스크로 하여 하부막들(98, 96, 94, 92)을 연속해서 패터닝할 수도 있고, 다른 방법으로는 포토레지스트 패턴으로 우선 상기 반사 방지막(98) 만을 패터닝하여 반사 방지막 패턴(99)을 형성한 후 반사 방지막 패턴(99)을 식각 마스크로 하여 하부막들(96, 94, 92)을 연속적으로 패터닝할 수도 있다. 여기서, TaN으로 이루어진 반사 방지막(99)의 도전막(95)에 대한 식각 선택비가 종래의 TiN 보다 약 7배 정도 더 높기에 상기와 같이 하드 마스크로 사용될 수 있다. 또한 TaN은 화학적 내성이 강하므로 링 결함을 유발하지 않는다.
이후, 형성된 배선 구조를 덮는 금속 층간 절연막(101)을 적층한다. 이 때, TaN의 높은 식각 선택비 때문에 반사방지막 패턴(99)이 종래의 TiN 보다 얇은 두께로 형성이 가능하므로 전체 배선의 높이가 낮아져 배선들 사이를 금속 층간 절연막(101)으로 채우기가 용이하다. 상기 금속 층간 절연막(101)은 주로 산화막으로 형성한다. 금속 층간 절연막을 패터닝하여 반사 방지막 패턴(99)의 상부를 노출시키는 비아홀(도9의 102)을 형성한다. 이 때 산화막으로 이루어진 상기 금속 층간 절연막(101)에 비해 TaN으로 이루어진 반사 방지막 패턴(99)의 식각률이 낮아 도 9와 같이 비아홀 형성시, 반사방지막만을 노출시키는 구조를 쉽게 형성할 수 있다.
이상과 같은 본 발명을 적용하여 형성되는 각종 배선에 대하여 다양한 실험을 한 결과를 도 11 내지 15에 나타내었다.
도 11 내지 15는 본 발명의 방법을 적용하여 형성된 배선의 여러 가지 전기적 특성을 종래의 방법을 적용하여 형성된 배선과 비교하여 나타낸 그래프들이다.
도 11은 켈빈 구조(Kelvin structure)(하부 메탈과 상부 메탈라인간에 하나의 비아를 갖는 구조)를 갖는 반도체 장치에서의 비아 저항을 나타내는 그래프이다. 켈빈 구조를 갖는 반도체 장치의 형성에서 종래의 PVD 방법에 의해 TaN을 300Å의 두께로 증착하여 장벽층(barrier layer)을 형성하였고, 본 발명의 원자층 증착 방법에 의해 TaN을 5Å, 10Å, 15Å의 두께로 형성하였다. 형성되는 비아의 크기는 0.13미크론이었다. 도 11에 나타난 결과로부터 본 발명의 방법을 적용하여 형성된 TaN 막은 얇은 막으로 형성이 가능하며, 종래의 방식에 의해 형성된 TaN 막보다 낮은 비아 저항을 갖는다는 것을 확인할 수 있다. 또한 본 발명의 방법을 동일하게 적용하는 경우에도, 막의 두께가 얇을수록 낮은 비아 저항을 가진다는 것을 확인할 수 있다.
도 12는 싱글 다마신 콤(single damascene comb) 구조 (트렌치에 메탈라인이 형성되어 있는 구조)에서, 3.6m 길이와 0.14/0.14㎛ 라인/스페이스를 갖는 배선에 대한 누설 전류 특성을 나타내는 그래프이다. 가로축은 누설 전류량을 나타내고, 세로축은 누적 확률(cummulative probability)를 나타낸다. 그래프 a는 PVD 방식을 적용하여 TaN 막을 300Å 두께로 형성한 배선에 대한 결과이고, 그래프 b는 본 발명의 방법을 적용하여 ALD-TaN 막을 10Å 두께로 형성한 배선에 대한 결과이다. 도면으로부터 본 발명의 방법을 적용하여 형성된 배선이 더 우수한 누설 전류 특성을 나타냄을 확인할 수 있다.
도 13은 ALD-TaN 장벽층상에 알루미늄 배선을 형성하여 얻어지는 배선 구조에서, TaN 장벽층으로서 TBTDET 전구체 및 TAIMATA 전구체를 적용한 경우 두께(가로축)에 따른 각 비아에 대한 비아 저항 특성(세로축)을 비교하여 나타낸 그래프이다. 적용된 비아홀 플러그의 CD는 0.26㎛ 이었고, 어스펙트비는 3.1:1 이었다. 그래프 a는 TBTDET 전구체를 적용한 경우에 대한 결과이고, 그래프 b는 TAIMATA 전구체를 적용한 경우에 대한 결과이다. 도면으로부터, 두 전구체 모두의 경우에서 두께가 증가할수록 비아 저항도 증가하고, TBTDET 전구체 보다 TAIMATA 전구체를 적용하여 형성된 TaN 막을 포함하는 배선 구조가 더 낮은 비아 저항을 갖는다는 것을 알 수 있다.
도 14는 실시예 4에서 기재한 바와 동일한 방법으로 싱글 다마신 방식을 적용하여 TaN 장벽층상에 구리 배선을 형성하여 얻어지는 배선 구조에서 비아 크기(가로축)에 따라서 각 비아에 대한 비아 저항(세로축)을 비교하여 나타낸 그래프이다. 그래프 a는 종래의 PVD 방식을 사용하여 TaN을 450Å 두께로 형성하고 인-시튜로 구리를 증착하여 얻어지는 배선 구조에 대한 결과이고, 그래프 b는 본 발명의 ALD 방식을 사용하여 TaN을 10Å 두께로 형성하고 인-시튜로 구리를 증착하여 얻어지는 배선 구조에 대한 결과이다. 그래프로부터, 두께에 따라 비아 CD가 약 200nm 이하에서는 본 발명의 방식에 따라 형성된 배선 구조의 비아 저항이 더 낮고, 약 200nm 이상에서는 종래의 방식에 따라 형성된 배선 구조의 비아 저항이 더 낮음을 알 수 있다. 그러나, 본 발명의 방식에 따라 적용된 TaN 막의 두께가 훨씬 얇다는 점을 감안할 때, 본 발명의 방식이 공정 적용면에서 유리함을 알 수 있다.
도 15는 실시예 5에서 설명한 바와 유사한 듀얼 다마신 방식을 적용하여 TaN 장벽층상에 구리 배선을 형성하여 얻어지는 배선 구조에서 비아 크기(가로축)에 따라서 측정한 각 비아에 대한 비아 저항(세로축)을 비교하여 나타낸 그래프이다. 그래프 a는 종래의 PVD 방식을 사용하여 TaN 100Å/Ta 250Å 두께로 형성하고 인-시튜로 구리를 증착하여 얻어지는 배선 구조에 대한 결과이고, 그래프 b는 본 발명의 ALD 방식을 사용하여 TaN을 20Å 두께로 형성하고 인-시튜로 구리를 증착하여 얻어지는 배선 구조에 대한 결과이다. 그래프로부터 본 발명의 방식을 적용하여 형성된 배선 구조가 더 얇은 두께로 형성되고 더 낮은 비아 저항을 가짐을 확인할 수 있다.
이상과 같이 본 발명에서는 새로운 탄탈륨 전구체를 새로운 방식으로 도입하여 증착 공정을 수행함으로써 증가된 증착 속도로 스텝 커버리지와 갭필 능력이 향상된 배선의 형성이 가능하게 된다.
특히, 반사방지막으로서 본 발명의 방법에 준하여 TaN 막을 사용하면 링 결함과 같은 공정 불량을 방지할 수 있고, 추가적인 산화막 패턴 형성 공정이 필요없기 때문에 공정이 단순화되고 형성되는 반도체 장치의 품질이 향상된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래 기술에 따른 반도체 배선 구조의 단면도이다.
도 2a 내지 2c는 탄탈륨 질화물을 포함하는 배선층의 형성 방법에 대한 일반적인 공정을 나타내는 단면도들이다.
도 3a 내지 3f는 본 발명의 일 실시예에 따른 배선 형성 공정을 나타내는 공정 단면도들이다.
도 4a 및 4b는 본 발명의 제2 실시예에 따른 배선 형성 공정을 나타내는 단면도들이다.
도 5a 내지 5c는 본 발명의 제3 실시예에 따른 배선 형성 공정을 나타내는 단면도들이다.
도 6a 내지 도 6i는 본 발명의 제4 실시예에 따른 배선 형성 공정을 나타내는 단면도들이다.
도 7a 내지 도 7f는 본 발명의 제5 실시예에 따른 배선 형성 공정을 나타내는 단면도들이다.
도 8은 본 발명의 방법에 따른 배선 형성 공정을 수행하기 위한 배선 형성 장치에 대한 개략적인 단면도이다.
도 9는 본 발명의 제6 실시예에 따른 반도체 배선 구조의 단면도이다.
도 10a 내지 도 10c는 도 9에 나타난 반도체 배선 구조의 형성 공정을 나타내는 공정 단면도들이다.
도 11 내지 15는 본 발명의 방법을 적용하여 형성된 배선의 여러 가지 전기적 특성을 종래의 방법을 적용하여 형성된 배선과 비교하여 나타낸 그래프들이다.

Claims (63)

  1. a) 기판상에 상기 기판의 일부분을 노출하는 콘택홀을 갖는 층간 절연층을 형성하는 단계;
    b) 상기 콘택홀 표면 상에 Ti층, Ta층 및 희금속을 포함하는 희금속층중 어느 하나의 층을 형성하는 단계;
    c) 상기 콘택홀 내부에 반응 물질로서 터셔리아밀이미도-트리스-디메틸아미도탄탈륨 (Ta(NC(CH3)2C2H5)(N(CH3)2)3)를 도입하는 단계;
    d) 상기 반응 물질의 일부를 상기 기판 상에 화학적으로 흡착시키는 단계;
    e) 상기 반응 물질 중에서 화학적으로 흡착하지 않는 반응 물질을 상기 기판으로부터 제거시키는 단계;
    f) 상기 기판상에 반응 가스를 도입하여 상기 화학적으로 흡착된 반응 물질에 포함되는 리간드 결합을 갖는 원소들을 상기 반응 물질로부터 제거시켜 TaN을 함유하는 고체 물질을 형성하는 단계; 및
    g) 상기 c)-f) 단계를 적어도 한번 반복하여 상기 희금속층이 형성되어 있는 콘택홀 측벽, 저면 및 층간 절연층 상에 연속적으로 장벽 금속층을 형성하는 단계를 포함하는 반도체 장치의 배선 형성 방법.
  2. 제1항에 있어서, 상기 원자층 적층은 열적 원자층 적층(thermal ALD) 또는 리모트 플라즈마(remote plasma)를 이용하는 라디칼 보조 원자층 적층(radical assisted ALD)인 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  3. 삭제
  4. 제1항에 있어서, 상기 화학적으로 흡착되지 않은 반응 물질은 Ar, He 및 N2를 포함하는 불활성 가스를 사용하여 제거하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  5. 제1항에 있어서, 상기 반응 가스는 H2, NH3, SiH4 및 Si2H6 로 이루어진 군에서 선택된 적어도 하나인 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  6. 제1항에 있어서, 상기 반응 가스는 리모트 플라즈마 방식에 의해 활성화시킨 H2, NH3, SiH4 및 Si2H6로 이루어진 군에서 선택된 적어도 하나인 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  7. 제1항에 있어서, 상기 c)-f) 단계는 100∼350℃ 온도 범위에서 수행되는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 제1항에 있어서, 상기 장벽 금속층상에는 폴리 실리콘층, Ti층, Ta층, Al층, Cu층, W층, 희금속을 포함하는 희금속층 및 금속 질화물을 포함하는 금속 질화물층으로 이루어진 군에서 선택된 적어도 하나의 층이 더 형성되는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  17. a)하부 배선이 형성된 기판상에 상기 하부 배선을 노출하는 비아홀을 포함하는 층간 절연층을 형성하는 단계;
    b) 상기 비아홀 내부에 반응 물질로서 터셔리 아밀이미도-트리스-디메틸 아미도 탄탈륨 (Ta(NC(CH3)2C2H5)(N(CH3)2)3)을 도입하는 단계;
    c) 상기 반응 물질의 일부를 상기 기판 상에 화학적으로 흡착시키는 단계;
    d) 상기 반응 물질 중에서 화학적으로 흡착하지 않는 반응 물질을 상기 기판으로부터 제거시키는 단계;
    e) 상기 기판상에 반응 가스를 도입하여 상기 화학적으로 흡착된 반응 물질에 포함되는 리간드 결합을 갖는 원소들을 상기 반응 물질로부터 제거시켜 TaN을 함유하는 고체 물질을 형성하는 단계;
    f) 상기 b)-e) 단계를 적어도 한번 반복하여 상기 희금속층이 형성되어 있는 콘택홀 측벽, 저면 및 층간 절연층 상에 연속적으로 장벽층을 형성하는 단계;
    g)상기 장벽층 상에 상기 비아홀을 매립하는 금속층을 형성하는 단계; 및
    h)상기 금속층을 CMP 방법에 의해 상기 층간 절연층이 노출될 때까지 평탄화하여 상기 비아홀을 매립하는 비아를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  18. 제17항에 있어서,
    상기 층간 절연층상에 제2 층간 절연층을 형성하는 단계;
    상기 제2 층간 절연층에 상기 비아를 노출하는 트렌치를 형성하는 단계;
    상기 트렌치의 저면 및 내측면에 상기 고체 물질로 이루어진 제2 장벽 금속층을 형성하는 단계;
    상기 제2 장벽층상에 상기 트렌치를 매립하는 제2 금속층을 형성하는 단계; 및
    상기 제2 금속층을 CMP방법으로 상기 제2 층간 절연층이 노출될 때까지 평탄화하여 상기 트렌치를 매립하는 배선을 형성하는 단계를 더 수행하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  19. a) 하부 배선이 형성된 기판상에 층간 절연층을 형성하는 단계;
    b) 상기 층간 절연층에 상기 기판 또는 하부 배선을 노출하는 예비 비아홀을 형성하는 단계;
    c) 상기 층간 절연층을 부분적으로 식각하여 예비 비아홀의 상부를 통과하는 트렌치와 비아홀을 형성하는 단계;
    d) 상기 트렌치와 비아홀을 갖는 층간 절연층 상에 반응 물질로서 터셔리 아밀이미도-트리스-디메틸 아미도 탄탈륨(Ta(NC(CH3)2C2H5)(N(CH3)2)3)을 도입하는 단계;
    e) 상기 반응 물질의 일부를 상기 기판 상에 화학적으로 흡착시키는 단계;
    f) 상기 반응 물질 중에서 화학적으로 흡착하지 않는 반응 물질을 상기 기판으로부터 제거시키는 단계;
    g) 상기 기판상에 반응 가스를 도입하여 상기 화학적으로 흡착된 반응 물질에 포함되는 리간드 결합을 갖는 원소들을 상기 반응 물질로부터 제거시켜 TaN을 함유하는 고체 물질을 형성하는 단계; 및
    h) 상기 d)-g) 단계를 적어도 한번 반복하여 상기 트렌치와 비아홀의 저면 과 내측면 및 층간 절연층 상부면에 연속적으로 확산 방지막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  20. 제19항에 있어서,
    상기 트렌치 및 비아홀을 매립하는 금속층을 형성하는 단계; 및
    상기 금속층을 CMP방법으로 상기 층간 절연층이 노출될 때까지 평탄화하여 상기 트렌치 및 비아홀을 매립하는 비아 및 배선을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  21. 제1항에 있어서, 상기 장벽 금속층을 형성한 후 리모트 플라즈마 방식 및 다이렉트 플라즈마 방식 중 어느 하나의 방식으로 활성화 시킨 H2, NH3, N2, SiH4, Si2H6 및 이들의 혼합물로 구성되는 군으로부터 선택된 적어도 하나를 사용하여 형성된 배선을 포스트 처리하는 단계를 더 수행하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  22. 삭제
  23. 제1항에 있어서, 상기 고체 물질을 증착한 이후에 리모트 플라즈마 방식 또는 다이렉트 플라즈마 방식으로 활성화시킨 H2, NH3, N2, SiH4, Si2H6 및 이들의 혼합물로 구성되는 그룹으로부터 선택되는 어느 하나를 사용하여 상기 박막을 포스트 처리하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  24. a) 기판상에 절연층을 형성하는 단계; 및
    b) 상기 절연층상에 반응 물질로서 화학식 Ta(NR1)(NR2R3)3(여기서 R1, R2 및 R3는 H 또는 C1-C6 알킬기로서 서로 동일하거나 상이하다)로 표시되는 탄탈륨 아민 유도체 및 H2, NH3, SiH4 및 Si2H6로 이루어진 군에서 선택된 적어도 하나의 반응 가스를 혼합하여 도입하여 증착함으로써 상기 절연층상에 TaN을 포함하는 배선을 형성하는 단계를 포함하는 반도체 장치의 배선 형성 방법.
  25. 제24항에 있어서, 상기 탄탈륨 아민 유도체가 터셔리아밀이미도-트리스-디메틸아미도탄탈륨 (Ta(NC(CH3)2C2H5)(N(CH3)2 )3)인 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  26. 제24항에 있어서, 상기 증착이 화학 기상 증착(CVD; chemical vapor deposition) 방식인 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  27. 제24항에 있어서, 상기 증착이 열적 화학 기상 증착(thermal CVD) 또는 플라즈마 증대 화학 기상 증착(PECVD; plasma enhaced CVD) 방식인 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  28. 제24항에 있어서, 상기 방법은 100∼450℃ 온도 범위에서 수행되는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  29. 제24항에 있어서, 상기 반응 물질과 함께 Ar, He 및 N2로 이루어진 군에서 선택된 적어도 하나의 불활성 가스를 혼합하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  30. 제24항에 있어서, 상기 TaN를 증착한 이후에 리모트 플라즈마 방식 또는 다이렉트 플라즈마 방식으로 활성화시킨 H2, NH3, N2, SiH4, Si 2H6 및 이들의 혼합물로 구성되는 그룹으로부터 선택되는 어느 하나를 사용하여 상기 박막을 포스트 처리하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  31. 플라즈마를 사용하여 기판을 세정하는 단계;
    반응 물질로서 화학식 Ta(NR1)(NR2R3)3(여기서 R1, R2 및 R3는 H 또는 C1-C6 알킬기로서 서로 동일하거나 상이하다)로 표시되는 탄탈륨 아민 유도체 및 H2, NH3, SiH4 및 Si2H6로 이루어진 군에서 선택된 적어도 하나의 반응 가스를 혼합하여 도입하여 증착함으로써, 상기 기판 상에 제1금속층으로서 화학기상증착에 의한 TaN층 또는 원자층 적층에 의한 TaN층을 적층하는 단계;
    플라즈마를 사용하여 상기 제1금속층을 처리하는 단계; 및
    상기 제1금속층 상에 제2금속층으로서 스퍼터링에 의한 Cu층, 화학기상증착에 의한 Cu층 또는 원자층 적층에 의한 Cu층을 적층하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 금속층 형성 방법.
  32. 기판을 로딩 및 언로딩시키기 위한 로드락 챔버;
    상기 로드락 챔버와 연결되고, 상기 기판을 이송하기 위한 이송 챔버;
    상기 이송 챔버로부터 상기 기판을 제공받고, 플라즈마를 사용하여 상기 기판을 세정하기 위한 세정 챔버;
    상기 이송 챔버로부터 상기 기판을 제공받고, 스퍼터링에 의해 기판 상에 장벽 금속층을 적층하기 위한 제1공정 챔버;
    상기 이송 챔버로부터 상기 기판을 제공받고, 반응 물질로서 화학식 Ta(NR1)(NR2R3)3(여기서 R1, R2 및 R 3는 H 또는 C1-C6 알킬기로서 서로 동일하거나 상이하다)로 표시되는 탄탈륨 아민 유도체 및 H2, NH3, SiH4 및 Si2 H6로 이루어진 군에서 선택된 적어도 하나의 반응 가스를 혼합하여 도입하여, 화학기상증착 또는 원자층 적층에 의해 상기 기판 상에 장벽 금속층을 적층하기 위한 제2공정 챔버;
    상기 이송 챔버로부터 상기 기판을 제공받고, 플라즈마를 사용하여 상기 장벽 금속층을 처리하기 위한 처리 챔버;
    상기 이송 챔버로부터 상기 기판을 제공받고, 스퍼터링에 의해 장벽 금속층 상에 Cu층을 적층하기 위한 제3공정 챔버;
    상기 이송 챔버로부터 상기 기판을 제공받고, 화학기상증착 또는 원자층 적층에 의해 상기 장벽 금속층 상에 Cu층을 적층하기 위한 제4공정 챔버; 및
    상기 기판의 이송을 제어하여 설정된 공정에 따라 선택되는 상기 챔버들로 상기 기판을 이송시키기 위한 제어부를 포함하는 것을 특징으로 하는 반도체 장치의 금속층 형성 장치.
  33. a) 기판상에 도전층을 형성하는 단계;
    b) 상기 도전층상에 반응 물질로서 화학식 Ta(NR1)(NR2R3)3(여기서 R1, R2 및 R3는 H 또는 C1-C6 알킬기로서 서로 동일하거나 상이하다)로 표시되는 탄탈륨 아민 유도체를 도입하는 단계;
    c) 상기 반응 물질의 일부를 상기 기판 상에 화학적으로 흡착시키는 단계;
    d) 상기 반응 물질 중에서 화학적으로 흡착하지 않는 반응 물질을 상기 기판으로부터 제거시키는 단계;
    e) 상기 기판상에 반응 가스를 도입하여 상기 화학적으로 흡착된 반응 물질에 포함되는 리간드 결합을 갖는 원소들을 상기 반응 물질로부터 제거시켜 TaN을 함유하는 고체 물질을 형성하는 단계; 및
    f) 상기 b)-e) 단계를 적어도 한번 반복하여 상기 고체 물질을 배선으로 형성하는 단계를 포함하는 원자층 적층(ALD; atomic layer deposition)을 이용한 반도체 장치의 배선 형성 방법.
  34. 제33항에 있어서, 상기 원자층 적층은 열적 원자층 적층(thermal ALD) 또는 리모트 플라즈마(remote plasma)를 이용하는 라디칼 보조 원자층 적층(radical assisted ALD)인 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  35. 제33항에 있어서, 상기 탄탈륨 아민 유도체가 터셔리아밀이미도-트리스-디메틸아미도탄탈륨 (Ta(NC(CH3)2C2H5)(N(CH3)2 )3)인 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  36. 제33항에 있어서, 상기 화학적으로 흡착되지 않은 반응 물질은 Ar, He 및 N2를 포함하는 불활성 가스를 사용하여 제거하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  37. 제33항에 있어서, 상기 반응 가스는 H2, NH3, SiH4 및 Si2H 6로 이루어진 군에서 선택된 적어도 하나인 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  38. 제33항에 있어서, 상기 반응 가스는 리모트 플라즈마 방식에 의해 활성화시킨 H2, NH3, SiH4 및 Si2H6로 이루어진 군에서 선택된 적어도 하나인 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  39. 제33항에 있어서, 상기 b)-e) 단계는 100∼450℃ 온도 범위에서 수행되는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  40. 제33항에 있어서, 상기 도전층상에는 접착막이 더 형성되는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  41. 제40항에 있어서, 상기 접착막은 Ti 및 Ta 중 어느 하나의 성분을 포함하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  42. 제33항에 있어서, 상기 도전층은 알루미늄(Al) 및 텅스텐(W) 중 어느 하나로 형성되는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  43. 제33항에 있어서, 상기 배선은 반사방지막인 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  44. 제33항에 있어서, 상기 배선상에 절연층을 형성하는 단계; 및
    상기 절연층을 식각하여 상기 배선을 노출시키기 위한 비아홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  45. 제33항에 있어서, 상기 배선을 식각하는 단계; 및
    상기 배선을 마스크로 사용하여 하부의 도전층을 식각하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  46. a) 기판상에 도전층을 형성하는 단계; 및
    b) 상기 도전층상에 반응 물질로서 화학식 Ta(NR1)(NR2R3)3(여기서 R1, R2 및 R3는 H 또는 C1-C6 알킬기로서 서로 동일하거나 상이하다)로 표시되는 탄탈륨 아민 유도체 및 H2, NH3, SiH4 및 Si2H6로 이루어진 군에서 선택된 적어도 하나의 반응 가스를 혼합하여 도입하여 증착함으로써 상기 도전층상에 TaN을 포함하는 배선을 형성하는 단계를 포함하는 반도체 장치의 배선 형성 방법.
  47. 제46항에 있어서, 상기 탄탈륨 아민 유도체가 터셔리아밀이미도-트리스-디메틸아미도탄탈륨 (Ta(NC(CH3)2C2H5)(N(CH3)2 )3)인 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  48. 제46항에 있어서, 상기 증착이 화학 기상 증착(CVD; chemical vapor deposition) 방식인 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  49. 제46항에 있어서, 상기 증착이 열적 화학 기상 증착(thermal CVD) 또는 플라즈마 증대 화학 기상 증착(PECVD; plasma enhaced CVD) 방식인 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  50. 제46항에 있어서, 상기 방법은 100∼450℃ 온도 범위에서 수행되는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  51. 제46항에 있어서, 상기 반응 물질과 함께 Ar, He 및 N2로 이루어진 군에서 선택된 적어도 하나의 불활성 가스를 혼합하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  52. 제46항에 있어서, 상기 도전층상에는 접착막이 더 형성되는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  53. 제52항에 있어서, 상기 접착막은 Ti 및 Ta 중 어느 하나의 성분을 포함하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  54. 제46항에 있어서, 상기 도전층은 알루미늄(Al) 및 텅스텐(W) 중 어느 하나로 형성되는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  55. 제46항에 있어서, 상기 배선은 반사방지막인 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  56. 제46항에 있어서, 상기 배선상에 절연층을 형성하는 단계; 및
    상기 절연층을 식각하여 상기 배선을 노출시키기 위한 비아홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  57. 제46항에 있어서, 상기 배선을 식각하는 단계; 및
    상기 배선을 마스크로 사용하여 하부의 도전층을 식각하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  58. 반도체 기판상에 하부 기판과 접속하는 콘택홀 또는 하부 배선층과 접속하는 비아홀, 상기 콘택홀 또는 비아홀의 상부를 통과하는 배선을 형성하기 위한 트렌치를 갖는 절연막을 형성하는 단계;
    상기 콘택홀 또는 비아홀 및 트렌치의 내면 및 저면에 화학식 Ta(NR1)(NR2R3)3(여기서 R1, R2 및 R 3는 H 또는 C1-C6 알킬기로서 서로 동일하거나 상이하다)로 표시되는 탄탈륨 아민 유도체 및 H2, NH3, SiH4 및 Si2 H6로 이루어진 군에서 선택된 적어도 하나의 반응 가스를 혼합하여 도입하여 TaN을 증착함으로써 장벽층을 형성하는 단계; 및
    상기 콘택홀 또는 비아홀 및 트렌치를 매립하도록 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  59. 제58항에 있어서, 상기 금속층을 상기 절연층이 노출될 때까지 CMP법에 의해 평탄화하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  60. 반도체 기판상에 하부 기판과 접속하는 콘택홀 또는 하부 배선층과 접속하는 비아홀을 갖는 제1 절연층을 형성하는 단계;
    상기 콘택홀 또는 비아홀의 내면 및 저면에 화학식 Ta(NR1)(NR2R3)3 (여기서 R1, R2 및 R3는 H 또는 C1-C6 알킬기로서 서로 동일하거나 상이하다)로 표시되는 탄탈륨 아민 유도체 및 H2, NH3, SiH4 및 Si2H6로 이루어진 군에서 선택된 적어도 하나의 반응 가스를 혼합하여 도입하여 TaN을 증착함으로써 제1 장벽층을 형성하는 단계; 및
    상기 콘택홀 또는 비아홀을 매립하도록 제1 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  61. 제60항에 있어서, 상기 제1 금속층을 상기 제1 절연층이 노출될 때까지 CMP법에 의해 평탄화하여 비아를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  62. 제61항에 있어서,
    상기 비아를 갖는 상기 제1 절연층상에 제2 절연막을 형성하는 단계;
    상기 제2 절연막에 배선을 형성하기 위한 트렌치를 형성하는 단계;
    상기 트렌치의 내면 및 저면에 화학식 Ta(NR1)(NR2R3)3(여기서 R1, R2 및 R3는 H 또는 C1-C6 알킬기로서 서로 동일하거나 상이하다)로 표시되는 탄탈륨 아민 유도체 및 H2, NH3, SiH4 및 Si2H6로 이루어진 군에서 선택된 적어도 하나의 반응 가스를 혼합하여 도입하여 TaN을 증착함으로써 제2 장벽층을 형성하는 단계; 및
    상기 트렌치를 매립하는 제2 금속층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  63. 제62항에 있어서, 상기 제2 금속층을 상기 제2 절연층이 노출될 때까지 CMP법에 의해 평탄화하여 배선을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
KR10-2003-0033905A 2001-07-19 2003-05-28 반도체 장치의 배선 형성 방법, 반도체 장치의 금속층형성 방법 및 장치 KR100538094B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2003-0033905A KR100538094B1 (ko) 2003-05-28 2003-05-28 반도체 장치의 배선 형성 방법, 반도체 장치의 금속층형성 방법 및 장치
US10/857,253 US7105444B2 (en) 2001-07-19 2004-05-28 Method for forming a wiring of a semiconductor device, method for forming a metal layer of a semiconductor device and apparatus for performing the same
US11/425,970 US7452811B2 (en) 2001-07-19 2006-06-22 Method for forming a wiring of a semiconductor device, method for forming a metal layer of a semiconductor device and apparatus for performing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0033905A KR100538094B1 (ko) 2003-05-28 2003-05-28 반도체 장치의 배선 형성 방법, 반도체 장치의 금속층형성 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20040102452A KR20040102452A (ko) 2004-12-08
KR100538094B1 true KR100538094B1 (ko) 2005-12-21

Family

ID=37378701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0033905A KR100538094B1 (ko) 2001-07-19 2003-05-28 반도체 장치의 배선 형성 방법, 반도체 장치의 금속층형성 방법 및 장치

Country Status (1)

Country Link
KR (1) KR100538094B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720486B1 (ko) * 2005-12-28 2007-05-22 동부일렉트로닉스 주식회사 반도체 소자의 구리 배선 형성 방법
KR100720485B1 (ko) * 2005-12-28 2007-05-22 동부일렉트로닉스 주식회사 반도체 소자의 구리 배선 형성 방법

Also Published As

Publication number Publication date
KR20040102452A (ko) 2004-12-08

Similar Documents

Publication Publication Date Title
US7105444B2 (en) Method for forming a wiring of a semiconductor device, method for forming a metal layer of a semiconductor device and apparatus for performing the same
TWI781229B (zh) 基材上選擇性沉積金屬薄膜之方法
KR100588887B1 (ko) 질화막 형성 방법, 반도체 장치의 배선 형성 방법
US7235482B2 (en) Method of manufacturing a contact interconnection layer containing a metal and nitrogen by atomic layer deposition for deep sub-micron semiconductor technology
EP1221177B1 (en) Conformal lining layers for damascene metallization
US6271136B1 (en) Multi-step plasma process for forming TiSiN barrier
US6969675B2 (en) Method of forming multilayer diffusion barrier for copper interconnections
KR0143055B1 (ko) 반도체장치의 제조방법
EP0869544B1 (en) Method for depositing a diffusion barrier
US7102235B2 (en) Conformal lining layers for damascene metallization
TWI459470B (zh) 半導體裝置之表面清理與含金屬之覆蓋層的選擇性沈積
JP5820870B2 (ja) 金属堆積のために基板表面を調整する方法および統合システム
US8058728B2 (en) Diffusion barrier and adhesion layer for an interconnect structure
US7727883B2 (en) Method of forming a diffusion barrier and adhesion layer for an interconnect structure
US20080081464A1 (en) Method of integrated substrated processing using a hot filament hydrogen radical souce
KR100466309B1 (ko) 반도체 장치의 금속층 형성 방법 및 장치
KR20050037797A (ko) 반도체 소자의 금속배선 형성방법
US20040224475A1 (en) Methods of manufacturing semiconductor devices having a ruthenium layer via atomic layer deposition and associated apparatus and devices
KR102522334B1 (ko) 반도체 디바이스를 위한 확산 배리어 및 방법
KR20090052331A (ko) 금속 증착을 위해 기판 표면을 가공하는 프로세스 및 통합 시스템
US6235632B1 (en) Tungsten plug formation
KR100538094B1 (ko) 반도체 장치의 배선 형성 방법, 반도체 장치의 금속층형성 방법 및 장치
KR100282927B1 (ko) 장벽금속막을 구비한 금속 배선 및 그 제조방법
KR100289515B1 (ko) 베리어 메탈층 및 그 형성방법
KR20030009093A (ko) 원자층 적층 방법과 이를 이용한 박막 적층 방법 및금속층 적층 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191129

Year of fee payment: 15