KR100536256B1 - 플라즈마 디스플레이 패널 - Google Patents

Abstract

본 발명은 발광효율을 향상시키고 어드레스방전의 구동전압을 낮추는 플라즈마 디스플레이 패널에 관한 것이다.

본 발명의 플라즈마 디스플레이 패널은, 서로 대향 배치되는 제1 기판 및 제2 기판과; 상기 제1 기판과 제2 기판의 사이공간에 배치되는 다수의 격벽들과; 상기 격벽들에 의하여 구획되는 방전셀들 내에 각각 형성되는 형광체층들과; 상기 제2 기판에 형성되는 어드레스전극들과; 상기 어드레스전극들과 교차하는 방향으로 제1 기판에 신장 형성되는 제1 전극들 및 제2 전극들과; 상기 제1 전극과 제2 전극 사이에 이들과 나란한 상태로 제1 기판에 신장 형성되는 제3 전극들; 및 상기 제1 전극들, 제2 전극들, 및 제3 전극들을 제1 기판에 매립하는 유전층을 포함하며, 상기 제3 전극은 제1 전극 및 제2 전극보다 어드레스전극에 더 근접하게 배치된다.

Description

플라즈마 디스플레이 패널 {PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel : PDP, 이하 'PDP'라 한다)에 관한 것으로서, 보다 상세하게는 4전극 구조로 발광 효율을 개선하면서 저전압 구동을 가능하게 하는 플라즈마 디스플레이 패널에 관한 것이다.

통상적으로 PDP는 가스방전현상을 이용하여 화상을 표시하는 것으로서, 표시용량, 휘도, 콘트라스트, 잔상, 시야각 등의 각종 표시능력이 우수하여, CRT를 대체할 수 있는 장치로 각광을 받고 있다. 이 PDP는 전극에 인가되는 직류 또는 교류 전압에 의하여 전극 사이에서 가스 방전을 발생시키고, 여기에 수반되어 방사되는 자외선에 의하여 형광체를 여기시켜 가시광을 발생시키게 된다.

AC PDP는 형광체층이 형성되어 있는 격벽을 사이에 두고, 방전유지전극인 X 전극과 Y 전극을 구비한 전면 기판과 어드레스 전극을 구비한 배면 기판을 합착함으로써 상기 격벽에 의하여 구획 형성되는 방전셀을 형성하고, 이 방전셀에 Ne-Xe과 같은 불활성 가스를 혼합하여 충전함으로써 형성된다.

상기 어드레스전극과 Y 전극에 각각 어드레스전압과 스캔 펄스를 인가하면, 두 전극 사이에서 어드레스 방전이 일어나면서 방전셀이 선택되고, 이렇게 선택된 방전셀 내에 벽전하가 형성된다.

이 어드레스 방전에 이어, X 전극과 Y 전극에 방전유지전압을 인가하면, X, Y 전극에 각각 형성된 전자와 이온이 X, Y 전극 사이에서 이동되면서 상기 벽전하에 의하여 형성된 벽전압에 더하여 방전개시전압을 넘어서게 되고, 이로 인하여 상기 방전셀 내에는 유지방전이 일어난다.

이 유지방전 상태에서는 방전광 중에서 자외선 영역의 광들이 방전셀 내의 형광체층에 충돌하여 가시광선을 발광하게 되고, 이에 따라 방전셀 별로 형성되는 각각의 화소는 화상을 구현하게 된다.

즉, 상기 PDP는 방전셀의 양측 전면 기판에 X, Y 전극을 구비하고 이 X, Y 전극과 교차하는 방전셀의 중간 배면 기판에 어드레스전극을 구비하는 3전극 구조로 형성된다.

따라서, 이 3전극 PDP는 X 전극과 Y 전극간의 거리가 짧아 발광 효율이 낮고, 어드레스 기간에 스캔 펄스가 인가되는 Y 전극과 어드레스 파형이 인가되는 어드레스전극 간의 간격이 격벽의 높이와 유전층 등의 적층 높이에 상당하는 거리로 이격되어 있으므로 어드레스방전시 높은 구동전압을 요구하게 된다.

본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 창안된 것으로서, 그 목적은 비방전영역을 제거하고 가시광의 차단을 최소화하여 발광효율을 향상시키고 어드레스방전의 구동전압을 낮추는 플라즈마 디스플레이 패널을 제공하는 것이다.

상기의 목적을 달성하기 위하여 본 발명에 따른 플라즈마 디스플레이 패널은,

서로 대향 배치되는 제1 기판 및 제2 기판과;

상기 제1 기판과 제2 기판의 사이공간에 배치되는 다수의 격벽들과;

상기 격벽들에 의하여 구획되는 방전셀들 내에 각각 형성되는 형광체층들과;

상기 제2 기판에 형성되는 어드레스전극들과;

상기 어드레스전극들과 교차하는 방향으로 제1 기판에 신장 형성되는 제1 전극(X 전극)들 및 제2 전극(Y전극)들과;

상기 제1 전극과 제2 전극 사이에 이들과 나란한 상태로 제1 기판에 신장 형성되는 제3 전극(M 전극)들; 및

상기 제1 전극들, 제2 전극들, 및 제3 전극들을 제1 기판에 매립하는 유전층을 포함하며,

상기 제3 전극은 제1 전극 및 제2 전극보다 어드레스전극에 더 근접하게 배치된다.

상기 격벽들은 어드레스전극의 신장 방향으로 형성되는 제1 격벽부재들과, 서로 인접하는 제1 격벽부재 사이에 제1 격벽부재들과 교차하는 방향으로 배치되어 방전셀을 구획하는 제2 격벽부재를 포함한다.

상기 제1 전극과 제2 전극은 인접한 방전셀에 걸쳐 형성된다. 즉, 이 제1 전극, 제2 전극, 및 제3 전극은 제1 기판 상에서 제1 전극-제3 전극-제2 전극-제3 전극-제1 전극 순서로 반복 배치된다.

상기 제1 전극과 제2 전극은 제1 기판 상에 나란하게 형성되는 투명전극과 이 투명전극 상에 형성되는 버스전극을 포함한다. 이 버스전극의 폭은 투명전극의 폭보다 좁게 형성된다. 또한 이 버스전극은 격벽에 대응하는 제1 기판 상에 배치된다. 이 버스전극의 폭은 격벽의 폭과 동일하게 형성된다.

상기 제1 기판은 제3 전극의 대응 위치에 돌출 형성되는 돌출부를 구비한다. 이 돌출부의 폭은 제3 전극의 폭과 동일하게 형성되어 어드레스전극과 교차하는 방향으로 신장된다.

이 제3 전극은 제1 전극과 제2 전극 사이에서 이들과 나란하게 신장 형성되는 투명전극과 이 투명전극 상에 같은 방향으로 신장 형성되는 버스전극으로 형성된다. 이 버스전극의 폭은 투명전극의 폭보다 좁게 형성되는 것이 바람직하다. 이 투명전극은 제1 기판의 돌출부에 형성된다.

이하, 첨부한 도면을 참조하여 본 발명의 다양한 실시예를 상세히 설명한다.

도 1은 본 발명에 따른 플라즈마 디스플레이 패널을 개략적으로 도시한 부분 분해 사시도이다.

이 도면을 참조하여 PDP를 설명하면, 본 실시예에 따른 PDP는 간격을 두고 상호 대향 배치되어 합착되는 제1 기판(1, 이하 전면기판이라 한다)과 제2 기판(3, 이하 배면기판이라 한다)을 구비한다. 이 제2 기판(3) 상에는 어드레스전극(5)들이 일방향(도면의 y 축 방향)으로 신장 형성되고, 이 어드레스전극(5)들은 x 축 방향을 따라 일정한 간격으로 배치된다. 제1 기판(1) 상에는 이 어드레스전극(5)들과 교차하는 방향(도면의 x축 방향)을 따라 제1 전극(7, 이하 X 전극이라 한다)들, 제2 전극(9, 이하 Y 전극이라 한다)들, 및 제3 전극(11, 이하 M 전극이라 한다)들이 형성되어 있고, 이 X 전극(7), Y 전극(9), 및 M 전극(11)은 각각 y 축 방향을 따라 일정한 간격으로 배치된다.

상기 전면기판(1)과 배면기판(3) 사이에는 다수의 격벽(13)들이 배치되어 방전셀(15R, 15G, 15B)들을 구획하여 형성한다. 이 격벽(13)들은 어드레스전극(5)의 신장 방향(y 축 방향)으로 형성되는 제1 격벽부재(13a)들과, 서로 인접하는 제1 격벽부재(13a)들 사이에 제1 격벽부재(13b)들과 교차하는 방향(x 축 방향)으로 배치되어 제2 격벽부재(13)를 포함한다. 이 제1 격벽부재(13a)들은 서로 이웃하는 어드레스전극(5)들 사이에 대응하여 각각 배치되어 이 어드레스전극(5)들과 서로 나란한 방향을 따라 형성된다. 그리고 제2 격벽부재(13b)들은 X 전극(7), Y 전극(9)에 대응하여 각각 배치되어 어드레스전극(5)들과 서로 교차하는 방향을 따라 형성된다. 이 제1 격벽부재(13a) 및 제2 격벽부재(13b)들이 제1 기판(1)과 제2 기판(3) 사이에 교차 형성됨에 따라 제1, 제2 격벽부재(13a, 13b)와 이에 인접하는 다른 제1, 제2 격벽부재(13a, 13b)에 의하여 폐쇄형 격벽 구조를 형성하게 된다. 이 폐쇄형 격벽 구조는 도시된 바와 같이 사각형에 한정되지 않고, 육각형 또느 팔각형 등으로 변형될 수도 있다. 또한, 상기 격벽(3)들은 제2 격벽부재(13b)를 구비하지 않고 복수의 제1 격벽부재(13a)들만으로 형성되는 스트라이프형으로 이루어질 수도 있다.

이 격벽(13)들은 제2 기판(3)에 구비되는 유전층(14) 상에 높이(도면의 z축 방향)를 가지고 형성된다. 이 격벽(13)들로 구획되는 방전셀(15R, 15G, 15B)들은 그 내면에 도포된 적(R), 녹(G), 청(B)색의 형광체에 의한 형광체층(17R, 17G, 17B)들을 구비한다. 이 형광체층(17R, 17G, 17B)은 플라즈마 방전에 의한 진공 자외선에 의하여 여기되어 가시광을 발광한다.

상기 어드레스전극(5)들은 X, Y, M 전극(7, 9, 11)들과 교차하는 방향으로 제2 기판(3) 상에 y 축 방향으로 신장 형성되어 상기한 유전층(14)으로 매립되어 있다. 이 어드레스전극(5)들은 방전셀(15R, 15G, 15B)의 중앙에서 어드레스방전을 일으키도록 각 방전셀(15R, 15G, 15B)의 중앙에 대응하여 형성되는 것이 바람직하다. 이 어드레스전극(5)들에 어드레스전압을 인가하고, 상기 M 전극(11)에 스캔 펄스를 인가하게 되면 두 전극 사이의 방전셀(15R, 15G, 15B) 내에서 어드레스방전이 일어나면서 방전셀(15R, 15G, 15B)이 선택되고, 이렇게 선택된 방전셀(15R, 15G, 15B) 내에 벽전하를 형성하게 된다. 이 벽전하에 대한 구체적인 사항들은 아래에 설명되어 있다.

이 어드레스전극(5)들과 교차하는 X, Y, M 전극(7, 9, 11)들은 전면기판(1)에 형성되며, 리셋 기간에서는 M 전극(11)에 인가되는 리셋 상승 파형과 리셋 하강 파형에 의하여 리셋방전하고, 이 리셋 기간에 이어지는 스캔 기간에서는 M 전극(11)에 인가되는 스캔 펄스 파형과 어드레스전극(5)에 인가되는 펄스 파형에 의하여 어드레스방전하며, 그 후, 유지 기간에서는 X 전극(7)과 Y 전극(9)에 인가되는 유지 전압에 의하여 유지방전한다.

이 X, Y 전극(7, 9)들은 상기 어드레스전극(5)들과 교차하면서 방전셀(15R, 15G, 15B)에 대응하도록 제1 기판(1) 상에 x 축 방향으로 신장 형성되어 유전층(21)과 MgO 보호막(23)의 적층 구조로 매립되어 있다.

이 X, Y 전극(7, 9)은 y 축 방향으로 인접하는 방전셀(15R, 15G, 15B)에 걸쳐 형성된다. 따라서 이 X, Y 전극(7, 9)은 인접하는 방전셀(15R, 15G, 15B)의 유지 방전에 공통적으로 사용된다. 그리고 이 전면기판(1)의 X, Y 전극(7, 9) 사이에는 M 전극(11)이 배치된다. 따라서 전면기판(1)에서의 전극(7, 9, 11)들은 X-M-Y-M-,..., -M-Y-M-X와 같은 배열을 형성한다. X, Y 전극(7, 9)을 인접한 방전셀(15R, 15G, 15B)에 공통적으로 작용하도록 배치하는 구조는 인접한 방전셀(15R, 15G, 15B)사이에 형성되는 비방전 영역을 제거하므로 방전 영역을 증대시키게 되고, 이로 인하여 방전 효율을 향상시키게 된다.

도 2는 도 1의 A-A선에 따른 단면도이다.

이 도면을 참조하여 M 전극(11)을 설명하면, 이 M 전극(11)은 스캔 기간에서 어드레스전극(5)과 상호 작용(즉, M 전극(11)에 스캔 펄스를 인가하고 어드레스전극(5)에 어드레스전압을 인가하는)하여 어드레스 방전을 일으키며, 이때 소비되는 어드레스방전 전압을 낮출 수 있키도록 어드레스전극(5)과 근접된 거리(Lm)를 형성하는 구조로 배치된다. 즉, 이 M 전극(11)과 어드레스전극(5)의 거리(Lm)는 전면기판(1)에 배치되는 X, Y 전극(7, 9)과 어드레스전극(5)의 거리(Ls)에 비하여 짧게 형성된다. 이는 전면기판(1)에서 X, Y 전극(7, 9)이 형성되는 부분보다 M 전극(11)이 형성되는 부분이 어드레스전극(5)에 더 근접하다는 것을 의미한다.

본 실시예에서 X, Y 전극(7, 9)은 유지방전에 필요한 전압을 인가하기 위한 전극 역할을 하고, M 전극(11)은 리셋 펄스, 스캔 펄스 파형을 인가하기 위한 전극 역할을 한다. 그러나 X, Y, M 전극(7, 9, 11)은 각각의 전극에 인가되는 전압의 파형에 따라 그 역할을 달리할 수 있으므로 반드시 이에 국한되는 것은 아니다.

상기 X, Y 전극(7, 9) 및 M 전극(11) 각각은 투명전극(7a, 9a, 11a)과 버스전극(7b, 9b, 11b)으로 이루어진다. 여기서 투명전극(7a, 9a, 11a)은 방전셀(15R, 15G, 15B) 내부에서 면방전을 일으키는 역할을 하는 것으로서, 개구율 확보를 위하여 투명한 소재로 형성되는 바, ITO(Indium Tin Oxide)로 형성될 수 있으며, 버스전극(7b, 9b, 11b)은 이러한 투명전극(7a, 9a, 11a)의 높은 저항을 보상하여 통전성을 확보하기 위한 것으로서, Al 같은 금속으로 형성될 수 있다.

먼저, X, Y 전극(7, 9)에 대하여 설명하면, 이의 각 버스전극(7b, 9b)들은 각 방전셀(15R, 15G, 15B)에 대응되는 일자형으로 서로 나란하게 형성되고, 투명전극(7a, 9a)은 상기 버스전극(7b, 9b)으로부터 방전셀(15R, 15G, 15B)의 중심을 향하는 구조로 형성된다. 이 투명전극(7a, 9a)은 방전셀(15R, 15G, 15B)의 중심에서 어드레스전극(5)의 신장 방향(y 축 방향)의 양측에 형성된다. 이러한 투명전극(7a, 9a)의 형상은 버스전극(7b, 9b)을 따라 나란한 스트라이프형으로 이루어질 수도 있으나, 다른 예로 방전셀(15R, 15G, 15B) 마다 중심으로 각각 돌출되는 돌출형으로 이루어질 수도 있다.

이 X, Y 전극(7, 9)의 버스전극(7b, 9b)은 투명전극(7a, 9a)의 폭(Wa)보다 좁은 폭(Wb)으로 형성된다. 즉 투명전극(7a, 9a)은 인접한 방전셀(15R, 15G, 15B)에 걸쳐 형성되므로 넓은 폭(Wa)으로 형성되고, 버스전극(7b, 9b)은 격벽(5)의 제2 격벽부재(5b)에 대응하는 전면기판(1) 상에 좁은 폭(Wb)으로 배치되어 방전셀(15R, 15G, 15B)에서 발광되는 가시광의 차단을 최소화하는 것이 바람직하다. 이와 같이 버스전극(7b, 9b)의 좁은 폭(Wb)은 방전셀(15R, 15G, 15B)에서의 발광 효율을 향상시키다.

이 X, Y 전극(7, 9) 사이에 배치되는 M 전극(11)은 이러한 X, Y 전극(7, 9)보다 어드레스전극(5)에 더 근접하여 배치된다. 즉 M 전극(11)과 어드레스전극(5)의 거리(Lm)은 X, Y 전극(7, 9)과 어드레스전극(5)의 거리(Ls)보다 짧게 형성된다. 이와 같은 구조는 다양하게 구현될 수 있으며, 본 실시예에는 전면기판(1)에 돌출부(1a)를 구비한 것을 예시한다.

즉, 전면기판(1)은 M 전극(11)을 구비하기 위하여 이에 대응하는 위치에 돌출부(1a)를 구비한다. 이 돌출부(1a)는 어드레스전극(5)과 교차하는 방향(x 축 방향)으로 전면기판(1)의 내표면에 돌출 형성되어 있다. 또한 이 돌출부(1a)의 폭(Wp)은 적어도 M 전극(11)의 폭(Wm)보다 크게 형성되며 동일하게 형성되는 것이 바람직하다.

또한, 이 M 전극(11)에서 버스전극(11b)의 폭(Wmb)은 투명전극(11a)의 폭(Wma)보다 좁게 형성된다. 즉 투명전극(11a)은 방전셀(15R, 15G, 15B)에 중심에 형성되므로 어드레스전극(15)과 상호 작용할 수 있는 폭(Wma)으로 형성되고, 버스전극(11b)은 좁은 폭(Wmb)으로 형성되어 방전셀(15R, 15G, 15B)의 중심부의 차단을 최소화하여 방전셀(15R, 15G, 15B)에서 발광되는 가시광의 차단을 최소화하는 것이 바람직하다. 이로 인하여, M 전극(11)에 의하여 X, Y 전극(7, 9) 간의 롱 갭이 형성되고, 이에 더하여 가시광의 차단을 최소화하므로 방전셀(15R, 15G, 15B)에서의 발광 효율이 더욱 향상된다.

도 3은 리셋 상승(reset rising) 기간과 리셋 하강(reset falling) 기간에 각 전극에 쌓이는 벽전하의 분포도이다.

이 도면을 참조하여 상기 X, Y, M 전극(7, 9, 11) 및 어드레스전극(13)에 축적되는 벽전하의 상태를 설명한다. 본 발명에서 언급되는 벽전하는 방전셀(15R, 15G, 15B)의 벽(예를 들어, 유전체층) 상에서 각 전극에 가깝게 형성되는 전하이다. 그리고 벽전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명한다. 또한 벽전압은 벽전하에 의해서 방전셀(15R, 15G, 15B)의 벽에 형성되는 전위차이다.

본 발명의 플라즈마 표시 패널은 한 프레임을 복수의 서브필드로 나누어 구동되며, 하나의 서브필드는 리셋 기간과 스캔 기간 및 유지기간을 가진다.

상기 리셋 기간은 소거 기간과 리셋 상승 기간 및 리셋 하강 기간으로 이루어진다.

소거 기간은 이전의 유지 기간에 형성된 벽전하를 소거하여 새로운 벽전하를 형성할 수 있게 한다(도 3의 a 참조).

리셋 상승 기간은 M 전극(11)에 리셋 상승 파형을 인가하여 모든 방전셀(15R, 15G, 15B)에서 미세한 리셋 방전을 일으켜, M 전극(11)에 음(-)의 벽전하를 축적하고, 동시에 어드레스전극(13, 이하 A), X 전극(7) 및 Y 전극(9)에 양(+)의 벽전하를 축적한다(도 3의 b 참조).

리셋 하강 기간은 M 전극(11)에 리셋 하강 파형을 인가하여 모든 방전셀(15R, 15G, 15B)에서 미약한 리셋 방전이 일으켜, 리셋 상승 기간에서 쌓은 벽전하를 천천히 감소시킨다(도 3의 c 참조).

리셋 하강 기간 후, 모든 방전셀(15R, 15G, 15B)의 각 전극에 쌓였던 벽전하가 균등하게 소거되어, 어드레스전극(A)에는 양(+)의 벽전하가 축적되고, 동시에 X 전극(7), Y 전극(9) 및 M 전극(11)에는 음(-)의 벽전하가 축적된다.

이 리셋 기간에 이어 스캔 기간이 진행된다. 즉 M 전극(11)에 스캔 펄스를 인가하고, 동시에 방전을 원하는 셀(즉, 켜지는 셀)의 어드레스전극(A)에 어드레스 전압을 인가한다.

이로 인하여, M 전극(11)과 어드레스전극(A) 사이에 어드레스방전이 일어나면서, X 전극(7) 및 Y 전극(9)으로 확장되고, X 전극(7) 및 M 전극(11)에는 양(+)의 벽전하가 축적되고, Y 전극(9) 및 어드레스전극(A)에는 음(-)의 벽전하가 축적된다.

이때, 어드레스전극(A)과 M 전극(11)의 거리(Lm)가 상기한 돌출부(1a)에 의하여 짧게 형성되므로, 리셋 상승 기간에서는 M 전극(11)에 쌓인 음(-)의 벽전하의 양이 많아지며, 이로 인하여 리셋 하강 기간을 지나더라도 M 전극(11)에 남아 있는 음(-)의 벽전하 양이 많게 된다. 이와 같이 많이 남아 있는 음(-)의 벽전하는 어드레스방전을 위하여 어드레스전극(A)에 인가되는 어드레스전압을 저전압으로 가능하게 한다.

이 스캔 기간에 이어 유지 기간이 진행된다. 이 유진 기간에서는 X 전극(7) 및 Y 전극(9)에 유지방전전압 펄스를 교대로 인가하여, 스캔 기간에서 선택된 방전셀(15R, 15G, 15B)을 유지방전시킨다.

이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이상 설명한 바와 같이 본 발명에 따른 플라즈마 디스플레이 패널에 의하면, 제1, 제2 전극(X, Y 전극)을 격벽에 대응하면서 인접한 방전셀에 공통적으로 걸쳐 설치하고 이 제1, 제2 전극 사이에 제3 전극(M 전극)을 배치하며, 특히 이 제3 전극을 제1, 제2 전극과 비교하여 어드레스전극에 더 근접하게 배치함으로써, 비방전 영역을 제거하고 가시광의 차단을 최소화하여 방전 효율을 향상시키고 아울러 제3 전극과 어드레스전극과의 거리를 짧게 하여 어드레스방전에 요구되는 소비 전력을 저감시키는 효과가 있다.

도 1은 본 발명에 따른 플라즈마 디스플레이 패널을 개략적으로 도시한 부분 분해 사시도이다.

도 2는 도 1의 A-A선에 따른 단면도이다.

도 3은 리셋 상승(reset rising) 기간과 리셋 하강(reset falling) 기간에 각 전극에 쌓이는 벽전하의 분포도이다.

Claims (12)

1. 서로 대향 배치되는 제1 기판 및 제2 기판과;

   상기 제1 기판과 제2 기판의 사이공간에 배치되는 다수의 격벽들과;

   상기 격벽들에 의하여 구획되는 방전셀들 내에 각각 형성되는 형광체층들과;

   상기 제2 기판에 형성되는 어드레스전극들과;

   상기 어드레스전극들과 교차하는 방향으로 제1 기판에 신장 형성되는 제1 전극들 및 제2 전극들과;

   상기 제1 전극과 제2 전극 사이에 이들과 나란한 상태로 제1 기판에 신장 형성되는 제3 전극들; 및

   상기 제1 전극들, 제2 전극들, 및 제3 전극들을 제1 기판에 매립하는 유전층을 포함하며,

   상기 제3 전극은 제1 전극 및 제2 전극보다 어드레스전극에 더 근접하게 배치되는 플라즈마 디스플레이 패널.
2. 제 1 항에 있어서,

   상기 격벽들은 어드레스전극의 신장 방향으로 형성되는 제1 격벽부재들과, 서로 인접하는 제1 격벽부재 사이에 제1 격벽부재들과 교차하는 방향으로 배치되어 방전셀을 구획하는 제2 격벽부재를 포함하는 플라즈마 디스플레이 패널.
3. 제 1 항에 있어서,

   상기 제1 전극과 제2 전극은 인접한 방전셀에 걸쳐 형성되는 플라즈마 디스플레이 패널.
4. 제 1 항에 있어서,

   상기 제1 전극, 제2 전극, 및 제3 전극은 제1 기판 상에서 제1 전극-제3 전극-제2 전극-제3 전극-제1 전극 순서로 반복 배치되는 플라즈마 디스플레이 패널.
5. 제 1 항에 있어서,

   상기 제1 전극과 제2 전극은 제1 기판 상에 나란하게 형성되는 투명전극과 이 투명전극 상에 형성되는 버스전극을 포함하는 플라즈마 디스플레이 패널.
6. 제 5 항에 있어서,

   상기 버스전극의 폭은 투명전극의 폭보다 좁게 형성되는 플라즈마 디스플레이 패널.
7. 제 5 항에 있어서,

   상기 버스전극은 격벽에 대응하는 제1 기판 상에 배치되는 플라즈마 디스플레이 패널.
8. 제 1 항에 있어서,

   상기 제1 기판은 제3 전극의 대응 위치에 돌출 형성되는 돌출부를 구비하는 플라즈마 디스플레이 패널.
9. 제 8 항에 있어서,

   상기 돌출부의 폭은 제3 전극의 폭과 동일하게 형성되어 어드레스전극과 교차하는 방향으로 신장되는 플라즈마 디스플레이 패널.
10. 제 8 항에 있어서,

    상기 제3 전극은 제1 전극과 제2 전극 사이에서 이들과 나란하게 신장 형성되는 투명전극과 이 투명전극 상에 같은 방향으로 신장 형성되는 버스전극으로 형성되는 플라즈마 디스플레이 패널.
11. 제 10 항에 있어서,

    상기 투명전극은 제1 기판의 돌출부에 형성되는 플라즈마 디스플레이 패널.
12. 제 10 항에 있어서,

    상기 버스전극의 폭은 투명전극의 폭보다 좁게 형성되는 플라즈마 디스플레이 패널.