KR100535070B1 - Refresh control unit - Google Patents
Refresh control unit Download PDFInfo
- Publication number
- KR100535070B1 KR100535070B1 KR1019980028741A KR19980028741A KR100535070B1 KR 100535070 B1 KR100535070 B1 KR 100535070B1 KR 1019980028741 A KR1019980028741 A KR 1019980028741A KR 19980028741 A KR19980028741 A KR 19980028741A KR 100535070 B1 KR100535070 B1 KR 100535070B1
- Authority
- KR
- South Korea
- Prior art keywords
- refresh
- logic element
- signal
- cell
- selector
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
Abstract
본 발명은 반도체 메모리의 리프레쉬 발생 장치에 관한 것으로, 특히 리프레쉬 동작시 셀 데이터의 누설을 검출하여 리프레쉬 동작을 셀의 상태에 따라 가변적으로 조정함으로써, 불필요한 전력의 소모를 방지할 수 있도록, 반도체 메모리의 리프레쉬 장치에 있어서, 셀에 데이터를 쓰는 라이트 동작시 셀의 누설을 감지하는 누설 검출부와 ; 상기 누설 검출부로 부터 검출된 신호를 기준 전위와 비교하여 리프레쉬 명령을 선택하는 리프레쉬 선택부 ; 및 상기 리프레쉬 선택부로 부터 선택된 출력 신호를 카운팅하여 상기 누설 검출부로 피드백 입력하는 카운터부를 구비한 리프레쉬 제어 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for generating a refresh of a semiconductor memory, and more particularly, by detecting leakage of cell data during a refresh operation and variably adjusting the refresh operation according to the state of the cell, thereby preventing unnecessary power consumption. A refresh device comprising: a leak detector for detecting a leak of a cell during a write operation of writing data to the cell; A refresh selector configured to select a refresh command by comparing the signal detected by the leak detector with a reference potential; And a counter unit for counting an output signal selected from the refresh selector and feedbacking the input signal to the leak detector.
Description
본 발명은 반도체 메모리의 리프레쉬 발생 장치에 관한 것으로, 특히 리프레쉬 동작시 셀 데이터의 누설을 검출하여 리프레쉬 동작을 셀의 상태에 따라 가변적으로 조정함으로써, 불필요한 전력의 소모를 방지할 수 있도록 한, 리프레쉬 제어 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for generating a refresh of a semiconductor memory, and in particular, by detecting leakage of cell data during a refresh operation and variably adjusting the refresh operation according to the state of the cell, thereby preventing unnecessary power consumption. Relates to a device.
일반적으로, 고립된 셀 캐패시터(Cell Capacitor)에 전하의 형태로 데이터가 저장되는데, 캐패시터가 완벽하지 않기 때문에 저장된 전하는 누설 전류(Leakage Current)에 의해 소멸된다.In general, data is stored in an isolated cell capacitor in the form of a charge. Since the capacitor is not perfect, the stored charge is dissipated by the leakage current.
따라서, 데이터가 완전히 소멸되기 전에 저장된 데이터를 꺼내서 읽어 보고 다시 써넣는 반복된 과정이 필요하며, 이를 리프레쉬(Refresh) 동작이라 부른다.Therefore, it is necessary to repeat the process of taking out, reading, and rewriting the stored data before the data is completely destroyed. This is called a refresh operation.
상기 리프레쉬 동작은, 라스 신호(/RAS)를 "하이"에서 "로우"로 하여 로오(Row) 어드레스에 해당하는 워드라인을 턴-온한 뒤, 센스 증폭기를 활성화 시킴으로써 이루어지는데, 밖으로 데이터의 출입이 없이 센스 증폭기만을 동작시키는 라스 오운리 리프레쉬(RAS-Only-Refresh) 방식과, 라이트(Write) 동작, 리드(Read) 동작 동안에 리프레쉬를 행하는 방식의 두 가지가 있다.The refresh operation is performed by turning on a word line corresponding to a low address by setting the las signal / RAS from "high" to "low", and then activating a sense amplifier. There are two methods, a RAS-Only-Refresh method that operates only a sense amplifier without any operation, and a method of performing a refresh operation during a write operation and a read operation.
이때, 한 워드라인에 연결된 모든 셀(Cell)이 동시에 리프레쉬된다.At this time, all cells connected to one word line are refreshed at the same time.
특정 메모리 셀에 한번 리프레쉬한 뒤 다시 리프레쉬를 할 때까지의 간격을 리프레쉬 시간(Refresh Time)이라 부르며, 디램의 전체 셀을 완전히 리프레쉬하기 위해 필요한 라스 신호(/RAS)의 수를 리프레쉬 사이클(Refresh Cycle)이라 부른다. The interval between refreshing once in a specific memory cell and refreshing again is called refresh time, and the number of refresh signals (/ RAS) required to completely refresh the entire cell of the DRAM. It is called).
한편, 디램(DRAM)에서는 정해진 리프레쉬 주기(Refresh rate)가 있어서, 언제든지 이 주기로 리프레쉬를 하게 되어 있다.On the other hand, in the DRAM, there is a predetermined refresh rate, which is refreshed at any time.
그러나, 이 주기는 셀 누설(Cell Leakage)이 가장 심한 조건(condition)에서의 데이터 유지 시간(Data Retention Time)을 기준으로 만들어져 있기 때문에, 보통의 전형적인(typical) 경우에는 쓸데 없이 많은 리프레쉬를 행함으로써, 불필요한 전력을 소모하게 되는 문제점이 있었다.However, since this cycle is made based on the data retention time under conditions where the cell leakage is most severe, it is necessary to perform a lot of refreshes in a typical case. There was a problem in that unnecessary power consumption.
이에 본 발명은 상기한 바와 같은 종래의 제 문제점 들을 해소시키기 위하여 창안된 것으로, 리프레쉬 동작시 셀 데이터의 누설을 검출하여 리프레쉬 동작을 셀의 상태에 따라 가변적으로 조정함으로써, 불필요한 전력의 소모를 방지할 수 있도록 한 리프레쉬 제어 장치를 제공하는데 그 목적이 있다.Accordingly, the present invention was devised to solve the above-mentioned problems, and by detecting leakage of cell data during the refresh operation and variably adjusting the refresh operation according to the state of the cell, it is possible to prevent unnecessary power consumption. It is an object of the present invention to provide a refresh control device.
상기한 바와 같은 목적을 달성하기 위하여 본 발명은, 반도체 메모리의 리프레쉬 장치에 있어서, 셀에 데이터를 쓰는 라이트 동작 시 셀 데이터의 누설을 감지하는 누설 검출부와 ; 상기 누설 검출부로부터 검출된 신호를 기준 전위와 비교하여 리프레쉬 명령을 선택하는 리프레쉬 선택부 ; 및 상기 리프레쉬 선택부로 부터 선택된 출력 신호를 카운팅하여 상기 누설 검출부로 피드백 입력하는 카운터부를 구비함을 특징으로 한다.In order to achieve the above object, the present invention provides a refreshing device of a semiconductor memory, comprising: a leak detector for detecting a leak of cell data during a write operation of writing data to a cell; A refresh selector configured to select a refresh command by comparing the signal detected from the leak detector with a reference potential; And a counter unit for counting an output signal selected from the refresh selector and feedbacking the leakage signal to the leak detector.
도 1 은 본 발명에 의한 리프레쉬 제어 장치의 구성 회로도로서 이에 도시한 바와 같이, 반도체 메모리의 리프레쉬 장치에 있어서, 셀에 데이터를 쓰는 라이트 동작시 셀 데이터의 누설을 감지하는 누설 검출부(1)와 ; 상기 누설 검출부(1)로 부터 검출된 신호를 기준 전위와 비교하여 리프레쉬 명령을 선택하는 리프레쉬 선택부(2) ; 및 상기 리프레쉬 선택부(2)로 부터 선택된 출력 신호를 카운팅하여 상기 누설 검출부(1)로 피드백 입력하는 카운터부(3)를 구비한다.1 is a configuration circuit diagram of a refresh control device according to the present invention. As shown therein, a refresh device of a semiconductor memory, comprising: a leak detector 1 for detecting leakage of cell data during a write operation of writing data to a cell; A refresh selector (2) for selecting a refresh command by comparing the signal detected from the leak detector (1) with a reference potential; And a counter unit 3 which counts the output signal selected from the refresh selector 2 and feeds it back to the leak detector 1.
상기 누설 검출부(1)는, 실행 라이트로 부터 지연된 신호인 라이트 펄스(write_pulse)를 입력으로 논리 연산하는 논리 소자(NOR1); 상기 논리 소자(NOR1)의 출력에 의해 온/오프 스위칭 동작하는 스위칭 소자(MP1); 및 상기 스위칭 소자(MP1)의 턴-온 동작에 의해 데이터를 차지(charge)시키는 캐패시터(C1)로 구성한다.The leakage detector 1 includes: a logic element NOR1 for performing a logic operation on a write pulse, write_pulse, which is a signal delayed from the execution write, as an input; A switching element MP1 for performing on / off switching operation by the output of the logic element NOR1; And a capacitor C1 that charges data by the turn-on operation of the switching element MP1.
상기 리프레쉬 선택부(2)는, 상기 누설 검출부(1)의 검출 신호 및 기준 전위(reference)를 입력으로 차동 증폭하는 차동 증폭 수단(MN1, MN2, MP2, MP3); 상기 차동 증폭 수단(MN1, MN2, MP2, MP3)의 출력 및 리프레쉬 명령을 입력으로 논리 연산하는 논리 소자(NAND1)로 구성한다.The refresh selector (2) comprises: differential amplification means (MN1, MN2, MP2, MP3) for differentially amplifying the detection signal of the leak detector (1) and a reference potential as inputs; A logic element NAND1 that logically computes the output of the differential amplification means MN1, MN2, MP2, MP3 and a refresh command as an input.
상기 카운터부(3)는, 상기 리프레쉬 선택부(2)로 부터 출력된 신호를 역변환하는 인버터 게이트(I1-I3); 상기 인버터 게이트(I1-I3)를 통하여 역변환된 신호 및 상기 리프레쉬 선택부(2)로 부터 출력된 신호를 논리 연산하는 논리 소자(NAND2) ; 및 상기 논리 소자(NAND2)로 부터 논리 연산된 신호를 역변환하는 인버터 게이트(I4)로 구성한다.The counter section 3 includes: inverter gates I1-I3 for inverting a signal output from the refresh selector 2; A logic element (NAND2) for performing a logic operation on the inversely converted signal through the inverter gates (I1-I3) and the signal output from the refresh selector (2); And an inverter gate I4 that inversely converts a signal that is logically calculated from the logic element NAND2.
상기와 같이 구성한 본 발명에 따른 리프레쉬 제어 장치의 동작 원리를 상세히 설명하면 다음과 같다.Referring to the operation principle of the refresh control device according to the present invention configured as described above in detail.
우선, 셀 데이터의 누설(Cell Leakage)을 측정하기 위해서 누설 검출부(1)는, 실행 라이트로 부터 지연된 신호인 라이트 펄스(write_pulse)가 "로우"로 논리 소자(NOR1)의 일측 입력단자로 입력되면, 상기 논리 소자(NOR1)의 연산 논리에 의해 상기 논리 소자(NOR1)의 출력은 "하이"로 되어 피형 모스 트랜지스터(MP1)를 턴-오프 시킴으로써, 상기 검출 노드(node 1)에 접속된 리프레쉬 선택부(2)의 엔형 모스 트랜지스터(MN1)의 게이트 단자로 "하이"를 입력시켜 상기 엔형 모스 트랜지스터(MN1)를 턴-온 시키고, 상기 엔형 모스 트랜지스터(MN1)의 턴-온 동작에 의해 피형 모스 트랜지스터(MP2) 및 피형 모스 트랜지스터(MP3)는 활성화 된다.First, in order to measure cell leakage of the cell data, the leak detection unit 1 inputs the write pulse write_pulse, which is a signal delayed from the execution write, to " low " as one input terminal of the logic element NOR1. The output of the logic element NOR1 becomes "high" by the arithmetic logic of the logic element NOR1, and the refresh selection connected to the detection node node 1 is turned off by turning off the MOS transistor MP1. The high voltage is input to the gate terminal of the N-type MOS transistor MN1 of the negative unit 2 to turn on the N-type MOS transistor MN1, and the turned-on operation of the N-type MOS transistor MN1 is turned on. The transistor MP2 and the MOS transistor MP3 are activated.
상기와 같은 상태에서, 엔형 모스 트랜지스터(MN2)의 게이트 단자로 기준 전위(reference)가 "로우"로 입력되면, 상기 엔형 모스 트랜지스터(MN2)를 턴-오프 시키고, 상기 엔형 모스 트랜지스터(MN2)의 턴-오프 동작에 의해 논리 소자(NAND1)의 일측 입력단자로 "하이"를 입력시킨다.In the above state, when a reference potential is "low" input to the gate terminal of the N-type MOS transistor MN2, the N-type MOS transistor MN2 is turned off and the N-type MOS transistor MN2 is turned off. By the turn-off operation, “high” is input to one input terminal of the logic device NAND1.
따라서, 상기 리프레쉬 선택부(2)의 논리 소자(NAND1)의 연산 논리에 의해 상기 논리 소자(NAND1)의 출력은 리프레쉬 시작 신호(refresh_start)를 "로우"로 출력하여 리프레쉬 동작을 턴-오프시킨다.Accordingly, the output of the logic element NAND1 outputs the refresh start signal refresh_start to " low " by the arithmetic logic of the logic element NAND1 of the refresh selector 2 to turn off the refresh operation.
반면에, 실행 라이트로 부터 지연된 신호인 라이트 펄스(write_pulse)가 "하이"로 누설 검출부(1)의 논리 소자(NOR1)의 일측 입력단자로 입력되면, 상기 논리 소자(NOR1)의 연산 논리에 의해 상기 논리 소자(NOR1)의 출력은 "로우"로 되어 피형 모스 트랜지스터(MP1)를 턴-온 시킴으로써, 캐패시터(C1)를 통하여 셀에 데이터를 쓴다.On the other hand, when the write pulse write_pulse, which is a signal delayed from the execution write, is input to the high input terminal of the logic element NOR1 of the leak detector 1 at high, the arithmetic logic of the logic element NOR1 is applied. The output of the logic element NOR1 is " low " to turn on the MOS transistor MP1, thereby writing data to the cell through the capacitor C1.
즉, 라이트(write) 동작이 시작되어 셀에 데이터가 써지는 시점에 이를 인에이블로 하여, 셀에 "1"의 데이터를 차지(charge) 시킨다.That is, the write operation is started and the data is written to the cell at the time when the write operation is enabled, thereby charging the data of "1" in the cell.
상기와 같이 셀에 "1"의 데이터를 차지(charge) 시킨 후, 상기 검출 노드(node 1)에 접속된 리프레쉬 선택부(2)의 엔형 모스 트랜지스터(MN1)의 게이트 단자로 "로우"를 입력시켜 상기 엔형 모스 트랜지스터(MN1)를 턴-오프 시키고, 상기 엔형 모스 트랜지스터(MN1)의 턴-오프 동작에 의해 피형 모스 트랜지스터(MP2)는 비활성화 된다.After charging the data of " 1 " in the cell as described above, " low " is input to the gate terminal of the N-type MOS transistor MN1 of the refresh selector 2 connected to the detection node node 1. The N-type MOS transistor MN1 is turned off, and the N-type MOS transistor MN1 is turned off by the turn-off operation of the N-type MOS transistor MN1.
상기와 같은 상태에서, 엔형 모스 트랜지스터(MN2)의 게이트 단자로 기준 전위(reference)가 "하이"로 입력되면, 상기 엔형 모스 트랜지스터(MN2)를 턴-온 시키고, 상기 엔형 모스 트랜지스터(MN2)의 턴-온 동작에 의해 피형 모스 트랜지스터(MP3)는 활성화 되어, 논리 소자(NAND1)의 일측 입력단자로 "로우"를 입력시킨다.In the above state, when a reference potential is "high" input to the gate terminal of the N-type MOS transistor MN2, the N-type MOS transistor MN2 is turned on and the N-type MOS transistor MN2 is turned on. By the turn-on operation, the MOS transistor MP3 is activated to input "low" to one input terminal of the logic element NAND1.
따라서, 상기 리프레쉬 선택부(2)의 논리 소자(NAND1)의 연산 논리에 의해 상기 논리 소자(NAND1)의 출력은 리프레쉬 시작 신호(refresh_start)를 "하이"로 출력하여 리프레쉬 동작을 수행한다.Accordingly, the output of the logic element NAND1 outputs the refresh start signal refresh_start to "high" by the arithmetic logic of the logic element NAND1 of the refresh selector 2 to perform the refresh operation.
즉, 리프레쉬 선택부(2)의 검출 노드(node 1)가 기준 전위(reference)보다 낮아지면 리프레쉬를 시작한다.That is, the refresh is started when the detection node node 1 of the refresh selector 2 is lower than the reference potential.
상기와 같이 상기 리프레쉬 선택부(2)의 논리 소자(NAND1)를 통하여 리프레쉬 모드로 들어가는 신호를 받아서 본 장치는 동작하기 시작한다.As described above, upon receiving a signal for entering the refresh mode through the logic element NAND1 of the refresh selector 2, the apparatus starts to operate.
상기 누설 검출부(1)로 부터 검출되는 누설이 셀의 데이터 잔류 최대 시간(Data Retention Maximum Time)에 다다르는 시점에 카운터부(3)를 작동시킨다.The counter unit 3 is operated at a time point when the leakage detected from the leak detector 1 reaches the data retention maximum time of the cell.
한편, 중간에 누설이 심하지 않아서 누설 검출부(1)의 검출 레벨이 안되더라도, 리프레쉬 선택부(2)의 논리 소자(NAND1)로 입력되는 외부의 리프레쉬 명령(refresh_command)으로도 본 회로를 구동할 수 있도록 강제 구동기를 첨가하여 사용자의 호환(interface)을 허용한다.On the other hand, even if the leak detection unit 1 is not at the detection level because the leakage is not severe, the circuit can be driven by an external refresh command (refresh_command) input to the logic element NAND1 of the refresh selector 2. Force user interface to allow user interface.
이상에서 상세히 설명한 바와 같이 본 발명은, 리프레쉬 동작시 셀 데이터의 누설을 검출하여 리프레쉬 동작을 셀의 상태에 따라 가변적으로 조정함으로써, 리프레쉬를 너무 자주해서 생기는 불필요한 전력의 소모를 방지할 수 있으며, 이로 인하여 회로의 성능 및 수명을 향상시킬 수 있는 효과가 있다.As described in detail above, the present invention detects leakage of cell data during the refresh operation and variably adjusts the refresh operation according to the state of the cell, thereby preventing unnecessary power consumption caused by the refresh too often. Due to this has the effect of improving the performance and life of the circuit.
본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.Preferred embodiments of the present invention are disclosed for purposes of illustration, and those skilled in the art will be able to make various modifications, changes, additions, and the like within the spirit and scope of the present invention, and such modifications and changes should be regarded as belonging to the following claims. something to do.
도 1 은 본 발명에 따른 리프레쉬 제어 장치의 회로 구성도이다.1 is a circuit diagram of a refresh control device according to the present invention.
< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>
1 : 누설 검출부 2 : 리프레쉬 선택부 1: Leak detection part 2: Refresh selection part
3 : 카운터부3: counter
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980028741A KR100535070B1 (en) | 1998-07-15 | 1998-07-15 | Refresh control unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980028741A KR100535070B1 (en) | 1998-07-15 | 1998-07-15 | Refresh control unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000008777A KR20000008777A (en) | 2000-02-15 |
| KR100535070B1 true KR100535070B1 (en) | 2006-03-20 |
Family
ID=19544395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980028741A KR100535070B1 (en) | 1998-07-15 | 1998-07-15 | Refresh control unit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100535070B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100641912B1 (en) * | 1998-12-24 | 2007-07-12 | 주식회사 하이닉스반도체 | Cell Leakage Current Detector |
| KR100546102B1 (en) * | 1999-06-30 | 2006-01-24 | 주식회사 하이닉스반도체 | Cell Leakage Current Monitoring Circuit |
| KR100481928B1 (en) * | 2002-07-04 | 2005-04-13 | 주식회사 하이닉스반도체 | Circuit for controlling a refresh period in a volatile memory device and method using the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04179164A (en) * | 1990-11-08 | 1992-06-25 | Sharp Corp | Semiconductor memory device |
| KR19980042579A (en) * | 1996-11-19 | 1998-08-17 | 모리가즈히로 | Semiconductor storage device |
-
1998
- 1998-07-15 KR KR1019980028741A patent/KR100535070B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04179164A (en) * | 1990-11-08 | 1992-06-25 | Sharp Corp | Semiconductor memory device |
| KR19980042579A (en) * | 1996-11-19 | 1998-08-17 | 모리가즈히로 | Semiconductor storage device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000008777A (en) | 2000-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0173980B1 (en) | Semiconductor integrated circuit device | |
| US7310284B2 (en) | Page access circuit of semiconductor memory device | |
| US4961167A (en) | Substrate bias generator in a dynamic random access memory with auto/self refresh functions and a method of generating a substrate bias therein | |
| KR100298432B1 (en) | Control Circuit for Controlling Power Consumption in Semiconductor Memory Device And Method Varying Bit-line Precharge Voltage Using the Same | |
| KR20000035203A (en) | Semiconductor memory device with precharge voltage correction circuit | |
| KR20050044627A (en) | Method and architecture for refreshing a 1t memory proportional to temperature | |
| KR20100052885A (en) | Semiconductor memory device | |
| JPH04344387A (en) | Semiconductor memory device using refresh-request- signal generator for executing refresh operation in response to temperature of element | |
| US7558125B2 (en) | Input buffer and method with AC positive feedback, and a memory device and computer system using same | |
| KR100323324B1 (en) | Semiconductor memory device | |
| KR0142967B1 (en) | Substrate bias voltage control circuit of semiconductor memory apparatus | |
| US11430507B2 (en) | Memory device with enhanced access capability and associated method | |
| EP1355315B1 (en) | Voltage detection circuit and method for semiconductor memory devices | |
| KR100263256B1 (en) | Self cut-off type sense amplifier operable over a wide range of power supply voltage | |
| KR100535070B1 (en) | Refresh control unit | |
| KR100244837B1 (en) | Semiconductor memory device capable of setting the magnitude of substrate voltage in accordance with the mode | |
| KR100699875B1 (en) | Semiconductor memory device improving sense amplifier structure | |
| WO2024000618A1 (en) | Memory cell detection method and device | |
| KR20040048028A (en) | Device for Stabilizing Electric Sources During Refresh Mode and the Method Therefor | |
| KR20070120655A (en) | Semiconductor memory device and method for self refresh therefore | |
| KR100487484B1 (en) | Refresh control circuit of semiconductor memory device | |
| KR0172233B1 (en) | Distribution type refresh mode control circuit | |
| KR20040051743A (en) | Device for controlling back bias voltage | |
| KR100344759B1 (en) | Semiconductor memory | |
| CN114822616A (en) | Sensitive amplifier, memory and working method of memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |