KR100528452B1

KR100528452B1 - 과부하 보호 회로를 갖는 전자 장치

Info

Publication number: KR100528452B1
Application number: KR1019980014366A
Authority: KR
Inventors: 이경상
Original assignee: 삼성전자주식회사
Priority date: 1998-04-22
Filing date: 1998-04-22
Publication date: 2006-02-17
Also published as: KR19990080833A

Abstract

본 발명의 패턴 퓨즈는 전원 공급 장치로부터 제공되는 전원을 로드로 공급하는 전원 라인에 병목 구간의 형태로 형성된다. 전원 공급 장치로부터 제공되는 전류가 로드의 정격 전류 이하일 때, 상기 패턴 퓨즈는 일반적인 전원 패턴과 같은 동작을 하고, 과전류가 유입될 때, 상기 패턴 퓨즈는 단락(short)되어 상기 로드로 입력되는 과전류를 차단시킨다. 그 결과, PCB 상에 구성된 회로 블록들을 과부하로부터 안전하게 보호할 수 있다. 또한, 패턴 퓨즈 양단에 SMD 패드를 형성하여 과부하로 인해 패턴 퓨즈가 파손되었을 때 패턴 퓨즈를 페라이트 비드 또는 저항으로 복구할 수 있다. 더욱이, 회로 기판 상에 페라이트 비드 또는 SMD가 설치되어 있는 경우, 생산 과정 또는 검사 과정에서 한 번 이상 수리되었음을 알 수 있으므로, 제품의 이력 관리에도 사용할 수 있다.

Description

과부하 보호 회로를 갖는 전자 장치{ELECTRONIC APPARATUS WITH OVERLOAD PROTECTIVE CIRCUIT}

본 발명은 과부하 보호 회로를 갖는 전자 장치에 관한 것으로, 좀 더 구체적으로는 전원의 과부하에 의해서 전자 장치에 구성된 각 회로 블록이 손상되는 것을 방지하기 위한 과부하 보호 회로에 관한 것이다.

전자 장치(electronic apparatus)에는 여러 가지 요인들에 의해서 고장이 발생되었을 때 전자 장치를 구성하는 각 유닛(unit)을 보호하기 위한 각종 보호 장치들이 구비되어 있다. 그 가운데 과부하(overload)로부터 시스템을 보호하기 위한 회로로는 OCP(over-current protection), SCP(short-circuit protection), 퓨즈(fuse) 등이 사용되고 있다. 상기 회로들은 과전류(over current) 또는 단락 전류(short circuit current) 등의 과부하로부터 전자 장치를 보호한다.

도 1은 과부하로부터 전자 장치를 보호하기 위한 과부하 보호 회로가 전원 공급 장치 내에 구성된 것을 나타낸 블록도이다.

도 1을 참조하면, 회로 기판(printed circuit board; PCB) 상에 구성된 여러 가지의 회로 블록들(20_1, 20_2, 20_3)은 전원 공급 장치로부터 제공된 전원을 전원 라인을 통해 공급받는다. 상기 전원 공급 장치(10) 내부에는 상기 회로 블록들을 과부하로부터 보호하기 위한 과부하 보호 회로(12)가 구성되어 있다. 상기 과부하 보호 회로(12)는 상술한 OCP, SCP, 퓨즈 등으로 구성되어, 상기 회로 블록들로 과전류 또는 단선 전류 등이 유입될 때 그 기능을 수행한다.

일반적으로 과부하 보호 회로(12)로 많이 사용되는 퓨즈는 그 자체의 특성상 퓨즈가 허용하는 정격 전류(rated current)가 흐를 때 4시간 이상을 견딜 수 있도록 되어 있다. 그리고, 순간적인 서어지 전류(surge current)에 의해서 단락(short)되지 않아야 하므로 정격 전류의 최소 1.5-2배의 정격(rating)을 갖는 퓨즈를 사용하게 된다. 따라서, 불확실한 단락 현상이 발생되었을 때 퓨즈가 단락되지 못해 정격 전류 이상의 전류가 계속 흐르는 경우가 있다. 이러한 경우, 회로 기판(PCB)의 병목 지점 또는 전선이 가늘어지는 부분에서 열이 발생하여 화재나 안전상의 문제가 발생할 수 있다.

또 다른 방법으로, OCP, SCP 등의 과부하 보호 회로를 전자 장치의 각 회로 블록 내에 설치하여 각각의 회로 블록을 과부하로부터 보호하도록 하였다. 그러나, 상기 OCP, SCP 등의 보호 회로는 완전히 단락(short)될 때에만 보호 기능을 수행하도록 되어 있어서 완벽한 보호 기능을 수행하기 어렵다. 더욱이, 각 회로 블록이 각기 다른 종류의 전원(예를 들어, +3.3V, +5V, +12V, +24V, -12V, -5)을 공급받아 동작하는 경우, 상기 OCP, SCP 등의 회로를 각각의 회로 블록 내에 설치하는 것은 전자 장치의 가격 상승 요인이 된다.

따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로, 추가적인 비용 없이 전자 장치를 구성하는 각 회로 블록을 과부하로부터 보호할 수 있는 보호 회로와, 과부하로 인하여 상기 보호 회로가 파손되었을 때 용이하게 복구할 수 있는 과부하 보호 회로를 제공하는데 있다

상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 과부하 보호 회로를 갖는 전자 장치는: 전원 공급 장치로부터 전원을 공급받아 동작하는 복수 개의 회로 블록들과; 상기 각각의 회로 블록의 전원 입력단에 각기 구성된 복수 개의 퓨즈들을 포함하여, 상기 전원 공급 장치로부터 과전류가 상기 회로 블록들로 유입되는 것을 방지한다.

이 실시예에 있어서, 상기 퓨즈는 인쇄 회로 기판(printed circuit board) 상에 인쇄 회로의 폭보다 좁은 소정의 폭을 갖고, 소정의 길이 및 두께를 갖는 동박으로 형성된다.

이 실시예에 있어서, 상기 퓨즈는 길이와 두께를 일정하게 하고, 폭을 변경함으로써 상기 퓨즈의 용량을 설정한다.

이 실시예에 있어서, 상기 퓨즈의 양단에 SMD(surface mount device) 패드를 부가하여, 상기 퓨즈가 파손되는 경우, 페라이트 비드(ferrite bead) 또는 저항을 상기 SMD 패드 사이에 구성할 수 있다.

(실시예)

이하, 본 발명의 실시예를 첨부된 도면 도 2 및 도 3을 참조하여 상세히 설명한다.

본 발명의 신규한 패턴 퓨즈는 전원 공급 장치로부터 제공되는 전원을 로드로 공급하는 전원 라인에 병목 구간의 형태로 형성된다. 전원 공급 장치로부터 제공되는 전류가 로드의 정격 전류 이하일 때, 상기 패턴 퓨즈는 일반적인 전원 패턴과 같은 동작을 하고, 과전류가 유입될 때, 상기 패턴 퓨즈는 단락(short)되어 상기 로드로 입력되는 과전류를 차단시킨다. 그 결과, PCB 상에 구성된 회로 블록들을 과부하로부터 안전하게 보호할 수 있다. 또한, 패턴 퓨즈 양단에 SMD 패드를 형성하여 과부하로 인해 패턴 퓨즈가 파손되었을 때 패턴 퓨즈를 페라이트 비드 또는 저항으로 복구할 수 잇다. 더욱이, 회로 기판 상에 페라이트 비드 또는 SMD가 설치되어 있는 경우, 생산 과정 또는 검사 과정에서 한 번 이상 수리되었음을 알 수 있으므로, 제품의 이력 관리에도 사용할 수 있다.

도 2는 본 발명의 바람직한 실시예에 따른 패턴 퓨즈가 각각의 회로 블록 내에 구성된 것을 나타낸 블록도이다.

도 2를 참조하면, 본 발명의 패턴 퓨즈들(PF1, PF2, PFn)은 회로 기판(PCB) 상에 구성된 회로 블록들(30_1, 30_2, 30_n)내에 각각 형성된다. 특히, 전원 공급 장치(10)와 로드들(L1, L2, Ln)의 전원 입력단 사이에 구성되어 상기 전원 공급 장치(10)로부터 과전류가 상기 로드들(L1, L2, Ln)로 유입되는 것을 방지한다.

도 3은 본 발명의 실시예에 따른 패턴 퓨즈가 회로 기판 상에 형성된 것을 도시한 도면이다.

도 3을 참조하면, 본 발명의 패턴 퓨즈(60)는 회로 기판(PCB) 상에 형성된 두 전원 라인(40a 및 40b) 가운데 병목 구간으로 형성된다. 도면에 도시된 40a 와 40b 는 전원 라인으로 전원 공급 장치와 각 로드들의 전원 입력단을 연결하여 전원 공급 장치로부터 제공된 전원을 각 로드들로 공급한다. 50a 와 50b 는 SMD 패드(surface mount device pad)로 상기 패턴 퓨즈가 단락 되었을 때 새로운 물질로 이를 교체할 수 있도록 한다. 상기 패턴 퓨즈(60)는 상기 전원 라인(40a, 40b)과 동일한 재질로 형성되는데 그 단면적은 상기 전원 라인(40a, 40b)보다 작게 설정하여 로드를 과전류로부터 보호할 수 있다.

일반적으로 도체의 저항은 도체의 고유 저항(ρ)과 길이(l)에 비례하고, 단면적(S)에 반비례하는 특성이 있다. 이를 수식으로 표현하면 다음과 같다.

이와 같은 도체의 특성을 이용하여 상기 패턴 퓨즈(60)의 저항 값을 설정할 수 있다. 이는 상기 패턴 퓨즈(60)의 두께를 상기 전원 라인(40a, 40b)과 동일하게 하고, 길이(l)를 고정하여, 폭(d)을 변경함으로써 가능하다. 상기 패턴 퓨즈(60)는 과부하로부터 보호하고자 하는 회로 블록의 정격 전류에 따라 다양한 저항 값을 설정할 수 있으므로, 다양한 패턴 저항을 형성할 수 있다. 상기 패턴 퓨즈(60)는 두께(t)와 폭(d)을 일정하게 하고 길이(l)를 변경하여 다양한 패턴 퓨즈를 얻을 수 있지만, 상기한 방법보다 상당히 제한적이다. 따라서, 상기 패턴 퓨즈(60)의 폭(d)을 상기 전원 라인(40a, 40b)보다 좁게 형성하여 단면적(S)을 작게 함으로써 같은 재질의 전원 라인보다 저항 값을 크게 설정한다.

다음에는 전원 라인보다 저항 값이 큰 패턴 퓨즈에 과전류가 유입될 때, 패턴 퓨즈(60)에 발생하는 열을 설명한다. 일반적으로 소자에 발생하는 열(heat)을 수식으로 표현하면 다음과 같다.

H = 0.24×I²×R×t

이 수식에서 H는 상기 패턴 퓨즈(60)에서 발생하는 열이며, 단위는 주울(Joule)이다. 상기 수식에서 I는 상기 패턴 퓨즈(60)에 흐르는 전류이고, R은 상기 패턴 퓨즈(60)의 전체 저항, t는 상기 패턴 퓨즈(60)의 두께이다. 상기 수식에 따르면, 과전류가 유입될 때 상기 패턴 퓨즈(60)에는 높은 저항 값과 과전류에 의해 열이 집중적으로 발생한다. 순간적으로 고열이 발생하면 상기 패턴 퓨즈(60)는 단락된다. 즉, 상기 패턴 퓨즈(60)는 일반적인 퓨즈와 동일한 특성을 갖는다. 다시 말하면, 전원 공급 장치로부터 제공되는 전류가 로드의 정격 전류 이하일 때, 상기 패턴 퓨즈(60)는 일반적인 전원 패턴과 같은 동작을 한다. 만일 상기 전원 공급 장치로부터 상기 로드의 정격 전류보다 큰 과전류가 입력될 때, 상기 패턴 퓨즈(60)는 단락(short)되어 상기 로드로 입력되는 과전류를 차단시킨다.

본 발명의 실시예에 따른 과부하 보호 회로는 패턴 퓨즈(60)의 양단에 SMD 패드(50a, 50b)가 형성되어 있다. 오늘날 전자 장치는 대부분 소형화, 집적화되어 있어서 사소한 작업 불량이나 부주의에 의해 패턴 퓨즈가 단락되는 경우가 발생할 수 있는데, 패턴 퓨즈의 단락으로 전자 장치를 사용할 수 없다면 엄청난 손실이 발생한다. 그러므로, 상기 패턴 퓨즈(60)가 단락되었을 때, 패턴 퓨즈의 단락 원인을 제거하고 나서 SMD 패드(50a, 50b) 사이에 페라이트 비드(ferrite bead) 또는 0Ω의 저항을 상기 SMD 패드(50a, 50b) 사이에 구성하여 전자 장치를 계속 사용할 수 있도록 하였다.

도 4는 도 3에 도시된 패턴 퓨즈가 손상되었을 때 이를 복구시키기 위한 일 예를 도시한 도면이다.

도 4를 참조하면, PCB 기판(70) 상에 형성된 패턴 퓨즈(60)가 단락되면, 전원 공급 장치에서 로드로 공급되는 전원이 차단된다. 이를 복구시키기 위하여 SMD 패드(50a, 50b) 사이에 페라이트 비드(65)를 접속한다. 페라이트 비드(65)를 접속시킴으로써, 전원 공급 장치로부터 제공되는 전원이 정상적으로 로드로 공급된다.

도 5는 도 3에 도시된 패턴 퓨즈가 손상되었을 때 이를 복구시키기 위한 다른 예를 도시한 도면이다.

도 5를 참조하면, PCB 기판 상의 전원 라인에 형성된 패턴 퓨즈(60)의 양 측면에 패턴 퓨즈(60)와 동일한 제 1 및 제 2의 보조 패턴 퓨즈들(62, 64)을 형성하고, 상기 보조 패턴 퓨즈(62, 64) 각각의 양단에 SMD 패드(52a, 52b 및 54a, 54b)를 형성한다. 상기 패턴 퓨즈들(60, 62, 64) 및 SMD 패드들(50a, 50b, 52a, 52b, 54a, 54b)은 모두 동일한 PCB 기판 상에 형성된다. 전원 라인에 형성된 패턴 퓨즈(60)가 단락되었을 때 이를 복구시킨 예가 도 6에 도시되어 있다.

도면을 참조하면, 전원 라인에 형성된 패턴 퓨즈(60)가 단락되면, 단락된 패턴 퓨즈(60)의 양단에 형성된 SMD(50a, 50b)와, 상기 제 1 보조 패턴 퓨즈(62) 양단에 형성된 SMD(52a, 52b)를 납땜으로 연결시킨다. 제 2 보조 패턴 퓨즈(64)는 상기 제 1 보조 패턴 퓨즈(62)가 단락되었을 때, 전원 라인을 다시 연결시키기 위한 여분의 패턴 퓨즈이다.

상술한 바와 같이, PCB 회로 기판 상에 형성된 패턴 퓨즈가 단락되는 경우, 패턴 퓨즈의 단락 원인을 제거하고, SMD 패드 사이에 상기 페라이트 비드 또는 저항을 구성하거나, 여분의 패턴 퓨즈를 이용하여 복구시킬 수 있다. 더욱이, 회로 기판 상에 페라이트 비드 또는 SMD가 설치되어 있는 경우, 생산 과정 또는 검사 과정에서 한 번 이상 수리되었음을 알 수 있으므로, 제품의 이력 관리에도 사용할 수 있다.

이와 같은 본 발명에 따르면, PCB 상에 구성된 회로 블록들의 전원 입력단에 패턴 퓨즈를 형성하여 각각의 회로 블록들을 과부하로부터 안전하게 보호할 수 있다. 또한, 패턴 퓨즈 양단에 SMD 패드를 형성하여 과부하로 인해 패턴 퓨즈가 파손되었을 때 패턴 퓨즈를 페라이트 비드 또는 저항으로 복구할 수 있다. 더욱이, 회로 기판 상에 페라이트 비드 또는 SMD가 설치되어 있는 경우, 생산 과정 또는 검사 과정에서 한 번 이상 수리되었음을 알 수 있으므로, 제품의 이력 관리에도 사용할 수 있다.

도 1은 과부하로부터 전자 장치를 보호하기 위한 과부하 보호 회로가 전원 공급 장치 내에 구성된 것을 나타낸 블록도;

도 2는 본 발명의 바람직한 실시예에 따른 패턴 퓨즈가 각각의 회로 블록 내에 구성된 것을 나타낸 블록도;

도 3은 본 발명의 실시예에 따른 패턴 퓨즈가 회로 기판 상에 형성된 것을 도시한 도면;

도 4는 도 3에 도시된 패턴 퓨즈가 손상되었을 때 이를 복구시키기 위한 일 예를 도시한 도면;

도 5는 도 3에 도시된 패턴 퓨즈가 손상되었을 때 이를 복구시키기 위한 다른 예를 도시한 도면; 그리고

도 6은 도 5에 도시된 패턴 퓨즈가 손상되었을 때 이를 복구시킨 것을 도시한 도면이다.

* 도면의 주요 부분에 대한 부호의 설명*

10 : 전원 공급 장치 12 : 과부하 보호 회로

20_1, 20_2, 20_n : 회로 블록 30_1, 30_2, 30_n : 회로 블록

40a, 40b : 전원 라인

50a, 50b, 52a, 52b, 54a, 54b : SMD 패드

60, 62, 64 : 패턴 퓨즈 65 : 페라이트 비드

Claims

전원 공급 장치로부터 전원을 공급받아 동작하는 복수 개의 회로 블록들과;

상기 각각의 회로 블록의 전원 입력단에 각기 구성된 복수 개의 퓨즈들을 포함하여,

상기 전원 공급 장치로부터 과전류가 상기 회로 블록들로 유입되는 것을 방지하고;

상기 퓨즈는 인쇄 회로 기판(printed circuit board) 상에 인쇄 회로의 폭보다 좁은 소정의 폭을 갖고, 소정의 길이 및 두께를 갖는 동박으로 형성되는 것을 특징으로 하는 전자 장치.
제 1 항에 있어서,

상기 퓨즈는 길이와 두께를 일정하게 하고, 폭을 변경함으로써 상기 퓨즈의 용량을 설정하는 것을 특징으로 하는 전자 장치.
제 1 항에 있어서,

상기 퓨즈의 양단에 SMD(surface mount device) 패드를 부가하여, 상기 퓨즈가 파손되는 경우, 페라이트 비드(ferrite bead) 또는 저항을 상기 SMD 패드 사이에 구성할 수 있는 것을 특징으로 하는 전자 장치.