KR100527635B1 - 직교주파수분할 다중접속 시스템의 부채널 할당 장치 및그 방법, 직교주파수분할 다중접속 시스템의 부채널역할당 장치 및 그 방법 - Google Patents

직교주파수분할 다중접속 시스템의 부채널 할당 장치 및그 방법, 직교주파수분할 다중접속 시스템의 부채널역할당 장치 및 그 방법 Download PDF

Info

Publication number
KR100527635B1
KR100527635B1 KR10-2003-0095458A KR20030095458A KR100527635B1 KR 100527635 B1 KR100527635 B1 KR 100527635B1 KR 20030095458 A KR20030095458 A KR 20030095458A KR 100527635 B1 KR100527635 B1 KR 100527635B1
Authority
KR
South Korea
Prior art keywords
bit
subchannel
bits
multiple access
frequency division
Prior art date
Application number
KR10-2003-0095458A
Other languages
English (en)
Other versions
KR20050064159A (ko
Inventor
이영하
김준우
박윤옥
Original Assignee
삼성전자주식회사
한국전자통신연구원
에스케이 텔레콤주식회사
주식회사 케이티프리텔
하나로텔레콤 주식회사
주식회사 케이티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 한국전자통신연구원, 에스케이 텔레콤주식회사, 주식회사 케이티프리텔, 하나로텔레콤 주식회사, 주식회사 케이티 filed Critical 삼성전자주식회사
Priority to KR10-2003-0095458A priority Critical patent/KR100527635B1/ko
Publication of KR20050064159A publication Critical patent/KR20050064159A/ko
Application granted granted Critical
Publication of KR100527635B1 publication Critical patent/KR100527635B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0001—Arrangements for dividing the transmission path
    • H04L5/0003—Two-dimensional division
    • H04L5/0005—Time-frequency
    • H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path

Abstract

본 발명은 직교주파수분할 다중접속 시스템에서 데이터 부 반송파에서 부 채널로 할당하는 직교주파수분할 다중접속 시스템의 부채널 할당 장치 및 그 방법, 그리고 직교주파수분할 다중접속 시스템에서 부채널에서 데이터 부 반송파로 역할당하는 직교주파수분할 다중접속 시스템의 부채널 역할당 장치 및 그 방법에 관한 것이다. 본 발명은 데이터 부반송파의 부채널로의 할당에 있어 부채널안의 부반송파 번호, 부채널 번호 및 기지국 식별자를 입력으로 하여 합산부, 순열 저장부, 비트 결합부를 통해 단순하고 효율적인 부채널 할당 하드웨어구조를 구현한다. 또한, 본 발명은 부채널로부터 데이터 부반송파로의 역할당에 있어 전체 부반송파 번호 및 기지국 식별자를 입력으로 하여 비트 분할부, 감산부, 역순열 저장부를 통해 단순하고 효율적인 부채널 역할당 하드웨어구조를 구현한다. 이를 통해, 저전력 및 전송 속도를 더욱 개선할 수 있다.

Description

직교주파수분할 다중접속 시스템의 부채널 할당 장치 및 그 방법, 직교주파수분할 다중접속 시스템의 부채널 역할당 장치 및 그 방법{SUB-CHANNEL ALLOTMENT APPARATUS OF ORTHOG0NAL FREQUENCY DIVISION MULTIPLE ACCESS AND METHOD THEREOF, SUB-CHANNEL REVERSE-ALLOTMENT APPARATUS OF ORTHOGONAL FREQUENCY DIVISION MULTIPLE ACCESS AND METHOD THEREOF}
본 발명은 직교주파수분할 다중접속(Orthogonal Frequency Division Multiple Access, 'OFDMA') 시스템에 관한 것으로서, 특히 직교주파수분할 다중접속 시스템에서 데이터 부반송파에서 부채널로 할당하는 직교주파수분할 다중접속 시스템의 부채널 할당 장치 및 그 방법, 그리고 직교주파수분할 다중접속 시스템에서 부채널에서 데이터 부반송파로 역할당하는 직교주파수분할 다중접속 시스템의 부채널 역할당 장치 및 그 방법에 관한 것이다.
일반적으로 다중경로 채널을 통해 신호를 전송할 경우, 수신신호는 다중경로에 의한 심볼간 간섭(Inter-Symbol Interference, 'ISI')이 발생하게 된다. 특히, 고속 데이터 전송 시에는 심볼의 주기가 채널의 지연 확산보다 작기 때문에 ISI가 더욱 심해져 ISI에 의한 왜곡을 보상하여 송신 신호를 정확히 복원하기 위해서는 복잡한 수신 기법이 필요하게 된다. 이러한 ISI에 의한 신호의 왜곡 현상을 줄이기 위해서는 심볼의 주기가 채널의 지연 확산보다 커야 하며, 이러한 다중경로 채널에서의 왜곡을 간단히 보상할 수 있는 변조 방식으로 직교주파수 분할 다중(OFDM) 방식이 제안되었다.
이러한 OFDM 방식은 단일 반송파를 이용한 전송 방식과는 달리 상호 직교성을 갖는 다수의 부반송파(sub-carrier)를 이용하여 데이터를 전송하게 된다. 즉, 상기 OFDM 방식은 입력되는 데이터를 변조에 사용되는 부반송파의 수만큼 직렬 및 병렬 변환을 수행하고, 변환된 각 데이터를 해당 부반송파를 이용해 변조시킴으로써 데이터 전송속도를 그대로 유지시키면서 각 부반송파에서의 심볼 주기를 부반송파의 수만큼 길어지게 한다. 상기 OFDM 방식은 상호 직교성을 갖는 부반송파를 사용하므로 기존의 FDM(Frequency Division Multiplex)에 비해 대역폭 효율이 좋고, 심볼 주기가 길어지게 되므로 단일 반송파 변조에 비해 ISI에 강한 특성을 지닌다.
상기 OFDM 시스템에서 송신단 및 수신단의 변조 및 복조 과정은 각각 IDFT(Inverse Discrete Fourier Transform)와 DFT(Discrete Fourier Transform)를 수행한 것과 같으며, 이는 IFFT(Inverse Fast Fourier Transform)와 FFT(Fast Fourier Transform)를 사용하여 효율적으로 구현할 수도 있다. 또한, 채널의 지연 확산보다 긴 보호구간(Guard Interval)을 전송되는 심볼 주기마다 삽입하게 되면 부반송파간의 직교성이 유지되어 부반송파간 간섭(Inter-Carrier Interference, 'ICI')이 발생하지 않게 되고, 또한 다중경로 채널에 의한 OFDM 심볼이 겹치지 않게 되어 인접한 심볼 상호간의 ISI를 완전히 제거할 수 있다.
한편, OFDMA 시스템에서 데이터 전송 및 다중 가입자에 대한 접속은 부채널(sub-channel)이라는 것으로 구분되어 진다. 즉, 몇 개의 부반송파(sub-carrier)들이 모여 부채널을 구성하게 되며, 이러한 부채널들이 모여 전체 OFDMA 시스템을 이루게 된다. 이는 IEEE 표준인 802.16a WirelessMAN-OFDMA PHY 계층에 적용되어 있는 무선 접속 규격으로 다중 접속을 위해 부반송파로 이루어진 부 채널 단위로 할당하게 된다. 여기서, 기지국 섹터마다 주어진 기지국 식별자에 의해 할당 방법이 달라지게 되는데, 이는 기지국간의 간섭을 막고 주파수 할당의 효율성을 높이기 위함이다.
여기서, 802.16a WirelessMAN-OFDMA PHY에 제시된 부반송파의 부채널로의 할당하기 위해서는 여러 가지 복잡한 연산이 요구되는데, 이를 실제 구현하기 위해서는 경우의 수에 해당하는 것을 메모리에 저장하여 매핑을 할 수밖에 없는 상황이 발생할 수 있다. 또한, 상기와 같이 메모리에 저장하여 매핑하는 방법으로 할당된 부 반송파의 인덱스를 다시 원래대로 복구해야 하므로 이를 구현하기 위한 단순화된 구조가 요구된다.
본 발명이 이루고자 하는 기술적 과제는 상기한 종래 기술의 문제점을 해결하기 위한 것으로 보다 효율적이고 단순화된 직교주파수분할 다중접속 시스템의 부채널 할당 장치 및 그 방법 그리고 역할당 장치 및 그 방법을 제공하기 위한 것이다.
상기한 목적을 달성하기 위한 본 발명의 특징에 따른 직교주파수분할 다중접속 시스템의 부채널 할당 장치는
직교주파수분할 다중접속 시스템에서 데이터 부반송파의 부채널로 할당하는 직교주파수분할 다중접속 시스템의 부채널 할당 장치에 있어서,
부채널안의 부반송파 번호에 대응하는 제1 비트에서 전체 부채널의 수에 대응하는 제2 비트의 비트수에 해당하는 하위 비트만 취한 비트와 부채널 번호에 대응하는 제3 비트를 합산하는 제1 합산부;
순열 데이터를 저장하고 있는 순열 저장부;
기지국 식별자에 대응하는 제4 비트를 2배 승산하는 승산기부;
상기 제4 비트와 상기 승산기부의 출력비트 중에서 상기 제1 비트가 상기 제2비트보다 큰 값인지 여부에 따라 선택하여 출력하는 선택부;
상기 제1 합산부에서 출력되는 비트에 따라 상기 순열 저장부에 대응되어 출력되는 비트와 상기 선택부에서 출력되는 비트를 합산하는 제2 합산부;
상기 제1 비트에서 상기 제2 비트의 비트수만큼 상위 비트로 이동시키며, 이동시킨 비트를 상기 제2 합산부에서 출력되는 비트와 결합하여 출력하는 비트 결합부를 포함한다.
본 발명의 다른 특징에 따른 직교주파순분할 다중접속 시스템의 부채널 할당 방법은
직교주파수분할 다중접속 시스템에서 데이터 부반송파의 부채널로 할당하는 방법에 있어서,
(a) 부채널안의 부반송파 번호에 대응하는 제1 비트에서 전체 부채널의 수에 대응하는 제2 비트의 비트수에 해당하는 하위 비트만 취한 비트와 부채널 번호에 대응하는 제3 비트를 합산하는 단계;
(b) 상기 단계(a)에서 합산된 비트에 대응하는 순열데이터를 구하는 단계;
(c) 기지국 식별자에 대응하는 제4 비트를 2배 승산하는 단계;
(d) 상기 제4 비트와 상기 단계(c)에서 승산된 비트 중에서 상기 제1 비트가 상기 제2 비트보다 큰 값인지 여부에 따라 선택하는 단계;
(e) 상기 단계(b)에서 구한 순열데이터에 대응하는 비트와 상기 단계(d)에서 선택한 비트를 합산하는 단계;
(f) 상기 제1 비트에서 상기 제2 비트의 비트수만큼 상위 비트로 이동시키며, 이동시킨 비트를 상기 단계(e)에서 합산된 비트와 결합하여 출력하는 단계를 포함한다.
본 발명의 또 다른 특징에 직교주파수분할 다중접속 시스템의 부채널 역할당 장치는
직교주파수분할 다중접속 시스템에서 부채널로부터 데이터 부반송파로 역할당하는 직교주파수분할 다중접속 시스템의 부채널 역할당 장치에 있어서,
전체 부반송파 번호에 대응하는 제1 비트에서, 부채널안의 부반송파 번호에 대응하는 제2 비트의 비트수만큼에 해당하는 상위비트와 상기 상위비트를 제외한 나머지 하위비트를 분리하는 비트 분할부;
기지국 식별자에 대응하는 제3 비트를 2배 승산하는 승산기부;
상기 제3 비트와 상기 승산기부의 출력비트 중에서, 상기 비트 분할부에서 분리된 상위비트가 전체 부채널의 수에 대응하는 제4 비트보다 큰 값인지 여부에 따라 선택하여 출력하는 선택부;
상기 비트분할부에서 분리된 하위비트에서 상기 선택부의 출력비트를 감하는 제1 감산부;
역순열 데이터를 저장하고 있는 역순열 저장부;
상기 제1 감산부에서 출력되는 비트에 따라 상기 역순열 저장부에 대응되어 출력되는 비트에서, 상기 비트 분할부에서 분리된 상위비트에서 상기 제4 비트의 비트수에 해당하는 하위 비트만 취한 비트를 감하여 출력하는 제2 감산부를 포함한다.
본 발명의 또 다른 특징에 따른 직교주파수분할 다중접속 시스템의 부채널 역할당 방법은
직교주파수분할 다중접속 시스템에서 부채널로부터 데이터 부반송파로 역할당하는 방법에 있어서,
(a) 전체 부반송파 번호에 대응하는 제1 비트에서, 부채널안의 부반송파 번호에 대응하는 제2 비트의 비트수만큼에 해당하는 상위비트와 상기 상위비트를 제외한 나머지 하위비트를 분리하는 단계;
(b) 기지국 식별자에 대응하는 제3 비트를 2배 승산하는 단계;
(c) 상기 제3 비트와 상기 단계(b)에서 승산한 비트 중에서, 상기 단계(a)에서 분리된 상위비트가 전체 부채널의 수에 대응하는 제4 비트보다 큰 값인지 여부에 따라 선택하는 단계;
(d) 상기 단계(a)에서 분리된 하위비트에서 상기 단계(c)에서 선택한 비트를 감하는 단계;
(e) 상기 단계(d)에서 감한 비트에 대응하는 순열데이터를 구하는 단계;
(f) 상기 단계(e)에서 구한 순열데이터에 대응하는 비트에서, 상기 단계(a)에서 분리된 상위비트에서 상기 제4 비트의 비트수에 해당하는 하위 비트만 취한 비트를 감하여 출력하는 단계를 포함한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
이제 본 발명의 실시예에 대하여 첨부한 도면을 참조하여 상세하게 설명한다.
먼저, IEEE 표준인 802.16a WirelessMAN-OFDMA PHY에서 제시된 부채널을 할당하는 수식을 알아보면 아래 수식과 같다.
상기 수학식 1에서, Nsubchannel 은 전체 부채널의 수를 나타낸다. 또한, n은 부채널안에 있는 부 반송파의 인덱스(번호)를 나타내며, s는 부채널의 인덱스를 나타낸다. P는 순열로서 {3, 18, 2, 8, 16, 10, 11, 15, 26, 22, 6, 9, 27, 20, 25, 1, 29, 7, 21, 5, 28, 31, 23, 17, 4, 24, 0, 13, 12, 19, 14, 30}을 나타내는데, Ps는 P 순열을 s번 왼쪽으로 회전(rotate) 시키는 것을 의미하며, Ps[j]는 Ps 순열의 j번째 값을 의미한다. 또한, Xmod(k)는 모듈로(modulo) 연산으로 X를 k로 나눈 나머지를 나타내고, IDcell은 기지국 식별자인 셀 아이디(Cell ID)를 나타낸다.
여기서, 상기 수학식 1과 같은 방법으로 부반송파의 부채널로의 할당을 위해서는 몇 개의 파라미터가 정의되어 있어야 한다. 802.16a WirelessMAN-OFDMA PHY 에 정의되어 있는 파라미터에 따르면, 전체 부반송파는 2048개이며, 전체 부채널의 수(Nsubchannel)는 32개이다. 또한, 부채널 안에 있는 부반송파의 인덱스(번호)(n)는 하향 링크에서는 0∼47(48개)이며 상향 링크는 0∼52(53개)인데, 여기서 상향 링크가 더욱 많은 부채널 안에 있는 부반송파의 인덱스(n)를 가지는 이유는 상향 링크에서는 파일롯 톤이 포함되어 있기 때문이다. 그리고, IDcell은 0∼31(32개)이다.
아래에서 설명하는 본 발명의 실시예에 따른 OFDMA 시스템에서의 부채널 할당 장치 및 그 방법과 역할당 장치 및 그 방법은 상기 수학식 1을 보다 효율적이고 단순화된 구조로 구현한 것이다. 이때, 아래에서는 수학식 1을 구현하기 위한 OFDMA 시스템에서의 부채널 할당 장치, 역할당 장치에서는 설명의 편의를 위해 상기 802.16a WirelessMAN-OFDMA PHY에서 정한 파라미터를 이용하여 설명하며, 당업자에 의한 파라미터의 변경할 수 있음은 자명하다.
도 1은 본 발명의 실시예에 따른 OFDMA 시스템에서의 부채널 할당 장치(100) 즉, 부반송파의 부채널로의 할당을 수행하는 부채널 할당 장치의 입력과 출력을 개략적으로 나타내는 도면이다.
도 1에 나타낸 바와 같이 부채널 할당 장치(100)는 부채널 안의 부반송파 번호(인덱스)(n)와 부채널 번호(Nsubchannel), 기지국 식별자인 Cell ID(0∼31)에 따라 전체 부반송파 번호(인덱스)가 출력된다. 이때, 출력되는 전체 부반송파 인덱스(번호)는 하향 링크의 경우 1536(즉, 32(부채널의 개수)×48(하향 링크에서의 부채널안의 부반송파 인덱스(n))인 0∼1535가 되며, 상향 링크의 경우 1696(즉, 32(부채널의 개수(Nsubchannel))×53(상향 링크에서의 부채널안의 부반송파 인덱스(n))인 0∼1695가 된다.
이때, 이를 하드웨어로 구현하기 위해서는 부호없는(unsigned value) 이진수로 표현해야하는데, 부채널안의 부반송파 인덱스(번호)(n)는 6비트로 표현되며, 부채널의 인덱스(s)와 IDcell은 5비트로 표현 가능하다. 또한, 전체 부반송파 인덱스(번호)는 2048개이므로 11비트로 표현 가능하다. 도 1에서는 이러한 이진수 표현을 함께 나타내었다.
도 2는 본 발명의 실시예에 따른 OFDMA 시스템에서의 부채널 할당 장치를 나타내는 도면이다. 즉, 도 2는 상기 수학식 1을 효율적이고 단순하게 하드웨어로 구현한 도면이다.
도 2에 나타낸 바와 같이 본 발명의 실시예에 따른 OFDMA 시스템에서의 부채널 할당 장치는 합산부 1(110), 순열 저장부(120), 2배 승산기부(130), 선택부(140), 합산부 2(150), 비트 결합부(160)를 포함한다.
합산부 1(110)은 부채널안의 부반송파 번호(인덱스)(n)의 하위 5비트만 취한 값(도 2에서는 [4:0]으로 나타내었음)과 부채널 번호(인덱스)(s)인 5비트를 합산하는 기능을 한다. 여기서, 상기 합산부 1(110)은 수학식 1에서 Ps[nmod(Nsubchannel) ]에 해당하는 부분을 하드웨어로 구현한 것이다. Nsubchannel은 전체 부채널의 수를 나타낸 것으로 상기에서 32이고 n(부채널안의 부반송파의 번호)은 6비트이며, nmod(Nsubchannel)은 n(부채널안의 부반송파 번호)을 Nsubchannel을 나눈 나머지를 나타내므로 nmod(Nsubchannel)은 n의 하위 5비트만을 취하면 된다. 또한, Ps는 순열을 s(부채널의 번호)만큼 왼쪽으로 회전시키는 것(왼쪽으로 회전시키지 않은채 이의 2진수 계산에서 있어서는 덧셈에 대응됨)을 나타내므로 Ps[nmod(Nsubchannel)]는 n(부채널안의 부반송파의 번호)의 하위 5비트와 s를 더한 것의 순열지점(여기서, Ps[j]는 P 순열을 s번 왼쪽으로 회전한 것에서 j번째 값을 의미하기 때문에 n의 하위 5비트와 s를 더한 것의 순열지점이 이에 해당함)을 의미하게 되며, 이는 합산부 1(110)과 같이 구현이 가능하다. 이때, 합산부 1(110)의 출력은 순열데이터(P) 중에서 선택할 값의 번호에 대응된다.
이때, 상기 순열 저장부(120)는 수학식 1에서 나타낸 순열 P를 순서대로 테이블 형태로 저장하고 있다. 따라서, 합산부 1(110)의 출력 값은 순열 저장부(120)에 저장된 순열 P와 매칭되어, 수학식 1에서의 Ps[nmod(Nsubchannel)]에 대응되는 값이 순열 저장부(120)에서 출력된다.
선택부(140)는 기지국 식별자(IDcell)에 1을 곱한 값과 기지국 식별자(IDcell)에 2를 곱한 값에 대한 선택을 부채널안의 부반송파 번호(n)의 최상위 비트에 따라 선택하여 출력한다. 즉, 선택부(140)는 부채널안의 부반송파 번호(n)의 최상위 비트가 '0'인 경우에는 기지국 식별자(IDcell)에 해당하는 값을 출력하고, 부채널안의 부반송파 번호(n)의 최상위 비트가 '1'인 경우에는 기지국 식별자에 2를 곱한 값에 해당하는 값을 출력한다. 여기서, 2배 승산기부(130)에 의해 기지국 식별자에 2를 곱한 값을 구현할 수 있다.
여기서, 선택부(140)와 2배 승산기부(130)는 수학식 1에서 IDcell·ceil[(n+1)/Nsubchannel]에 대응되는 부분을 하드웨어로 구현한 것이다. ceil[(n+1)/Nsubchannel]은 n(부채널안의 부반송파 번호)이 Nsubchannel(전체 부채널의 수)보다 큰 경우에는 2이고, 그렇치 않은 경우에는 1을 나타낸다. 이때, 상기에서 Nsubchannel이 32(즉,'100000'임)이고, n이 6비트이므로 ceil[(n+1)/Nsubchannel]은 n의 최상위 비트가 '1'인 경우는 n이 Nsubchannel보다 큰 경우이고, n의 최상위 비트가 '0'인 경우에는 n이 Nsubchannel보다 같거나 작은 경우이다. 따라서, 도 1에 나타낸 바와 기지국 식별자(IDcell)에 1을 곱한 값과 기지국 식별자(IDcell)에 2를 곱한 값(이는 기지국 식별자(IDcell)를 2배하는 2배 승산기부(130)에 의해 구현됨)을 선택부(140)의 입력으로 하고, 부채널안의 부반송파 번호의 최상위 비트의 값(즉, '0' 또는 '1')에 따라 입력되는 값(즉, 기지국 식별자에 1을 곱한 값과 기지국 식별자에 2를 곱한 값을 의미함)중에서 선택하게 함으로써, 상기 수학식 1에서의 IDcell·ceil[(n+1)/Nsubchannel]의 구현을 구현할 수 있다.
합산부 2(150)는 상기 합산부 1(110)과 순열 저장부(120)에 의한 출력 값, 선택부(140)의 출력 값을 입력으로 하여 이 둘을 합산한다. 이를 통해 수학식 1에서의 Ps[nmod(Nsubchannel)] + IDcell·ceil[(n+1)/Nsubchannel ]의 구현할 수 있다. 그리고, 수학식 1에서의 {Ps[nmod(Nsubchannel)] + IDcell·ceil[(n+1)/N subchannel]}mod(Nsubchannel)은 모듈로(modulo)계산 즉 {}mod(Nsubchannel)을 포함하고 있는데, 이는 상기에서 설명한 바와 Nsubchannel이 32이므로 하위 5비트만을 취하여 단순히 구현할 수 있다(이는 아래에서 설명하는 비트 결합부(160)내에서 이루어 짐). 즉, 합산부 2(150)의 출력 값에서 하위 5비트만을 취하여 {Ps[nmod(Nsubchannel)] + IDcell·ceil[(n+1)/N subchannel]}mod(Nsubchannel)에 대응하는 값을 구현할 수 있다.
비트 결합부(160)는 부채널안의 부반송파의 번호(n)를 상위 5비트로 확장하여 구한 값, 상기 합산부 2(150)의 출력 값을 하위 5비트만 취하여 구한 값을 서로 비트 결합을 시킨다. 비트 결합부(160)의 출력 값이 전체 부반송파 번호(인덱스)에 해당한다. 즉, 수학식 1에 해당하는 값이 비트 결합부(160)의 출력 값에 대응된다.
여기서, 비트 결합부(160)는 부채널안의 부반송파 번호(n)를 상위 5비트로 확장하는데, 이는 상기 수학식 1에서 Nsubchannel·n을 구현한 것으로서, Nsubchannel 이 32이므로 32("100000")에 대한 이진수 표현은 비트 확장에 불과하다. 따라서, Nsubchannel·n은 n(부채널안의 부반송파 번호)에 "00000"을 붙여서 구현이 가능하며 부채널안의 부반송파 번호(n)를 상위 5비트로 시프트(shift)시키면 된다.
한편, 비트 결합부(160)는 부채널안의 부반송파의 번호(n)를 상위 5비트로 확장하여 구한 값, 상기 합산부 2(150)의 출력 값을 하위 5비트만 취하여 구한 값의 합을 구하여 수학식 1을 최종적으로 구현하는데, 이것은 결국 두 값을 서로 비트 결합함으로써 구현이 가능하다. 왜냐하면, Nsubchannel·n의 하위 5비트는 모두 0이고, 상기에서 설명한 바와 같이 합산부 2(150)의 출력 중 하위 5비트만 취하므로 덧셈기의 필요 없이 비트 결합부(160)에 의한 비트 결합으로 인해 수학식 1을 최종적으로 구현 가능하다.
따라서, 상기 도 2에서 나타낸 바와 같이 본 발명의 실시예에 따른 부채널 할당 장치는 간단한 구조를 통해 수학식 1을 구현함을 알 수 있다. 즉, 본 발명의 실시예에 따른 부채널 할당 장치는 경우의 수에 해당하는 것을 메모리에 저장하여 매핑을 하는 하드웨어의 구현 없이 단순한 연산기를 통해 부채널 할당 장치를 구현할 수 있다.
도 3은 본 발명의 실시예에 따른 OFDMA 시스템에서의 부채널 역할당 장치(200) 즉, 부채널에서 데이터 부반송파로의 역 할당 장치의 입력과 출력을 개략적으로 나타내는 도면이다.
도 3에 나타낸 바와 같이, 부채널 역할당 장치(200)는 할당된 전체 부반송파 번호(0∼2047, 11비트)와 기지국 식별자(Cell ID)(0∼31, 5비트)가 입력되며, 이에 따른 부채널 번호(인덱스)(0∼31, 5비트)와 부 채널안의 부 반송파 인덱스(0∼52, 6비트)가 출력된다.
한편, 본 발명의 실시예에 따른 부채널 역할당 장치(200)는 상기 부채널 할당 장치(100)에서 수행되는 부채널의 할당의 역순으로 진행된다.
도 4는 본 발명의 실시예에 따른 OFDMA 시스템에서의 부채널 역할당 장치를 나타내는 도면이다. 즉, 도 4는, 수학식 1을 효율적이고 단순한 하드웨어로 구현한 도 2에 나타낸 부채널 할당 장치(100)에 의해 할당된 전체 부 반송파 번호로부터, 부채널안의 부반송파 번호(인덱스) 및 부채널 번호(인덱스)로의 역할당하는 장치를 구현한 도면이다.
도 4에 나타낸 바와 같이 본 발명의 실시예에 따른 OFDMA 시스템에서의 부채널 역할당 장치는 비트 분할부(210), 2배 승산기부(220), 선택부(230), 감산부 1(240), 역순열 저장부(250), 감산부 2(260)를 포함한다.
비트 분할부(210)는 전체 부반송 번호(인덱스)를 입력으로 하여, 전체 부반송 번호에서 상위 6비트와 하위 5비트로 분리하여 각각 출력한다. 이때, 상위 6비트의 출력이 부채널안의 부반송파 번호(n)에 해당한다. 도 2에서의 비트 결합부(160)는 부채널안의 부반송파 번호(n)를 상위6비트로 하여 비트를 결합하였으므로, 비트 분할부(210)에 의해 상위 6비트를 분리하면 이 6비트가 부채널안의 부반송파 번호(n)가 된다.
또한, 하위 5비트는 상기 수학식 1에서의 Ps[nmod(Nsubchannel)] + IDcell·ceil[(n+1)/Nsubchannel]에 대응하는 값에 해당한다. 왜냐하면, 비트 결합부(160)는 합산부 2(150)의 출력에서 하위 5비트를 비트 결합하였으므로 비트 분할부(210)에 의해 분리된 하위 5비트는 상기 수학식 1에서의 Ps[nmod(Nsubchannel) ] + IDcell·ceil[(n+1)/Nsubchannel]에 대응하는 값이다.
따라서, 비트 분할부(210)에 의해 부채널안의 부반송파 번호(n)를 구할 수 있으며, 상기 수학식 1에서의 Ps[nmod(Nsubchannel)] + IDcell·ceil[(n+1)/N subchannel]에 대응하는 값이 출력된다.
그리고, 상기 비트 분할부(210)의 하위 5비트 출력인 Ps[nmod(Nsubchannel)] + IDcell·ceil[(n+1)/Nsubchannel]에 대응하는 값을 통해서 부채널의 인덱스(s)를 구할 수 있는데 이하에서 구체적으로 알아본다.
선택부(230)는 상기 도 2에서의 선택부(140)와 동일하게, 선택부(230)는 기지국 식별자(IDcell)에 1을 곱한 값과 기지국 식별자(IDcell)에 2를 곱한 값에 대한 선택을 부채널안의 부반송파 번호(n)의 최상위 비트에 따라 결정된 값을 출력한다. 즉, 선택부(140)는 부채널안의 부반송파 번호(n)의 최상위 비트가 '0'인 경우에는 기지국 식별자(IDcell)에 해당하는 값을 출력하고, 부채널안의 부반송파 번호(n)의 최상위 비트가 '1'인 경우에는 기직국 식별자에 2를 곱한 값에 해당하는 값을 출력한다. 여기서, 2배 승산기부(220)에 의해 기지국 식별자에 2를 곱한 값을 구현할 수 있다. 이때, 선택부(230)에 입력되는 부채널안의 부반송파 번호(n)은 상기 비트 분할부(210)에서 구한 부채널안의 부반송파 번호(n)을 이용한다.
이를 통해 상기에서 설명한 바와 같이 선택부(230) 및 2배 승산기부(220)에 의해 출력되는 값은 상기 수학식 1에서의 IDcell·ceil[(n+1)/Nsubchannel]에 대응하는 값이 선택부(230)로부터 출력된다. 이에 대한 구체적인 설명은 상기 도 2의 설명에서 설명하였는바 이하에서는 생략한다.
감산부 1(240)은 상기 비트 분할부(210)로부터 출력되는 값 중 하위 5비트만을 취한 값에서, 상기 선택부(230)에서 출력되는 값을 감산한다. 즉, 감산부 1(240)은 수학식 1에서의 Ps[nmod(Nsubchannel)] + IDcell·ceil[(n+1)/N subchannel]에 대응하는 값(이는 상기 비트분할부(210)에서 출력됨)에서 IDcell·ceil[(n+1)/Nsubchannel]}mod(Nsubchannel)에 대응하는 값(이는 상기 선택부(230)에서 출력됨)을 감산하여 결과적으로 수학식 1에서의 Ps[nmod(Nsubchannel)] 에 해당하는 값을 출력한다.
여기서, 역순열 저장부(250)는 상기 도 2에서의 순열 저장부(120)에 저장되어 있는 순열의 역순열을 테이블 형태로 저장하고 있다. 즉, 역순열 저장부(250)는 역순열{26, 15, 2, 0, 24, 19, 10, 17, 3, 11, 5, 6, 28, 27, 30, 7, 4, 23, 1, 29, 13, 18, 9, 22, 25, 14, 8, 12, 20, 16, 31, 21}를 순서대로 저장하고 있다. 여기서, 순열 저장부(120)의 26번에 0이 저장되어 있으나, 역순열 저장부(250)는 0에 26번이 저장되어 있다. 이때, 상기 감산부 1(240)의 출력은 역순열 저장부(250)와 매칭되어 해당되는 값이 출력된다. 따라서, 역순열 저장부(250)는 도 2에서의 상기 순열 저장부(120)에서 매칭될 때 사용된 번지(또는 번호)(도 2에서 합산부 1(110)의 출력에 해당하는 값을 말함)에 해당하는 값인 부채널안의 부반송파 번호(인덱스)의 하위 5비트 + 부채널 번호(인덱스)에 해당하는 값이 출력된다. 즉, 도 2에서, 합산부 1(110)과 순열 저장부(120)에 의해 Ps[nmod(Nsubchannel) ]을 구현할 때 부채널안의 부반송파 번호의 하위 5비트와 부채널의 번호(인덱스)를 더한 것의 순열 지점을 통해서 구하였기 때문에, 상기 역순열 저장부(250)에서 매칭되어 출력되는 값은 부채널안의 부반송파 번호(인덱스)의 하위 5비트 + 부채널 번호(인덱스)에 해당하는 값이 된다.
감산부 2(260)는 상기 역순열 저장부(250)에서 매칭되어 출력되는 값에서, 부채널안의 부반송파 번호(인덱스)(n)에서 하위 5비트를 취한 값을 감산한다. 이때, 부채널안의 부반송파 번호(인덱스)는 상기 비트분할부(210)에서 출력되는 부채널안의 부반송파 번호를 이용한다. 여기서, 감산부 2(260)를 통해 최종적으로 부채널 번호(인덱스)(s)가 출력된다. 즉, 역순열 저장부(250)에서 매칭되어 출력되는 값이 부채널안의 부반송파 번호의 하위 5비트 + 부채널 번호이므로 상기와 같이 부채널안의 부반송파 번호의 하위 5비트를 감하는 경우에는 최종적으로 부채널 번호(인덱스)가 출력된다. 따라서, 최종적으로 부채널 번호(인덱스)(s)를 구할 수 있다.
상기의 본 발명의 실시예에 따른 부채널 할당 장치(100)는 직교 주파수 다중 접속 방식에서 변조부에서 부채널 할당시 사용되며, 본 발명의 실시예에 따른 부채널 역할당 장치(200)는 복조부에서 역할당시에 사용된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상에서 살펴본 바와 같이, 본 발명에 따르면 직교주파수분할 다중접속 시스템에서 변조부에 사용되는 부채널의 할당 장치와 복조부에 사용되는 역할당 장치를 보다 효율적이고 단순하게 구현함으로써 실제 하드웨어의 구현의 용이성 및 설계 단순화를 이룰 수 있다. 또한, 이를 통해 저전력 및 전송 속도를 더욱 개선할 수 있다.
도 1은 본 발명의 실시예에 따른 OFDMA 시스템에서의 부채널 할당 장치의 입력과 출력을 개략적으로 나타내는 도면이다.
도 2는 본 발명의 실시예에 따른 OFDMA 시스템에서의 부채널 할당 장치를 나타내는 도면이다.
도 3은 본 발명의 실시예에 따른 OFDMA 시스템에서의 부채널 역할당 장치의 입력과 출력을 개략적으로 나타내는 도면이다.
도 4는 본 발명의 실시예에 따른 OFDMA 시스템에서의 부채널 역할당 장치를 나타내는 도면이다.

Claims (13)

  1. 직교주파수분할 다중접속 시스템에서 데이터 부반송파의 부채널로 할당하는 직교주파수분할 다중접속 시스템의 부채널 할당 장치에 있어서,
    부채널안의 부반송파 번호에 대응하는 제1 비트에서 전체 부채널의 수에 대응하는 제2 비트의 비트수에 해당하는 하위 비트만 취한 비트와 부채널 번호에 대응하는 제3 비트를 합산하는 제1 합산부;
    순열 데이터를 저장하고 있는 순열 저장부;
    기지국 식별자에 대응하는 제4 비트를 2배 승산하는 승산기부;
    상기 제4 비트와 상기 승산기부의 출력비트 중에서 상기 제1 비트가 상기 제2비트보다 큰 값인지 여부에 따라 선택하여 출력하는 선택부;
    상기 제1 합산부에서 출력되는 비트에 따라 상기 순열 저장부에 대응되어 출력되는 비트와 상기 선택부에서 출력되는 비트를 합산하는 제2 합산부;
    상기 제1 비트에서 상기 제2 비트의 비트수만큼 상위 비트로 이동시키며, 이동시킨 비트를 상기 제2 합산부에서 출력되는 비트와 결합하여 출력하는 비트 결합부를 포함하는 직교주파수분할 다중접속 시스템의 부채널 할당 장치.
  2. 제1항에 있어서,
    상기 비트 결합부에서 출력하는 비트는 전체 부반송파 번호인 것을 특징으로 하는 직교주파수분할 다중접속 시스템의 부채널 할당 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 비트결합부에서 출력하는 비트의 값은 다음의 계산식
    carrier(n,s)=Nsubchannel·n+{Ps[nmod(Nsubchannel)]+IDcell ·ceil[(n+1)/Nsubchannel]}mod(Nsubchannel)
    여기서, , Nsubchannel 은 전체 부채널의 수, n은 부채널안의 부반송파의 번호, s는 부채널의 번호,IDcell은 기지국 식별자인 셀 아이디(Cell ID)를 나타내며, P는 순열로서 {3, 18, 2, 8, 16, 10, 11, 15, 26, 22, 6, 9, 27, 20, 25, 1, 29, 7, 21, 5, 28, 31, 23, 17, 4, 24, 0, 13, 12, 19, 14, 30}을 나타냄. 또한, Ps는 P 순열을 s번 왼쪽으로 회전(rotate) 시키는 것을 의미하고, Ps[j]는 Ps 순열의 j번째 값을 의미하며, Xmod(k)는 모듈로(modulo) 연산으로 X를 k로 나눈 나머지를 나타냄.
    에 대응되는 값인 것을 특징으로 하는 직교주파수분할 다중접속 시스템의 부채널 할당 장치.
  4. 제1항 또는 제2항에 있어서,
    상기 선택부는 제1 비트의 최상위비트의 값이 1인 경우에는 상기 승산기부의 출력비트를 선택하여 출력하고 제1 비트의 최상위비트의 값이 0인 경우에는 상기 제4비트를 출력하는 것을 특징으로 하는 직교주파수분할 다중접속 시스템의 부채널 할당 장치.
  5. 제1항 또는 제2항에 있어서,
    상기 순열 저장부는 순열 {3, 18, 2, 8, 16, 10, 11, 15, 26, 22, 6, 9, 27, 20, 25, 1, 29, 7, 21, 5, 28, 31, 23, 17, 4, 24, 0, 13, 12, 19, 14, 30}을 순서대로 테이블 형태로 저장하고 있는 것을 특징으로 하는 직교주파수분할 다중접속 시스템의 부채널 할당 장치.
  6. 직교주파수분할 다중접속 시스템에서 데이터 부반송파의 부채널로 할당하는 방법에 있어서,
    (a) 부채널안의 부반송파 번호에 대응하는 제1 비트에서 전체 부채널의 수에 대응하는 제2 비트의 비트수에 해당하는 하위 비트만 취한 비트와 부채널 번호에 대응하는 제3 비트를 합산하는 단계;
    (b) 상기 단계(a)에서 합산된 비트에 대응하는 순열데이터를 구하는 단계;
    (c) 기지국 식별자에 대응하는 제4 비트를 2배 승산하는 단계;
    (d) 상기 제4 비트와 상기 단계(c)에서 승산된 비트 중에서 상기 제1 비트가 상기 제2 비트보다 큰 값인지 여부에 따라 선택하는 단계;
    (e) 상기 단계(b)에서 구한 순열데이터에 대응하는 비트와 상기 단계(d)에서 선택한 비트를 합산하는 단계;
    (f) 상기 제1 비트에서 상기 제2 비트의 비트수만큼 상위 비트로 이동시키며, 이동시킨 비트를 상기 단계(e)에서 합산된 비트와 결합하여 출력하는 단계를 포함하는 직교주파순분할 다중접속 시스템의 부채널 할당 방법.
  7. 제6항에 있어서,
    상기 단계(f)에서 출력되는 비트는 전체 부반송파 번호에 해당하는 것을 특징으로 하는 직교주파수분할 다중접속 시스템의 부채널 할당 방법.
  8. 직교주파수분할 다중접속 시스템에서 부채널로부터 데이터 부반송파로 역할당하는 직교주파수분할 다중접속 시스템의 부채널 역할당 장치에 있어서,
    전체 부반송파 번호에 대응하는 제1 비트에서, 부채널안의 부반송파 번호에 대응하는 제2 비트의 비트수만큼에 해당하는 상위비트와 상기 상위비트를 제외한 나머지 하위비트를 분리하는 비트 분할부;
    기지국 식별자에 대응하는 제3 비트를 2배 승산하는 승산기부;
    상기 제3 비트와 상기 승산기부의 출력비트 중에서, 상기 비트 분할부에서 분리된 상위비트가 전체 부채널의 수에 대응하는 제4 비트보다 큰 값인지 여부에 따라 선택하여 출력하는 선택부;
    상기 비트분할부에서 분리된 하위비트에서 상기 선택부의 출력비트를 감하는 제1 감산부;
    역순열 데이터를 저장하고 있는 역순열 저장부;
    상기 제1 감산부에서 출력되는 비트에 따라 상기 역순열 저장부에 대응되어 출력되는 비트에서, 상기 비트 분할부에서 분리된 상위비트에서 상기 제4 비트의 비트수에 해당하는 하위 비트만 취한 비트를 감하여 출력하는 제2 감산부를 포함하는 직교주파수분할 다중접속 시스템의 부채널 역할당 장치.
  9. 제8항에 있어서,
    상기 비트분할부에서 분리된 상위비트는 상기 부채널안의 부반송파 번호에 대응하는 제2 비트인 것을 특징으로 하는 직교주파수분할 다중접속 시스템의 부채널 역할당 장치.
  10. 제8항 또는 제9항에 있어서,
    상기 제2 감산부에서 출력하는 비트는 부채널 번호인 것을 특징으로 하는 직교주파수분할 다중접속 시스템의 부채널 역할당 장치.
  11. 제8항에 있어서,
    상기 역순열 저장부는 순열{26, 15, 2, 0, 24, 19, 10, 17, 3, 11, 5, 6, 28, 27, 30, 7, 4, 23, 1, 29, 13, 18, 9, 22, 25, 14, 8, 12, 20, 16, 31, 21}을 순서대로 테이블 형태로 저장하고 있는 것을 특징으로 하는 직교주파수분할 다중접속 시스템의 부채널 역할당 장치.
  12. 직교주파수분할 다중접속 시스템에서 부채널로부터 데이터 부반송파로 역할당하는 방법에 있어서,
    (a) 전체 부반송파 번호에 대응하는 제1 비트에서, 부채널안의 부반송파 번호에 대응하는 제2 비트의 비트수만큼에 해당하는 상위비트와 상기 상위비트를 제외한 나머지 하위비트를 분리하는 단계;
    (b) 기지국 식별자에 대응하는 제3 비트를 2배 승산하는 단계;
    (c) 상기 제3 비트와 상기 단계(b)에서 승산한 비트 중에서, 상기 단계(a)에서 분리된 상위비트가 전체 부채널의 수에 대응하는 제4 비트보다 큰 값인지 여부에 따라 선택하는 단계;
    (d) 상기 단계(a)에서 분리된 하위비트에서 상기 단계(c)에서 선택한 비트를 감하는 단계;
    (e) 상기 단계(d)에서 감한 비트에 대응하는 순열데이터를 구하는 단계;
    (f) 상기 단계(e)에서 구한 순열데이터에 대응하는 비트에서, 상기 단계(a)에서 분리된 상위비트에서 상기 제4 비트의 비트수에 해당하는 하위 비트만 취한 비트를 감하여 출력하는 단계를 포함하는 직교주파수분할 다중접속 시스템의 부채널 역할당 방법.
  13. 제12항에 있어서,
    상기 단계(a)에서 분리된 상위비트는 상기 부채널안의 부반송파 번호에 대응하는 제2 비트이며, 상기 단계(f)에서 출력하는 비트는 부채널 번호인 것을 특징으로 하는 직교주파수분할 다중접속 시스템의 부채널 역할당 방법.
KR10-2003-0095458A 2003-12-23 2003-12-23 직교주파수분할 다중접속 시스템의 부채널 할당 장치 및그 방법, 직교주파수분할 다중접속 시스템의 부채널역할당 장치 및 그 방법 KR100527635B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0095458A KR100527635B1 (ko) 2003-12-23 2003-12-23 직교주파수분할 다중접속 시스템의 부채널 할당 장치 및그 방법, 직교주파수분할 다중접속 시스템의 부채널역할당 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0095458A KR100527635B1 (ko) 2003-12-23 2003-12-23 직교주파수분할 다중접속 시스템의 부채널 할당 장치 및그 방법, 직교주파수분할 다중접속 시스템의 부채널역할당 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20050064159A KR20050064159A (ko) 2005-06-29
KR100527635B1 true KR100527635B1 (ko) 2005-11-09

Family

ID=37255789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0095458A KR100527635B1 (ko) 2003-12-23 2003-12-23 직교주파수분할 다중접속 시스템의 부채널 할당 장치 및그 방법, 직교주파수분할 다중접속 시스템의 부채널역할당 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100527635B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729730B1 (ko) * 2005-12-09 2007-06-20 한국전자통신연구원 Ｏｆｄｍａ 시스템에서 밴드 ａｍｃ 부채널의 부반송파할당 장치 및 방법
US8750254B2 (en) * 2006-12-21 2014-06-10 Palo Alto Research Center Incorporated Dynamic frame scheduling based on permutations of sub-channel identifiers

Also Published As

Publication number Publication date
KR20050064159A (ko) 2005-06-29

Similar Documents

Publication Publication Date Title
KR101084139B1 (ko) ＤＦＴ ｓｐｒｅａｄ ＯＦＤＭＡ 시스템의 파일럿 전송방법
JP6046199B2 (ja) 無線通信システムにおける信号送信方法及び装置
JP4358271B2 (ja) 多重搬送波を用いる広帯域無線通信システムにおける副搬送波割り当て方法及び装置
Pagadarai et al. Sidelobe suppression for OFDM-based cognitive radios using constellation expansion
RU2447600C2 (ru) Способ и устройство назначения ресурсов канала управления в системе мобильной связи с использованием мультиплексирования с ортогональным частотным разделением
US8964717B2 (en) Pilot signal transmission method and radio communication apparatus
KR101154979B1 (ko) 다중 반송파 시스템의 데이터 송수신 장치 및 데이터송수신 방법
CN100536447C (zh) 一种抑制干扰的上行导频方法
JPWO2008123037A1 (ja) 移動通信システムで使用される基地局装置、ユーザ装置及び方法
KR20080020934A (ko) 통신 시스템의 상향링크 신호 송신 방법, 송신 장치, 생성방법 및 생성 장치
WO2005053198A2 (en) Method for allocating pilot subcarriers, method and device for transmitting and receiving pilot subcarriers in orthogonal frequency division multiplex system
KR20090019867A (ko) 가변대역에서 통신하기 위한 장치 및 방법
WO2011129064A1 (ja) Ｏｆｄｍ変調器、ｏｆｄｍ送信装置、及びｏｆｄｍ変調方法
KR100527635B1 (ko) 직교주파수분할 다중접속 시스템의 부채널 할당 장치 및그 방법, 직교주파수분할 다중접속 시스템의 부채널역할당 장치 및 그 방법
KR100768327B1 (ko) 다중 반송파 신호를 사용하는 시스템의 cinr 추정장치 및 그 방법
Frank et al. Interleaved orthogonal frequency division multiple access with variable data rates
Youjun et al. A qos-guaranteed adaptive resource allocation algorithm with low complexity in ofdma system
Ahmed et al. A study on the performance metrics of the universal filtered multi carrier waveforms for 5G
JP2006197520A (ja) 無線通信システム、無線通信装置及び無線通信方法
US20060109924A1 (en) Apparatus and method for signal transmission/reception according to pilot modulation in a multi-carrier communication system
Stemick et al. OFDM-FDMA scheme for the uplink of a mobile communication system
KR100865376B1 (ko) 직교 주파수 분할 다중화 신호 생성 장치 및 방법
Zeng et al. Performance and analysis of adaptive modulation in MC-CDMA systems
TWI469590B (zh) 副載波不需重排序的ｏｆｄｍ接收器及ｏｆｄｍ信號處理方法
Imam et al. Comparative Analysis between OFDMA and SC-FDMA: Model, Features and Applications

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131021

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151021

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171019

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181018

Year of fee payment: 14