KR100525614B1 - 전기광학장치의구동회로,전기광학장치의구동방법,전기광학장치및이것을이용한전자기기 - Google Patents

전기광학장치의구동회로,전기광학장치의구동방법,전기광학장치및이것을이용한전자기기 Download PDF

Info

Publication number
KR100525614B1
KR100525614B1 KR10-1998-0710152A KR19980710152A KR100525614B1 KR 100525614 B1 KR100525614 B1 KR 100525614B1 KR 19980710152 A KR19980710152 A KR 19980710152A KR 100525614 B1 KR100525614 B1 KR 100525614B1
Authority
KR
South Korea
Prior art keywords
voltage
digital
circuit
electro
image signal
Prior art date
Application number
KR10-1998-0710152A
Other languages
English (en)
Other versions
KR20000016562A (ko
Inventor
요지로 마츠에다
도쿠로 오자와
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Priority to KR10-1998-0710152A priority Critical patent/KR100525614B1/ko
Publication of KR20000016562A publication Critical patent/KR20000016562A/ko
Application granted granted Critical
Publication of KR100525614B1 publication Critical patent/KR100525614B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

액정 장치 등의 전기 광학 장치의 구동 회로에 있어서 디지털 화상 신호에 대응하고 있고 비교적 간단하고 소규모한 회로 구성에 의해 DA 변환 기능 및 γ 보정 기능을 실현한다. 액정 장치의 구동 회로는 계조를 나타내는 N비트의 디지털 화상 데이터(DA)에 대응하는 전압 신호(Vc)를 액정 장치의 신호선에 출력하는 DAC(3)를 구비한다. DAC(3)는 최상위 비트의 값이 "0"인가 "1"인가에 따라서 1쌍의 제 1 또는 제 2 기준 전압에 기초하여 그 출력 전압 특성을 액정 장치의 광학 특성에 가깝게 하는 것으로서 γ 보정을 한다.

Description

전기 광학 장치의 구동 회로, 전기 광학 장치의 구동 방법, 전기 광학 장치 및 이것을 이용한 전자 기기{CIRCUIT AND METHOD FOR DRIVING ELECTROOPTIC DEVICE , ELECTROOPTIC DEVICE, AND ELECTRONIC EQUIPMENT MADE BY USING THE SAME}
본 발명은 액정 장치 등의 전기 광학 장치를 구동하는 구동 회로 및 구동 방법, 상기 전기 광학 장치 및 이것을 이용한 전자 기기의 기술 분야에 관련되고, 특히 디지털 화상 신호를 입력으로서 DA(Digital to Analog) 변환 기능 및 전기 광학 장치에 대한 γ보정 기능을 갖는 전기 광학 장치의 구동 회로 및 구동 방법, 상기 전기 광학 장치 및 이것을 이용한 전자 기기의 기술 분야에 관련된다.
종래, 이런 종류의 전기 광학 장치의 한 예인 액정 장치를 구동하는 구동 회로로서는, 예를 들면 복수 계조중 임의의 계조를 나타내는 디지털 화상 데이터가 입력되고, 이 계조에 대응하는 구동 전압을 갖는 아날로그 화상 데이터를 생성하여, 액정 장치의 신호선에 공급하도록 구성된 소위 디지털 대응의 구동 회로가 있다. 이와 같은 구동 회로는 디지털 화상 데이터를 아날로그 화상 데이터로 변환하기 위한 디지털-아날로그 변환기(이하, 적당하게 「DA 컨버터」또는 「DAC」라고 한다)를 구비하는 것이 일반적이고, 디지털 인터페이스를 통해서 입력되는 디지털 화상 데이터를 래치 회로에 의해 래치한 후, 스위치드ㆍ캐패시터형 DA 컨버터(이하 적당하게 「SC-DAC(switched capacitor-DAC: 스위치 제어 용량형 DAC)」), 저항 래더(lader) 회로 등으로 된 DAC에 의해 아날로그 변환을 하도록 구성되어 있다.
여기서, 액정 장치 등에서는, 구동 전압(또는, 액정 인가 전압)의 변화에 대한 광학 특성(투과율, 광학 농도, 휘도 등)의 변화는 액정 등이 갖는 포화 특성이나 임계값 특성에 의해 일반적으로 비선형이 되고, 소위 γ 특성을 나타낸다. 이런 종류의 구동 회로에서는 디지털 화상 데이터에 대해 래치 회로의 전단에 γ 보정을 하는 γ 보정 수단이 설치되는 것이 일반적이다.
이 γ 보정 수단은 예를 들면 6비트의 디지털 화상 데이터(DA)에 RAM이나 ROM에 격납된 테이블을 참조하여 γ 보정을 하고, 이것을 8비트의 디지털 화상 데이터[DB(Dγ1, Dγ2, …, Dγ8)]로 변환한다. 이 γ 보정 수단에 의한 처리는, DAC의 입출력 특성, 신호선에 인가하는 전압에 대한 액정 화소의 투과율의 특성(액정 인가 전압-투과율 특성)을 고려하여 행해진다. 또한, 액정 화소의 투과율 특성은, 1쌍의 기판 사이에 끼워진 액정층에 인가하는 전압에 대해, 이 액정층을 투과하여(필요에 따라서 기판의 외측에 편광판이 배치되지만, 이 경우는 그 편광판도 투과하여) 얻어지는 광의 투과율의 변화 특성을 말한다.
다른 편으로는, 상기 SC-DAC는, 병렬 배치된 복수 개의 용량 요소를 포함하여 구성되어 있다. 각각의 용량 요소는 예를 들면 20C, 2C, 22C, 24C, …와 같은 바이너리비를 갖는다. 이들 각각의 용량 요소를 이용하여 1쌍의 기준 전압을 분압(charge share) 등을 하는 것으로, 화상 데이터(DB)의 계조의 변화에 따라서 변화하는 구동 전압을 갖는 아날로그 화상 데이터를 출력할 수 있다. 또한, 이와 같이 구성된 SC-DAC 등의 DAC는 액정 장치 등의 신호선에 접속되지만, 출력 전압이 신호선의 기생 용량에 의한 영향을 받지 않도록 하기 위해 DAC의 출력 단자와 신호선의 사이에는, 버퍼 회로 등이 설치되곤 한다.
이상과 같이 구동 회로에 의해 액정 장치 등의 각각의 신호선에는 디지털 화상 데이터(DB)에 따라서 전압이 인가된다.
도 21에서 좌측의 그래프(a)는, 화상 데이터(DA)의 10진값과 DAC의 출력 전압(Vc)과의 관계를 나타내는 그래프이고, 도 21의 우측 그래프(b)는, 액정 화소의 투과율(SLP)과, 신호선에 인가되는 전압(VLP)의 관계를 나타내는 그래프(투과율은 log 대수를 축으로 한다)이다. 또한, 도 21 중앙에 있어서 2개의 그래프(a) 및 그래프(b)의 사이에는 8비트의 디지털 화상 데이터(DB)의 2진값이 표시되어 있다.
도 21 중 우측의 그래프(b)에 있어서, γ 보정을 하기 위해 8비트의 입력 데이터로부터 얻어지는 28개의 8비트 데이터중 액정 화소의 투과율 특성을 특징적으로 나타낼 수 있는 26개의 8비트 데이터를 선출하여 테이블화 하여 둔다. 그리고, γ 보정 수단은 6비트의 화상 데이터(DA)가 입력되면, 이 테이블에 따라서, 8비트 데이터(DB)로 변환하여 DAC에 출력한다. 즉, 화상 데이터(DA)가 64계조 표현이므로, 64계조 표현의 화상 데이터(DA)의 변화에 의해 액정에서의 투과율의 변화비가 균일화하도록, 화상 데이터(DB)에 의해 표현할 수 있는 256계조 중의 64계조분을 화상 데이터(DA)에 의해 지정할 수 있도록 변환하는 것이다.
따라서 도 21에는 6비트 화상 데이터(DA) 및 8비트 화상 데이터(DB)와 DAC의 출력 전압[Vc(VLP와 동등)]과의 대응 관계가 도시되어 있다.
그러나, 상기한 종래의 구동 회로에서는 γ 보정을 하기 위해서는 래치 회로의 전단에 γ 보정 수단이나 γ 보정용 변환 테이블을 격납하는 RAM이나 ROM 등이 필요하게 된다. 따라서, 이것들이 구동 회로의 소형화의 장해가 된다. 또한 상기 SC-DAC를 이용하지 않고 앰프를 다수 이용하여 DAC를 구성하고, 이것에 γ 보정 기능을 갖게 하는 것도 고려되지만, 회로가 복잡화하는 등의 문제가 있고, 또한 유리 기판에 오피 앰프를 형성하면 동작 특성에 흩어짐이 발생하기 쉽게 된다.
그러므로 본 발명은 디지털 화상 신호에 대응하고 있고, 비교적 간단하고 또한 소규모인 회로 구성으로 DA 변환 기능 및 γ 보정 기능(혹은 γ 보정의 보조 기능)을 갖는 전기 광학 장치의 구동 회로, 상기 전기 광학 장치 및 이것을 이용한 전자 기기를 제공하는 것을 기술적 과제로 한다.
본 발명의 전기 광학 장치의 구동 회로는 상기 기술적 과제를 해결하기 위해, 구동 전압의 변화에 대한 광학 특성의 변화가 비선형인 전기 광학 장치의 신호선에 대해 2N(단, N은 자연수)개의 계조 중 임의의 계조에 대응하는 상기 구동 전압을 갖는 아날로그 화상 신호를 공급하는 전기 광학 장치의 구동 회로이고, 상기 임의의 계조를 나타내는 N 비트의 디지털 화상 신호가 입력되는 입력 인터페이스와 상기 입력된 디지털 화상 신호가 제 1번째에서 제 m-1(단, m은 자연수이고 1〈m≤2N)번째까지의 계조를 나타내는 경우에는 상기 디지털 화상 신호의 비트값에 따라서 1쌍의 제 1 기준 전압의 범위내의 전압을 발생하여 상기 디지털 화상 신호의 계조의 변화에 대한 상기 구동 전압의 변화가 비선형이 되도록 상기 디지털 화상 신호의 계조에 대응하는 제 1 구동 전압 범위에 있는 상기 구동 전압을 생성하고, 상기 디지털 화상 신호가 제 m 번째에서 제 2N 번째까지의 계조를 나타내는 경우에는 상기 디지털 화상 신호의 비트값에 따라서 1쌍의 제 2 기준 전압의 범위내의 전압을 발생하여 상기 디지털 화상 신호의 계조의 변화에 대한 상기 구동 전압의 변화가 비선형이 되도록 상기 디지털 화상 신호의 계조에 대응함과 함께 상기 제 1 구동 전압 범위와 인접하는 제 2 구동 전압 범위에 있는 상기 구동 전압을 생성하고, 상기 생성된 구동 전압을 갖는 상기 아날로그 화상 신호를 상기 신호선에 공급하는 디지털-아날로그 변환기를 구비하는 것을 특징으로 한다.
또한, 본 발명의 전기 광학 장치의 구동 방법은, 구동 전압의 변화에 대한 광학 특성의 변화가 비선형인 전기 광학 장치의 신호선에 대해, 2N(단, N은 자연수)개의 계조중 임의의 계조에 대응하는 상기 구동 전압을 갖는 아날로그 화상 신호를 공급하는 디지털-아날로그 변환기를 갖는 전기 광학 장치의 구동 방법이고,
상기 임의의 계조를 나타내는 N 비트의 디지털 화상 신호를 상기 디지털-아날로그 변환기에 입력하고,
상기 입력된 디지털 화상 신호가 제 1번째에서 제 m-1(단, m은 자연수이고 1〈m≤2N)번째까지의 계조를 나타내는 경우에는, 상기 디지털 화상 신호의 비트값에 따라서 1쌍의 제 1 기준 전압의 범위내의 전압을 발생하여 상기 디지털 화상 신호의 계조의 변화에 대한 상기 구동 전압의 변화가 비선형이 되도록, 상기 디지털 화상 신호의 계조에 대응하는 제 1 구동 전압 범위에 있는 상기 구동 전압을 상기 디지털-아날로그 변환기에 의해 생성하고,
상기 입력된 디지털 화상 신호가 제 m번째에서 제 2N번째까지의 계조를 나타내는 경우에는 상기 디지털 화상 신호의 비트값에 따라서 1쌍의 제 2 기준 전압의 범위내의 전압을 발생하여, 상기 디지털 화상 신호의 계조의 변화에 대한 상기 구동 전압의 변화가 비선형이 되도록, 상기 디지털 화상 신호의 계조에 대응함과 함께 상기 제 1 구동 전압 범위에 인접하는 제 2 구동 전압 범위에 있는 상기 구동 전압을 상기 디지털-아날로그 변환기에 의해 생성하고,
상기 생성된 구동 전압을 갖는 상기 아날로그 화상 신호를 상기 신호선에 공급하는 것을 특징으로 한다.
본 발명의 전기 광학 장치의 구동 회로 및 구동 방법에 의하면, 먼저, 입력 인터페이스를 통해, 임의의 계조를 나타내는 N 비트의 디지털 화상 신호가 입력된다. 그러면, 상기 입력된 디지털 화상 신호가 제 1 번째에서 제 m-1 번째까지의 계조를 나타내는 경우에는, 디지털-아날로그 변환기에 의해 디지털 화상 신호의 비트값에 따라서 1쌍의 제 1 기준 전압의 범위내의 전압이 선택적으로 발생되고, 제 1 전압 범위에 있는 구동 전압이 생성된다. 한편, 디지털 화상 신호가 제 m 번째에서 제 2N 번째까지의 계조를 나타내는 경우에는 디지털-아날로그 변환기에 의해 디지털 화상 신호의 비트값에 따라서, 1쌍의 제 2 기준 전압의 범위내의 전압이 선택적으로 발생되고, 제 2 구동 전압 범위에 있는 상기 구동 전압이 생성된다. 그리고, 이와 같이 생성된 구동 전압을 갖는 아날로그 화상 신호가 신호선에 공급되어 전기 광학 장치는 구동된다. 이때, 전기 광학 장치에 있어서의 구동 전압의 변화에 대한 광학 특성의 변화는 비선형이지만, 디지털-아날로그 변환기에 있어서의 디지털 화상 신호의 계조의 변화에 대한 구동 전압의 변화도 비선형으로 되어 있다.
여기서 일반적으로, 기준 전압을 분압하는 디지털-아날로그 변환기에 있어서의 계조(입력)의 변화에 대한 구동 전압(출력)의 변화는, 계조가 낮으면 거의 선형(linear)이 되지만, 출력측에 있는 신호선의 기생 용량에 기인하여 계조가 높아지면 포화 경향을 나타내고, 예를 들면 점근선 형태의 비선형을 나타낸다. 한편으로는 전기 광학 장치에 있어서의 구동 전압(입력)에 대한 광학 특성(출력)의 변화는 전기 광학 소자가 일반적으로 갖는 포화 특성, 임계값 특성 등에 기인하여 변곡점을 중앙 부근에 갖는 S자 형상의 비선형성을 나타내는 경우가 있다. 예를 들면, 액정 장치에서는 액정 화소에 있어서의 인가 전압에 대한 투과율(광학 특성의 한 예)의 변화는 최대 및 최소 인가 전압에 각각 가까운 영역에 있어서 포화 특성을 나타내므로, 변곡점을 중앙 전압 부근에 갖는 S자 형상의 비선형성을 나타낸다.
따라서, 디지털-아날로그 변환기에 있어서 단일의 기준 전압을 분압하는 경우를 가정하면, 구동 전압의 비선형성(예를 들면, 점근선 형태의 비선형성)을 이용하여 전기 광학 장치에 있어서의 광학 특성의 비선형성(예를 들면 변곡점을 중앙 부근에 갖는 S자 형상의 비선형성)을 보정하는 것은 양자의 비선형성의 비유사성에 의해 곤란하다. 그러나, 본 발명에서는 제 1 기준 전압의 범위내의 전압을 발생하여 얻어지는 제 1 구동 전압 범위에 있어서의 구동 전압의 비선형성과, 제 2 기준 전압의 범위내의 전압을 발생하여 얻어지는 제 2 구동 전압 범위에 있어서의 구동 전압의 비선형성을 조합하는 것으로서 제 1 및 제 2 구동 전압 범위의 전범위에 미치는 구동 전압의 비선형성을 광학 특성의 비선형성에 조금이라도 유사하게(즉, 양자의 비선형성에 조금이라도 같은 변화 경향을 갖게 하는) 하는 것이 가능하다. 그리고 특히 1쌍의 제 1 기준 전압의 극성과 1쌍의 제 2 기준 전압의 극성이 디지털-아날로그 변환기에 대해 반대로 되도록 전압 설정을 하면 계조에 대한 구동 전압을 이 제 1 및 제 2 구동 전압 범위의 경계에서 변곡시키는 것도 가능하게 된다.
이상의 결과, 디지털 화상 신호를 입력으로서 전기 광학 장치를 구동 가능하고, 전기 광학 장치의 광학 특성의 비선형성을 상기 디지털-아날로그 변환기의 구동 전압의 비선형성을 이용하여 이들 비선형성의 유사의 정도에 따라서 보정하는 것이 가능하게 된다. 즉 전기 광학 장치에 대한 γ 보정을 상기 디지털-아날로그 변환기에 의해 하는 것이 가능하게 된다.
또한, 이와 같이 본 발명에 의하면 종래의 경우와 같이 디지털-아날로그 변환기의 전단에 γ 보정 수단을 별도 설치할 필요성은 없으나, 이와 같은 γ 보정 수단을 별도 설치하여, 제 1 단계의 γ 보정을 하도록 하고, 상기한 본 발명의 디지털-아날로그 변환기에 의해 제 2 단계의 γ 보정을 하도록 하여도 된다. 이때, 이들 2개의 단계의 한 쪽의 단계에서 조잡한 정밀도의 γ 보정을 하고, 다른 쪽의 단계에서 면밀한 정밀도의 γ 보정을 하도록 하여도 된다.
상기한 본 발명의 구동 회로의 한 형태에서는 계조의 변화에 대응하는 상기 구동 전압의 변화가 상기 제 1 및 제 2 구동 전압 범위의 사이에 변곡점을 갖도록 상기 디지털-아날로그 변환기에 공급되는 상기 1쌍의 제 1 기준 전압의 전압 극성과 상기 1쌍의 제 2 기준 전압의 전압 극성이 서로 반전되어 이루어진다.
이 형태에 의하면, 전기 광학 장치에 있어서의 광학 특성은 제 1 및 제 2 구동 전압 범위의 사이에 변곡점을 갖는 S자 형상의 비선형성을 나타낸다. 이에 대해 디지털-아날로그 변환기에는 기준 전압의 전압 극성이 서로 반대인 제 1 및 제 2 기준 전압을 공급하므로, 디지털-아날로그 변환기에 있어서의 구동 전압도 제 1 및 제 2 구동 전압 범위의 사이에서 변곡점을 갖는 S자 형상의 비선형성을 나타낸다. 또한, 광학 특성의 S자 형상의 비선형 변화에 대응하는 변화 경향을 가지므로 제 1 및 제 2 구동 전압 범위의 전범위에 미치는 구동 전압의 비선형성을 이용하여 전기 광학 장치의 광학 특성의 비선형성을 고도하게 보정하는 것이 가능하다.
상기 본 발명의 구동 회로의 다른 형태에서는 상기 m의 값이 2N-1에 동일하고, 상기 디지털-아날로그 변환기에는 상기 디지털 화상 신호의 최상위 비트의 값에 따라서 상기 디지털 화상 신호의 하위 N-1 비트가 선택적으로 그대로 또는 반전되어 입력되고, 상기 디지털-아날로그 변환기는 상기 하위 N-1 비트가 그대로 입력되는 경우에는 상기 제 1 기준 전압의 범위내의 전압을 발생하고, 상기 하위 N-1비트가 반전되어 입력되는 경우에는 상기 제 2 기준 전압의 범위내의 전압을 발생한다.
이 형태에 의하면 m의 값이 2N-1에 동일하다. 즉 2N개의 계조의 전반 또는 후반의 반이 제 1 구동 전압 범위에 있는 구동 전압에 대응하고, 남은 반이 제 2 구동 전압 범위에 있는 구동 전압에 대응한다. 여기서 디지털-아날로그 변환기에는 디지털 화상 신호의 최상위 비트의 2진값에 따라서(즉, "0"인가 "1"인가에 따라서), 디지털 화상 신호의 하위 N-1 비트가 선택적으로 그대로 또는 반전되어 입력된다. 그리고, 하위 N-1 비트가 그대로 입력되는 경우에는 디지털-아날로그 변환기에 의해 제 1 기준 전압의 범위내의 전압이 발생되어 제 1 구동 전압의 범위내에 있는 구동 전압이 생성된다. 한편, 하위 N-1 비트가 반전되어 입력되는 경우에는 디지털-아날로그 변환기에 의해 제 2 기준 전압의 범위내의 전압이 발생되어 제 2 구동 전압 범위에 있는 구동 전압이 생성된다. 따라서, 디지털-아날로그 변환기로서 N-1 비트의 디지털-아날로그 변환기가 1개 있기만 하여도 N 비트의 디지털 화상 신호를 변환할 수 있으므로, 장치 구성상 극히 유리하다.
이 형태에서는 상기 인터페이스와 상기 디지털-아날로그 변환기와의 사이에 상기 최상위 비트의 값에 따라서 상기 하위 N-1 비트를 선택적으로 반전하는 선택적 반전 회로를 또한 구비하여도 된다.
이와 같이 구성하면, 인터페이스를 통해서 디지털 화상 신호가 입력되면, 선택적 반전 회로에 의해 최상위 비트의 값에 따라서 하위 N-1 비트가 선택적으로 반전된다. 그리고 선택적으로 반전된 하위 N-1 비트가 디지털-아날로그 변환기에 입력되어 제 1 또는 제 2 기준 전압의 범위내의 전압이 발생되어 제 1 또는 제 2 구동 전압 범위에 있는 구동 전압이 생성된다.
상기한 본 발명의 구동 회로의 다른 형태에서는, 상기 디지털 화상 신호의 최상위 비트의 값에 따라서 상기 디지털-아날로그 변환기에 상기 제 1 및 제 2 기준 전압중 어느 한쪽을 선택적으로 공급하는 선택적 전압 공급 회로를 또한 구비한다.
이 형태에 의하면, 디지털 화상 신호의 최상위 비트의 값에 따라서 선택적 전압 공급 회로에 의해 제 1 또는 제 2 기준 전압이 디지털-아날로그 변환기에 선택적으로 공급된다. 그리고 디지털-아날로그 변환기에 의해 이 선택적으로 공급된 제 1 또는 제 2 기준 전압의 범위내의 전압이 발생되고, 제 1 또는 제 2 구동 전압 범위에 있는 구동 전압이 생성된다. 따라서, 제 1 기준 전압의 범위내의 전압을 선택적으로 발생하는 디지털-아날로그 변환기 부분과 제 2 기준 전압의 범위내의 전압을 선택적으로 발생하는 디지털-아날로그 변환기 부분은 공통화 할 수 있으므로, 장치 구성상 유리하다.
상기한 본 발명의 구동 회로의 다른 형태에서는, 상기 디지털-아날로그 변환기는 상기 제 1 및 제 2 기준 전압의 범위내의 전압을 각각, 복수의 콘덴서에의 충전에 의해 발생하는 스위치드ㆍ캐패시터형 디지털-아날로그 변환기를 구비한다.
이 형태에 의하면, 스위치드ㆍ캐패시터형 디지털-아날로그 변환기의 복수의 콘덴서에 의해, 제 1 및 제 2 기준 전압의 범위내의 전압이 발생된다. 따라서, 비교적 간단한 구성을 이용하여 비교적 확실하고 정밀도 좋게 전압 선택에 의한 구동 전압의 생성이 가능하게 된다.
이 형태에서는, 상기 제 1 기준 전압은 상기 제 1 구동 전압 범위의 전압을 선택적으로 발생 가능한 1쌍의 전압으로 이루어지고, 상기 제 2 기준 전압은 상기 제 2 구동 전압 범위의 전압을 선택적으로 발생 가능한 1상의 전압으로 이루어져도 된다.
이와 같이 구성하면, 스위치드ㆍ캐패시터형 디지털-아날로그 변환기의 복수의 콘덴서에 의해 1쌍의 제 1 기준 전압의 범위내의 전압이 발생되어 제 1 구동 전압 범위에 있는 이산(離散)적인 구동 전압을 얻을 수 있다. 한편으로는 1쌍의 제 2 기준 전압의 범위내의 전압이 발생되고, 제 2 구동 전압 범위에 있는 이산적인 구동 전압이 얻어진다. 따라서 이들 1쌍의 제 1 기준 전압 및 1쌍의 제 2 기준 전압의 설정에 따라서, 소망의 제 1 및 제 2 구동 전압 범위를 얻을 수가 있고, 이들 범위의 사이를 좁게 할 수도 있다.
이 경우 또한, 상기 m의 값이 2N-1에 동일하고, 상기 스위치드ㆍ캐패시터형 디지털-아날로그 변환기에는 상기 디지털 화상 신호의 최상위 비트의 값에 따라서 상기 디지털 화상 신호의 하위 N-1 비트가 선택적으로 그대로 또는 반전되어 입력되고, 상기 스위치드ㆍ캐패시터형 디지털-아날로그 변환기는, 상기 하위 N-1 비트가 그대로 입력되는 경우에는 상기 제 1 기준 전압의 범위내의 전압을 발생하고, 상기 하위 N-1 비트가 반전되어 입력되는 경우에는 상기 제 2 기준 전압의 범위내의 전압을 발생하도록 구성하여도 된다.
이와 같이 구성하면, m의 값이 2N-1에 동일하고, 2N개의 계조의 전반 또는 후반의 반이, 제 1 구동 전압 범위에 있는 구동 전압에 대응하고, 남은 반이 제 2 구동 전압 범위에 있는 구동 전압에 대응한다. 여기서 스위치드ㆍ캐패시터형 디지털-아날로그 변환기에는 디지털 화상 신호의 최상위 비트의 값에 따라서 디지털 화상 신호의 하위 N-1 비트가 선택적으로 그대로 또는 반전되어 입력된다. 그리고 하위 N-1 비트가 그대로 입력되는 경우에는, 스위치드ㆍ캐패시터형 디지털-아날로그 변환기에 의해 제 1 기준 전압의 범위내의 전압이 발생되어 제 1 구동 전압 범위에 있는 구동 전압이 생성된다. 한편, 하위 N-1 비트가 반전되어 입력되는 경우에는 스위치드ㆍ캐패시터형 디지털-아날로그 변환기에 의해 제 2 기준 전압의 범위내의 전압이 발생되어 제 2 구동 전압 범위내에 있는 구동 전압이 생성된다. 따라서, SC-DAC로서 N-1 비트의 스위치드ㆍ캐패시터형 디지털-아날로그 변환기가 1개 있는 것만으로, N 비트의 디지털 화상 신호를 변환할 수 있으므로 장치 구성상 극히 유리하다.
이 경우 또한, 상기 스위치드ㆍ캐패시터형 디지털-아날로그 변환기는 1쌍의 대향 전극을 각각 갖고, 상기 최상위 비트의 2진수에 따라서 선택적으로 상기 1쌍의 제 1 기준 전압중 한 쪽, 또는 상기 1 쌍의 제 2 기준 전압중의 한 쪽이 상기 1쌍의 대향 전극의 한 쪽에 대해 각각 인가되는 제 1 내지 제 N-1의 용량 요소와, 상기 제 1 내지 제 N-1의 용량 요소의 각각에 있어서의 상기 1쌍의 대향 전극 사이를 단락하여 충전 전하를 방전시키는 용량 요소 리셋 회로와, 상기 신호선의 전압을 상기 최상위 비트의 2진수에 따라서 선택적으로 상기 1쌍의 제 1 기준 전압중 다른 쪽 또는 상기 1쌍의 제 2 기준 전압중 다른 쪽에 리셋하기 위한 신호선 전위 리셋 회로와, 상기 용량 요소 리셋 회로에 의한 방전 및 상기 신호선 전위 리셋 회로에 의한 리셋 후에 상기 하위 N-1 비트의 값에 각각 따라서 상기 제 1 내지 제 N-1의 용량 요소를 상기 신호선에 선택적으로 각각 접속하는 제 1 내지 제 N-1의 스위치를 포함하는 선택 스위치 회로를 구비하여도 된다.
이와 같이 구성하면, 제 1 내지 제 N-1의 용량 요소의 각각에 있어서, 1쌍의 대향 전극의 한 쪽에 대해, 최상위 비트의 2진수에 따라서 선택적으로 1쌍의 제 1 기준 전압중의 한 쪽이 각각 인가되던가, 또는 1쌍의 제 2 기준 전압중의 한 쪽이 각각 인가된다. 여기서 먼저, 용량 요소 리셋 회로에 의해 제 1 내지 제 N-1의 용량 요소의 각각에 있어서, 1쌍의 대향 전극 사이가 단락되고, 충전 전하가 방전된다. 한편, 신호선 전위 리셋 회로에 의해 신호선의 전압은 최상위 비트의 2진수에 따라서 선택적으로 1쌍의 제 1 기준 전압중의 다른 쪽에 리셋되던가, 또는 1쌍의 제 2 기준 전압중 다른 쪽에 리셋된다. 그 후, 하위 N-1 비트의 값의 각각에 따라서, 선택 스위치 회로의 제 1 내지 제 N-1의 스위치에 의해 제 1 내지 제 N-1의 용량 요소가 신호선에 선택적으로 각각 접속된다. 이 결과, 각각의 용량 요소에 충전 전압(정 또는 부의 전압)이 디지털 화상 신호의 나타내는 계조에 따라서 신호선에 대해 구동 전압으로서 인가된다. 따라서, 비교적 간단한 구성을 이용하여 비교적 확실하고 또한 정밀도 좋게 기준 전압내에서 전압 선택한 구동 전압의 생성이 가능하게 된다.
특히, 이 경우, 스위치드ㆍ캐패시터형 디지털-아날로그 변환기를 구성하는 각각의 용량 요소가 신호선에 직접 접속되고, 신호선의 기생 용량을 충전하는데 최저한 필요한 전하를 각각의 용량 요소로부터 직접 공급하면 족하므로 상기 디지털-아날로그 변환기나 구동 회로에 있어서의 소비 전력을 저감하는 면에서 대단히 유리하다. 특히, 종래와 같이 신호선의 기생 용량에 기인하는 구동 전압의 비선형성을 보정하기 위해, 스위치드ㆍ캐패시터형 디지털-아날로그 변환기의 출력 단자와 신호선의 사이에 버퍼 회로 등을 개재하는 경우와 비교하면, 소비 전력을 대폭으로 저감할 수 있다.
이 경우 또한, 상기 제 1 내지 제 N-1의 용량 요소의 용량을 C×2i-1(C: 소정의 단위 용량, i=1, 2, …, N-1)로 하여도 된다.
이와 같이 구성하면, 선택적으로 전압 발생하여 얻어지는 구동 전압을 소정 간격으로 변화시킬 수 있고, 전기 광학 장치에 있어서의 광학 특성을 소정 간격으로 변화시킬 수 있다. 따라서, 전 계조 영역을 통해서 안정된 많은 계조 표시가 얻어진다.
상기한 본 발명의 구동 회로의 다른 형태에서는, 제 m-1번째의 계조에 대응하는 상기 구동 전압과 제 m 번째의 계조에 대응하는 상기 구동 전압과의 차가 소정값보다 작게되도록 상기 제 1 및 제 2 기준 전압의 값이 설정되어 있다.
이 형태에 의하면, 제 m-1 번째의 계조에 대응하는 구동 전압, 즉 제 1 구동 전압 범위에 있고 또한 제일 제 2 구동 전압에 가까운 구동 전압과, 제 m 번째의 계조에 대응하는 구동 전압, 즉, 제 2 구동 전압 범위에 있고 또한 제일 제 1 구동 전압 범위에 가까운 구동 전압과의 차이가 소정값보다 작다. 따라서, 이 소정값을 미리 실험적으로 정한 예를 들면 인간이 인식할 수 없는 정도의 계조차에 대응하는 값으로서 설정하면, 제 1 및 제 2 구동 전압 범위의 사이(즉, 양범위의 경계)에서 계조가 실용상 불연속하게 변화되어 버리는 사태를 미연에 방지할 수 있다.
이 형태에서는, 상기 전기 광학 장치가 제 m-1 번째의 계조에 대응하는 상기 구동 전압에 의해 구동되는 경우와 제 m 번째의 계조에 대응하는 상기 구동 전압에 의해 구동되는 경우와의 상기 구동 특성의 비가 상기 광학 특성의 변동 범위를(2N-1) 등분한 1계조분이 되도록 상기 제 1 및 제 2 기준 전압의 값이 설정되어도 된다.
이와 같이 구성하면, 제 1 및 제 2 구동 전압 범위의 경계의 전후에 있어서도, 선택적으로 전압 발생하여 얻어지는 구동 전압을 소정 간격으로 변환시킬 수 있어, 전기 광학 장치에 있어서의 광학 특성을 소정 간격으로 변화시킬 수 있다. 따라서, 이 경계에 대응하는 계조 영역을 포함하여 전 계조 영역을 통해서 매우 안정된 많은 계조 표시가 얻어진다.
상기한 본 발명의 구동 회로의 다른 형태에서는, 상기 디지털-아날로그 변환기는 상기 제 1 및 제 2 기준 전압을 각각 직렬 접속된 복수의 저항기에 의해 분압하는 저항 래더를 구비한다.
이 형태에 의하면, 저항 래더의 복수의 저항기에 의해 제 1 및 제 2 기준 전압의 범위내의 전압이 분압되어 발생된다. 따라서, 비교적 간단한 구성을 이용하여 비교적 확실하고 정밀도 좋게 분압에 의한 구동 전압의 생성이 가능하게 된다.
이 형태에서는, 상기 디지털 화상 신호의 최상위 비트의 값에 따라서, 상기 디지털-아날로그 변환기에 상기 제 1 및 제 2 기준 전압중 어느 한 쪽을 선택적으로 공급하는 선택적 공급 회로를 또한 구비하여도 되고, 상기 디지털-아날로그 변환기는 상기 디지털 화상 신호의 하위 N-1 비트를 디코드하여 2N-1개의 출력 단자로부터 디코드 신호를 출력하는 디코더와, 상기 복수의 저항기의 사이에서 각각 인출된 복수의 탭에 한 쪽의 단자가 각각 접속됨과 함께 상기 신호선에 다른 쪽의 단자가 각각 접속되어 있고, 상기 2N-1개의 출력 단자로부터 출력되는 디코드 신호에 의해 각각 동작하는 2N-1개의 스위치를 또한 구비하여도 된다.
이 경우에는, 선택적 전압 공급 회로에 의해, 디지털 화상 신호의 최상위 비트의 2진값에 따라서 디지털-아날로그 변환기에 제 1 및 제 2 기준 전압중 어느 한 쪽이 선택적으로 공급된다. 그러면, 디지털-아날로그 변환기에 있어서는 디코더에 의해 디지털 화상 신호의 하위 N-1 비트가 디코드되어, 2N-1개의 출력 단자로부터 2진값의 디코드 신호가 각각 출력된다. 다음으로, 복수의 저항기의 사이에서 각각 인출된 복수의 탭과 신호선의 사이에 각각 접속된 2N-1개의 스위치가 2N-1개의 출력 단자로부터 출력되는 디코드 신호에 의해 각각 동작되면, 디지털 화상 신호가 나타내는 계조에 따라서 제 1 및 제 2 기준 전압이 분압된다. 이 결과, 각각의 저항기에 의해 분압된 전압이 디지털 화상 신호가 나타내는 계조에 따라서 신호선에 대해 구동 전압으로서 인가된다. 따라서, 비교적 간단한 구성을 이용하여 비교적 확실하고 정밀도 좋게 분압에 의한 구동 전압의 생성이 가능하게 된다.
특히, 이와 같은 저항 래더에 의해 분압하면, 제 1 및 제 2 구동 전압 범위의 사이(경계)를 통해서 계조의 변화에 대해서 구동 전압의 변화가 반대 방향으로 되어 버릴 가능성이 없으므로 유리하다.
상기한 본 발명의 구동 회로의 다른 형태에서는 상기 신호선에 상기 신호선의 기생 용량 이외의 소정 용량이 부가되어 있다.
이 형태에 의하면 상기와 같은 기준 전압의 범위내의 전압을 발생하는 디지털-아날로그 변환기에 있어서의 계조(입력)의 변화에 대한 구동 전압(출력)의 변화는, 출력측에 있는 신호선의 기생 용량에 기인하여 예를 들면, 점근선 형상의 비선형을 나타내므로, 이와 같은 소정 요량을 부가하는 것으로서 구동 전압의 비선형성을 소망의 또는 소망에 다소라도 가까운 것으로 할 수 있다. 또한 이와 같은 소망의 비선형성을 얻기 위한 소정 용량의 구체적인 값은, 실험, 시뮬레이션 등에 의해 설정하면 된다. 따라서, 선택적인 전압 발생을 2 종류의 기준 전압(즉, 제 1 및 제 2 기준 전압)에 기초하여 하는 것에 더하여, 신호선의 부가 용량을 조정하는 것에 의해, 제 1 및 제 2 구동 전압 범위에 있어서의 구동 전압의 비선형성을 광학 특성의 비선형성에 보다 유사하게 하는 것이 가능하다. 이 결과, 보다 유사한 구동 전압의 비선형성을 이용하여 광학 특성의 비선형성을 보정하는 것이 가능하게 된다.
상기한 본 발명의 구동 회로의 다른 형태에서는 상기 전기 광학 장치는 1쌍의 기판 사이에 액정이 끼워져서 이루어지는 액정 장치이고, 상기 구동 회로는 상기 1쌍의 기판의 한쪽 위에 형성되어 있다.
이 형태에 의하면, 디지털 화상 신호를 직접 입력할 수 있고, 비교적 간단한 구성을 이용하여 또한 비교적 저소비 전력으로 액정 장치에 있어서의 계조 표시를 가능하게 함과 동시에 액정 장치의 γ 보정을 할 수 있다.
이 형태에서는 상기 제 1 및 제 2 기준 전압의 각각은 소정의 기준 전위에 대한 전압 극성을 수평 주사 기간마다 반전하여 상기 디지털-아날로그 변환기에 공급되어도 된다.
이와 같이 구성하면, 제 1 기준 전압과 제 2 기준 전압의 각각의 전압 극성을 수평 주사 기간마다 전환하여 공급하는 것으로서, 상기 액정 장치는 주사선마다 구동 전압을 반전하는 주사선 반전 구동(소위 1H 반전 구동) 방식이나 화소 반전 구동(소위 도트 반전 구동) 방식으로 구동할 수 있고, 표시 화면에 있어서의 플리커(flicker)의 방지나 직류 전압 인가에 의한 액정의 열화의 방지 등을 도모할 수 있다. 이 경우의 극성 반전의 기준이 되는 소정의 전위는 구동 회로로부터 공급되는 구동 전압이 인가되는 액정 화소의 전극과 액정층을 끼우고 대향하는 다른 쪽의 전극에 인가되는 대향 전위에 거의 동일하다. 단, 트랜지스터나 비선형 소자 등의 스위칭 소자를 통해서 액정 화소에 전압 인가하는 구성의 경우는, 스위칭 소자의 기생 용량 등에 의한 인가 전압의 강하를 고려하여, 상기 소정의 전위는 대향 전위에 대해서 바이어스가 부여된다.
본 발명의 전기 광학 장치는 상기 기술적 과제를 해결하기 위해, 상기한 본 발명의 구동 회로를 구비하는 것을 특징으로 한다.
본 발명의 전기 광학 장치에 의하면, 상기한 본 발명의 구동 회로를 구비하였으므로 디지털 화상 신호를 직접 입력할 수 있고, 비교적 간단한 구성을 이용하여 또한 비교적 저소비 전력으로 고품위의 계조 표시를 할 수 있는 전기 광학 장치를 실현할 수 있다.
본 발명의 전자 기기는 상기의 기술적 과제를 해결하기 위해, 상기한 본 발명의 전기 광학 장치를 구비한 것을 특징으로 한다.
본 발명의 전자 기기에 의하면 상기한 본 발명의 전기 광학 장치를 구비하였으므로 비교적 간단한 구성을 갖고, 또한 비교적 저소비 전력이고 고품위의 계조 표시를 할 수 있는 각종의 전자 기기를 실현할 수 있다.
도면의 간단한 설명
도 1은 본 발명에 의한 SC-DAC를 이용한 구동 회로의 실시예를 나타내는 회로도.
도 2는 투과율의 최소값과 최대값에 대응하는 2 전압을 구하는 방법을 나타내는 액정 화소의 투과율 특성 곡성에서 구하는 방법을 나타내는 도면.
도 3a는 기준 전압을 변화시키는 경우의 DAC의 출력 특성이 변화하는 모양을 나타내는 도면.
도 3b는 용량 요소의 종합 용량을 변화시켰을 때의 DAC의 출력 특성이 변화하는 모양을 나타내는 도면.
도 4는 도 1의 구동 회로에 있어서의 DAC의 입출력 특성의 변화의 모양을 나타내는 도면이고, 좌측의 그래프(a)는, 화상 데이터에 대한 DAC의 출력 전압을 나타내고, 우측의 그래프(b)는 액정 화소의 투과율에 대한 액정 화소 전극에 인가되는 전압을 나타낸다.
도 5는 3가지 경우(상황 Ⅰ 내지 Ⅲ)에 대해서의 액정 화소의 투과율과 액정 화소 전극에 인가되는 전압과의 관계를 나타내는 그래프.
도 6은 제 1 실시예의 상세 구성을 나타내는 회로도.
도 7은 도 6의 실시예의 동작을 설명하기 위한 타이밍도.
도 8은 본 발명에 의한 저항 래더형 DAC를 이용한 구동 회로의 제 2 실시예를 나타내는 회로도.
도 9(a)는 본 발명에 의한 액정 장치의 한 실시예의 평면도.
도 9(b)는 도 9(a)의 액정 장치의 횡단면도.
도 9(c)는 도 9(a)의 액정 장치의 종단면도.
도 10은 도 9의 액정 장치의 회로도.
도 11은 도 9에 도시한 액정 장치의 제조 프로세스의 제 1 프로세스의 설명도.
도 12는 도 9에 도시한 액정 장치의 제조 프로세스의 제 2 프로세스의 설명도.
도 13은 도 9에 도시한 액정 장치의 제조 프로세스의 제 3 프로세스의 설명도.
도 14는 도 9에 도시한 액정 장치의 제조 프로세스의 제 4 프로세스의 설명도.
도 15는 도 9에 도시한 액정 장치의 제조 프로세스의 제 5 프로세스의 설명도.
도 16은 도 9에 도시한 액정 장치의 제조 프로세스의 제 6 프로세스의 설명도.
도 17은 도 9에 도시한 액정 장치의 제조 프로세스의 제 7 프로세스의 설명도.
도 18은 본 발명에 의한 액정 장치의 다른 실시예의 분해 설명도.
도 19는 본 발명에 의한 전자 기기의 한 실시예(휴대형 컴퓨터)를 나타내는 설명도.
도 20은 본 발명에 의한 전자 기기의 다른 실시예(프로젝터)를 나타내는 설명도.
도 21은 종래의 구동 회로에 이용되는 DAC의 입출력 특성을 나타내는 도면이고, 좌측의 그래프(a)는 화상 데이터에 대한 DAC의 출력 전압을 나타내고, 우측의 그래프(b)는 액정 화소의 투과율에 대한 액정 화소 전극에 인가되는 전압을 나타낸다.
* 도면의 주요부분에 대한 부호의 설명 *
3 : DAC 21 : 시프트 레제스트
22 : 래치 장치 23 : 데이터 변환회로
33 : 리셋 장치 39 : 출력 장치
200 : 컨트롤러 221 : 제 1 래치회로
222 : 제 2 래치회로 331 : 스위치
(발명을 실시하기 위한 최적의 형태)
이하, 본 발명을 실시하기 위한 최적의 형태에 대해서 실시예마다 순서대로 도면에 기초하여 설명한다.
(제 1 실시예)
도 1은 전기 광학 장치의 한 예인 액정 장치가 노말리 화이트 모드(normally white mode)로 구동되는 경우의 본 발명에 의한 상기 액정 장치의 구동 회로의 실시예의 회로도이다. 도 1에 있어서, 구동 회로는 6비트의 디지털 화상 처리용의 것이고 시프트 레지스터(21)와, 제 1 래치 회로(221)와, 제 2 래치 회로(222)로 이루어지는 래치 장치(22)와, 그 후단에 설치된 데이터 변환 회로(23)와, 그 후단에 설치된 DAC(3)과, 선택 회로(4)를 구비하여 구성되어 있다.
구동 회로의 외부에 설치된 컨트롤러(200)는 6비트의 화상 데이터(DA)(D1, D2, …, D6)를 병렬로 구동 회로에 송출한다. 화상 데이터(DA)는 26계조중 임의의 계조를 나타내는 디지털 화상 데이터이다. 래치 장치(22)는 디지털 인터페이스의 한 예를 구성하고 있고, 제 1 래치 회로(221)는 비트(D1, D2, …, D6)를 시프트 레지스터(21)로부터 클럭 CL로 입력하여, 타이밍 LP로 제 2 래치 회로(222)에 송출한다. 제 2 래치 회로(222)는 축적된 데이터를 데이터 변환 회로(23)에 송출한다.
도 1에 있어서는 액정 장치의 데이터 신호선의 1개에 데이터 신호 전압을 공급하는 구동 회로의 단위 회로를 나타내고 있다. 실제로는 시프트 레지스터(21)는 액정 장치에 데이터 신호선의 수분(數分)의 출력을 공급하는 단수분(段數分) 필요하고, 래치 장치(22)도 데이터 신호선분 필요하다. 컨트롤러(200)로부터는 6비트 화상 데이터가 병렬로 수평 화소분만 송출되므로 그 송출 타이밍에 맞춰서 시프트 레지스터(21)로부터 순차로 출력이 되고, 그 시프트 레지스터(21)의 각각의 출력을 수신하여 각각의 데이터 신호선에 관련되는 구동 회로 단위의 제 1 래치 회로(221)가 6비트 화상 데이터를 병렬로 동시에 래치하여 간다. 수평 화소분의 화상 데이터가 제 1 래치 회로(221)에 래치된 후, 래치 펄스(LP)에 의해, 1라인분의 화상 데이터가 제 1 래치 회로(221)로부터 제 2 래치 회로에 일괄로 동시에 래치된다. 제 2 래치 회로(222)가 1라인분의 화상 데이터를 래치한 시점부터 DAC(3)에서의 DA 변환이 개시된다. 또한 제 2 래치 회로(222)에 1라인분의 화상 데이터가 래치되면 다음 라인의 수평 화소분의 화상 데이터가 컨트롤러(200)로부터 순차로 송출되고, 앞과 동일하게 시프트 레지스터(21)로부터의 출력을 받아서 제 1 래치 회로(221)가 순차로 래치를 계속한다.
래치 펄스(LP)에 의해 1화소분이 6비트 화상 데이터로 이루어지는 1 수평 화소분의 화상 데이터가 제 2 래치 회로(222)에 래치되고, 이 화상 데이터는 1 수평 화소분이 동시에 각각의 구동 회로 단위의 데이터 변환 회로(23)에 송출된다.
본 실시예에서는, 데이터 변환 회로(23)는 6비트의 화상 데이터(DA)의 최상위 비트(D6)의 값이 "0"일 때에는 화상 데이터(DA)의 남은 하위 비트(D1 내지 D5)를 그대로 DAC(3)에 송출하지만, 최상위 비트(D6)의 값이 "1"일 때에는, 비트(D1 내지 D5)를 반전시켜서 DAC(3)에 송출한다. 또한, 본 명세서에서는 데이터 변환 회로(23)가 DAC(3)에 송출하는 화상 데이터[즉, 하위 비트(D1 내지 D5) 또는 그 반전 비트로 이루어지는 데이터]를 DB로 나타냄과 함께, 비트(D1 내지 D5)의 반전 비트에는 *를 붙여서 D1* 내지 D5*와 같이 기재하는 것으로 한다.
DAC(3)은 소위 SC-DAC이고, 복수의 트랜지스터 스위치·용량에 의해 구성된다. 제 1 내지 제 5 의 5개의 용량 요소(311 내지 315)는 병렬로 배치되어 있다. 또한 DAC(3)의 출력 신호선(39)에는 신호선 용량(310)으로서 나타내는 용량(C0)이 기생하고 있다. 출력 신호선(39)은 비트 선택 스위치 회로(34)를 구성하는 각각의 비트 선택 스위치(341 내지 345)를 통해서 용량 요소(311 내지 315)에 접속된다. 또한, DAC(3)는, 용량 요소 리셋 장치(32)와 신호선 전위 리셋 장치(33)를 포함하고 있다. 용량 요소 리셋 장치(32)는 5개의 스위치(321 내지 325)에 의해 구성되어 있다. 각각의 스위치(321 내지 325)는 각각 각각의 용량 요소(311 내지 315)의 단자간에 설치되고 동시에 온 상태로 되는 것에 의해 용량 요소(311 내지 315)의 충전 전하를 방전할 수 있다. 또한 신호선 전위 리셋 장치(33)는 후술하는 선택 회로(42)의 접속 단자(b3)와 출력 신호 신호선(39)을 선택적으로 접속 또는 비접속으로 하는 스위치(331)에 의해 구성되어 있다. 스위치(331)가 온 상태가 되는 것으로 출력 신호선(39)의 전위를 후술하는 기준 전압(Vb1, Vb2)의 어느 한 쪽으로 리셋할 수 있다.
또한, 도 1에 있어서, 신호선 용량(310)은 출력 신호선(39)에 기생하는 용량이고 그 신호선과 반대측의 단자 전압(공통 전위)은 V0으로 나타내고 있다. 이 신호선(39)은 액정 장치의 데이터 신호선으로서 화소 영역을 향해서 배선된다. 신호선 용량(310)은 상기한 바와 같이 출력 신호선(39) 및 이에 연결되는 화소 영역의 데이터 신호선에 기생하는 용량이다. 이들 신호선은 액정을 끼고 대향하는 대향 기판의 전극과의 사이에 용량이 형성됨과 함께, 액티브 매트릭스형 액정 패널의 경우의 화소 영역에 있어서는 데이터 신호선과 주사 신호선이 교차하던가, 화소 전극이 인접하던가 하므로, 데이터 신호선과 주사 신호선이나 화소 전극과의 사이에도 기생 용량이 형성된다. 또한 후술과 같이 DAC(3)의 출력 특성 곡선을 조정하기 위해 화소 영역의 주위에 있어서 출력 신호선(39)의 배선폭을 넓히고, 액정을 끼고 대향하는 기판의 전극 사이에 의도적으로 용량을 형성하도록 하여도 된다. 신호선 용량(C0)은 그와 같은 기생하는 총 용량이다. 또한 도면중에서는 신호선 용량(310)의 다른 쪽의 전위를 대향하는 기판의 전극 전위(공통 전극 전위)로서 기재하고 있으나, 이것은 출력 신호선(39)과 대향하는 공통 전극과의 용량값이 제일 큰 경우에 용량의 다른 쪽의 전위로서 제일 기여도가 높은 전위로서 기재하고 있다. 이 전위는 공통 전극 전위에 한정되지 않고 기준 전압(Vb1, Vb2)과의 관계에 있어서 신호선 용량(C0)에 전하의 충전을 할 수 있는 전위이면 다른 전위와의 사이에 용량을 형성하여 그 전위를 다른 쪽의 전위로 하여도 된다.
DAC(3)는 제 1과 제 2 기준 전압 입력 단자(a, b)를 갖고, 제 1 기준 전압 입력 단자(a)에는 선택 회로(41)의 출력 단자[접속 단자(a3)]가 접속되고, 제 2 기준 전압 입력 단자(b)에는 선택 회로(42)의 출력 단자[접속 단자(b3)]가 접속되어 있다.
선택 회로(41, 42)는 입력 단자로서 각각 2개의 단자(a1, a2, b1, b2)를 갖는다. 선택 회로(41)의 입력 단자(a1, a2)에는 전압(Va1, Va2)이 입력되고 있고, 선택 회로(41)의 스위치(420)는 입력 데이터(DA)의 최상위 비트(D6)(도 1중, MSB로 도시한다)의 값이 "0"일 때는 접속 단자(a3)를 a1에 접속하고, 최상위 D6의 값이 "1"일 때는 접속 단자(a3)를 입력 단자(a2)에 접속한다.
또한 선택 회로(42)의 입력 단자(b1, b2)에는 전압(Vb1, Vb2)이 입력되고 있고, 스위치(430)는 입력 데이터(DA)의 최상위 비트(D6)의 값이 "0"일 때는 접속 단자(b3)를 입력 단자(b1)에 접속하고, 최상위 D6의 값이 "1"일 때는 접속 단자(b3)를 b2에 접속한다.
이와 같이 본 실시예에서는 1쌍의 제 1 기준 전압이 전압(Va1과 Vb1)으로 이루어지고, 1쌍의 제 2 기준 전압이 전압(Va2와 Vb2)으로 이루어진다.
비트 선택 스위치 회로(34)는 각각의 용량 요소(311 내지 315)의 각각과 출력 신호선(39)을 선택적으로 접속 또는 비접속으로 하기 위한 스위치(341 내지 345)로 이루어진 것이고 데이터 변환 회로(23)로부터의 비반전 신호(D1 내지 D5) 또는 반전 신호(D1* 내지 D5*)의 값에 따라서 온·오프상태가 된다. 용량 요소(311 내지 315)의 용량은 바이너리비에 의해 설정되고, 각각 C, 2×C, 4×C, 8×C, 16×C이고 용량 요소(311 내지 315)의 병렬 접속의 종합 용량(CT)은 31×C이다. 일반식으로는 용량 요소(311 내지 315)의 용량은 C×2j-1(단, C는 소정의 단위 용량, j=1, 2, …, N-1)로 된다.
다음으로 본 실시예의 구동 회로에 있어서 2쌍의 기준 전압(Va1과 Vb1 및 Va2와 Vb2)의 각각의 값의 결정 방법에 대해 설명한다. 또한 본 실시예에서는 Va1〉Vb1, Va2〈Vb2인 것으로 한다.
먼저, 도 2에 나타내는 바와 같이 가로 축에 화소의 액정에 대한 인가 전압(VLP), 세로 축에 화소의 투과율(SLP)을 채택하여 나타내는 투과율 특성(Y)에서 투과율 변동 범위(T)를 결정하고 이 투과율의 최소값 및 최대값에 대응하는 2개의 전압을 액정 화소의 투과율 특성 곡선에서 구한다. 여기서는 이들 2개의 전압을 Va1, Va2(Va1〉Va2)로 한다.
본 실시예에서는 노멀리 화이트 모드로 액정을 구동하므로 투과율이 최대로 되는 경우에는 화상 데이터(DA)는 「000000」이다. 이때, 도 1에 나타내는 DAC(3)의 데이터 입력 단자(DT1 내지 DT5)에는 화상 데이터(DA)의 하위 5비트(D1 내지 D5) 「00000」이 그대로 입력된다. 따라서, 비트 선택 스위치(341 내지 345)는 전부 오프 상태로 된다. 또한 화상 데이터(DA)의 최상위 비트가 "0"인 것에서 선택 회로(42)의 스위치(430)는 b3을 b1에 접속하고 있고, DAC(3)의 기준 전압 입력 단자(b)에는 Vb1이 나타나고 있다. 따라서, 출력 신호선(39)에는 Vb1이 나타난다.
한편, 투과율이 최소로 되는 경우에는 화상 데이터(DA)는 「111111」이다. 이 때, DAC(3)의 데이터 입력 단자에는 반전 비트(D1* 내지 D5*) 「00000」이 입력된다. 따라서, 이 경우에도 비트 선택 스위치(341 내지 345)는 전부 오프 상태로 된다. 또한 화상 데이터(DA)의 최상위 비트가 "1"인 것에서 선택 회로(42)의 스위치(430)는 b3을 b2에 접속하고 있고 DAC(3)의 기준 전압 입력 단자(b)에는 Vb2가 나타난다. 이상으로부터 투과율 변동 범위(T)의 투과율의 최대값에 상당하는 DAC(3)의 출력은 Vb1이고, 투과율의 최소값에 상당하는 DAC(3)의 출력은 Vb2이다.
또한 화상 데이터(DA)를 「011111」로 한 경우, 즉, 화상 데이터(DA)의 값을 10진법값의 2N-1-1로 한 경우, 도 1에 나타낸 DAC(3)의 데이터 입력 단자에는 하위 비트(D1 내지 D5) 「11111」이 그대로 입력된다. 여기서 먼저, 화상 데이터(DA)의 최상위 비트가 "0"인 것에서, 선택 회로(41)의 스위치(420)는 단자(a3)를 단자(a1)에 접속하고 있고, DAC(3)의 기준 전압 입력 단자(a)에는 Va1이 나타난다. 또한 선택 회로(42)의 스위치(430)는 단자(b3)를 단자(b1)에 접속하고 있고 DAC(3)의 기준 전압 입력 단자(b)에는 Vb1이 나타난다. 다음으로, 한 쪽에서 신호선 전위 리셋 장치(33)의 스위치(331)를 일단 온으로 한 후에 오프로하여 신호선(39)의 전위를 신호선 전위(Vb1)로 리셋한다. 한편 용량 요소 리셋 장치(32)의 5개의 스위치(321 내지 325)를 일단 전부 온으로 한 후에 전부 오프로하여 각각의 용량 요소의 양단자의 전압을 Va1으로 리셋한다. 이 상태에서 비트 선택 스위치(34)를 선택적으로 온으로 하면[이 경우 비트(D1 내지 D5)가 「11111」이므로 비트 선택 스위치(341 내지 345)를 전부 온으로 한다] 출력 신호선(39)에는,
V1=Va1+{(Vb1-Va1)×31C/(C0+31C)} (1)
이 나타난다.
또한, 화상 데이터(DA)를 「100000」으로 한 경우, 즉, 화상 데이터(DA)의 값을 10진법값의 2N-1로 한 경우, 도 1에 나타낸 DAC(3)의 데이터 입력 단자에는 반전 비트(D1* 내지 D5*) 「11111」이 입력된다. 여기서 먼저 화상 데이터(DA)의 최상위 비트가 "1"인 것에서 선택 회로(41)의 스위치(420)는 단자(a3)를 단자(a2)에 접속하고 있고, DAC(3)의 기준 전압 입력 단자(a)에는 Va2가 나타난다. 또한 선택 회로(42)의 스위치(430)는 단자(b3)를 단자(b2)에 접속하고 있고 DAC(3)의 기준 전압 입력 단자(b)에는 Vb2가 나타난다. 다음으로 한 쪽에서 신호선 전위 리셋 장치(33)의 스위치(331)를 일단 온으로 한 후에 오프로하여 신호선(39)의 전위를 신호선 전위를 Vb2로 리셋한다. 한편 용량 요소 리셋 장치(32)의 5개의 스위치(321 내지 325)를 일단 전부 온으로 한 후에 전부 오프로 하여 각각의 용량 요소의 양단자의 전압을 Va2로 리셋한다. 이 상태에서 비트 선택 스위치(34)를 선택적으로 온으로 하면[이 경우 비트(D1 내지 D5)가 「11111」이므로 비트 선택 스위치(341 내지 345)를 전부 온으로 하면] 출력 신호선(39)에는,
V2=Va2+{(Vb2-Va2)×31C/(C0+31C)} (2)
가 나타난다.
따라서 도 2에 나타내는 바와 같이 △V=V2-V1의 값을 적당히 고르는 것으로서 화상 데이터(DA)가 「011111」일 때에 출력 신호선(39)에 나타나는 전압[DAC(3)의 출력 전압)]에 의해 생기는 액정 화소의 투과율과 화상 데이터(DA)가 「100000」일 때에 출력 신호선(39)에 나타나는 전압에 의해 생기는 액정 화소의 투과율의 차이를 투과율 변동 범위(T)의 1계조분(log 대수축에 있어서의 1계조분)으로 선택할 수 있다.
또한, 「011111」 내지 「100000」에 걸쳐서 계조가 반전하지 않기 위한 조건은 △V〉0, 즉,
(31C/CT)×(Va1-Va2)〈Vb2-Vb1
으로 된다.
또한 일반적으로는
∑Ci/CT ×(Va1-Va2)〈Vb2-Vb1
(단, ∑의 연산은 I=1에서 i=N-1에 대해서 행한다)
로 된다. 또한 상기 부등호식은 화소의 액정을 교류 구동할 때, 구동 회로로부터 정극성(正極性)의 전압을 출력 신호선(39)에 출력하는 경우에 성립한다. 따라서 부극성(負極性)의 전압을 출력하는 경우에는 상기 부등호식의 전부의 부등호가 반대로 되는 것에 주의 바란다.
상기 (1), (2)식에서 명확한 바와 같이 Vb1-Vb2 및 Va2-Va1이 일정하다면 △V의 값은 변동하지 않는다. 따라서, 예를 들면 Vb1 및 Vb2를 고정값으로 하고 또한 Va2-Va1을 일정값으로 하여 Va2 및 Va1의 값을 정 또는 부의 방향으로 시프트시키면 화상 데이터(DA)에 대한 DAC(3)의 출력 특성 곡선의 계조의 중심을 투과율이 높은 측, 또는 낮은 측으로 이동시킬 수 있다.
도 3a에 Vb1-Vb2의 전압차가 일정의 조건에서 Va2-Va1의 전위차를 크게 한 경우(G1)와, 적게 한 경우(G2)의 DAC(3)의 출력 특성[화상 데이터값(DA)-DAC의 출력 전압(Vc)]과, 또한 변화시키기 전의 출력 특성을 G0으로 나타낸다.
또한 상기 (2)식에서도 알 수 있는 바와 같이 용량 요소(311 내지 315)의 종합 용량(CT)과 신호선 용량(310)의 용량(C0)과의 크기를 적당하게 설정하는 것으로서 화상 데이터(DA)에 대한 DAC(3)의 출력 특성 곡선의 경사 각도의 변화를 변화시킬 수 있다. 즉, CT를 C0에 대해 크게 하면 츨력 특성 곡선의 경사 각도의 변화를 크게 할 수 있고, CT를 C0에 대해서 작게 하면 출력 특성 곡선을 직선에 가깝게 할 수 있다.
도 3b에 Va1, Va2, Vb1, Vb2가 일정 조건으로 CT를 C0에 대해서 크게 한 경우(G3)와, 작게 한 경우(G4)의 DAC(3)의 출력 특성[화상 데이터값(DA)-DAC의 출력 전압(VC)]을 나타내고, 또한 변화시키기 전의 출력 특성을 G0으로 나타낸다.
또한 출력 특성 곡선을 보다 직선에 가깝게 하고 싶은 경우에는 신호선(39)에 병렬로 소정 용량의 용량을 접속하여 신호선 용량(310)의 용량(C0)을 크게 하여도 된다. 즉, 이와 같이 구성하면 DAC(3)에 있어서의 계조 변화에 대한 구동 전압 변화는 상기와 같이 신호선(39)의 용량 증가에 기인하여 직선에 가깝게 되므로 γ 특성이 보다 직선적인 경우에도 DAC(3)의 출력 특성 곡선을 이용하여 대처 가능하게 된다.
이상과 같이 하여, 2쌍의 기준 전압(Va1, Vb1 및 Va2, Vb2)을 설정함과 함께, 용량 요소(311 내지 315)의 종합 용량(CT)을 설정한 경우에 있어서의 DAC(3)의 동작을 이하에 상세하게 설명한다.
먼저, 데이터 변환 회로(23)에 입력된 화상 데이터(DA)의 최상위 비트(D6)가 DAC(3)의 데이터 입력 단자(DT6)에 입력된다. 최상위 비트(D6)의 값이 "0"인 경우에는 선택 회로(41)의 스위치(420)는 접속 단자(a3)를 단자(a1)에 접속하고, 선택 회로(42)의 스위치(430)는 접속 단자(b3)를 단자(b1)에 접속한다. 또한 최상위 비트(D6)의 값이 "1"인 경우에는 선택 회로(41)의 스위치(420)는 접속 단자(a3)를 단자(a2)에 접속하고, 선택 회로(42)의 스위치(430)는 접속 단자(b3)를 단자(b2)에 접속한다. 이때, 용량 요소 리셋 장치(32)의 스위치(321 내지 325) 및 신호선 전위 리셋 장치(33)의 스위치(331)는 함께 온 상태로 되어 있고, 비트 선택 스위치 회로(34)의 스위치(341 내지 345)는 오프 상태로 되어 있다. 이에 의해 용량 요소(311 내지 315)는 방전되어, 각각의 양단자는 리셋 전압(Va1 또는 Va2)으로 리셋되어 신호선 용량(310)의 단자[즉, 출력 신호선(39)]는 Vb1 또는 Vb2로 리셋된다.
이 상태에서, 스위치(321 내지 325) 및 스위치(331)가 오프 상태로 되고, 이어서, 그때까지 오프 상태로 되어 있던 비트 선택 스위치 회로(34)의 스위치(341 내지 345)가 상기 화상 데이터(DA)의 제 1 비트(D1)에서 제 5 비트(D5)의 값에 따라서 선택적으로 온 상태로 된다. 이때, 상기한 바와 같이 DAC(3)의 데이터 입력 단자(DT1 내지 DT5)에는 데이터 변환 회로(23)에 입력된 화상 데이터(DA)의 최상위 비트(D6)의 값이 "0"일 때에는 하위 5비트의 비반전 신호(D1 내지 D5)가 입력되고, 최상위 D6의 값이 "1"일 때에는 하위 5비트의 반전 신호(D1* 내지 D5*)가 입력된다.
따라서, 예를 들면 화상 데이터(DA)가 「000001」일 때에는 DAC(3)의 DT1 내지 DT5의 5개의 단자에는 각각 0, 0, 0, 0, 1이 입력되고 비트 선택 스위치 회로(34)의 스위치중 스위치(341)만이 온 상태로 된다. 또한 예를 들면 화상 데이터(DA)가 「111110」일 때에는 DAC(3)의 DT1 내지 DT5의 5개의 단자에는 각각 0, 0, 0, 0, 1이 입력되고 이 경우에도 비트 선택 스위치 회로(34)의 스위치중 스위치(341)만이 온 상태로 된다.
이와 같이 하여 스위치(321 내지 325)중, 온 상태로 된 스위치에 접속되어 있는 용량 요소(311 내지 315)와 신호선 용량(310)이 접속되고 출력 신호선(39)에는 이들 접속에 기초한 전압이 나타난다.
예를 들면 화상 데이터(DA)가 「000001」일 때에는 신호선 용량(310)(용량 C0)은 양 단자의 전압(Vb1과 V0)에 의해 충전된다. 또한 용량 요소 리셋 장치(32)의 전 스위치(321 내지 325)를 오프 상태로 한 후에 스위치(341)를 통해서 신호선(39)에 접속된 용량 요소(311)(용량 C)는 기준 전압(Va1 및 Vb1)에 의해 충전된다[한편 으로는 스위치(342 내지 345)가 오프 상태인 채로 있으므로 용량 요소(312 내지 315)는 기준 전압(Va1 및 Vb1)에 의해 충전되지 않는다]. 따라서, 용량 요소(311)(용량 C)와 신호선 용량(310)(용량 C0)에 의해 1쌍의 기준 전압(Va1 및 Vb1)[즉 전압(Vb1-Va1)]을 실질적으로 분압한 것 같은 전압이 출력 신호선(39)에 나타난다.
또한 예를 들면 화상 데이터(DA)가 「111110」일 때에는 신호선 용량(310)(용량 C0)은 양단자의 전압(Vb2 와 V0)에 의해 충전된다. 또한 용량 요소 리셋 장치(32)의 전 스위치(321 내지 325)를 오프 상태로 한 후에 스위치(341)를 통해서 신호선(39)에 접속된 용량 요소(311)(용량 C)는 기준 전압(Va2 및 Vb2)에 의해 충전된다[한편으로는 스위치(342 내지 345)가 오프 상태인 채로 있으므로 용량 요소(312 내지 315)는 기준 전압(Va2 및 Vb2)에 의해 충전되지 않는다]. 따라서 용량 요소(311)(용량 C)와 신호선 용량(311)(용량 C0)에 의해 1쌍의 기준 전압(Va2 및 Vb2)[즉, 전압(Vb2-Va2)]을 실질적으로 분압한 전압이 출력 신호선(39)에 나타난다.
도 4 중에서 좌측의 그래프 (a)는 화상 데이터(DA)(64 계조 표현)에 대한 DAC(3)의 출력 전압(VC)을 나타내는 도면, 우측의 그래프 (b)는 액정 화소의 투과율(SLP)(축은 log 대수)과 액정 화소 전극에 인가되는 전압(VLP)[DAC(3)의 출력 전압(VC)에 대응한다]과의 관계를, 가로축에 투과율(SLP)을 세로 축에 인가 전압(VLP)을 채용하여 예시하는 그래프이다. 화상 데이터(DA)의 「111111」내지 「000000」은 64 계조를 나타내는 화상 데이터의 2진 코드이다. 도 21 중의 그래프 (a) 및 (b)와 대비하여 도 4 중의 그래프 (a) 및 (b)를 참조하는 것으로 명확한 바와 같이 본 발명의 DAC(3)은 D/A 변환을 하는 한편 γ 보정을 하고 있는 것이다.
또한, 기준 전압(Va1, Va2, Vb1, Vb2)을 전체로 고전압측 또는 저전압측으로 시프트시키면 화소에 있어서의 휘도(투과율)를 전체로 낮은 쪽 또는 높은 쪽으로 시프트시킬 수 있다. 또한 미리 Vb1-Vb2의 전압차를 크게 설정해 두면 콘트라스트(contrast)비를 크게 할 수 있고, 작게 하면 콘트라스트비를 작게 할 수 있다.
도 5에 본 실시예에 있어서 실측된 3개의 경우(상황 Ⅰ 내지 Ⅲ으로 나타낸다)에 대해서 액정 화소의 투과율과 액정 화소 전극에 인가되는 전압과의 관계를 그래프에 의해 나타낸다. 도 5에 있어서 각각의 상황(Ⅰ 내지 Ⅲ)의 Va1, Va2, Vb1, Vb2를 정극성과 부극성의 전압이 각각 부여되어 있다. 이것은 화소의 액정을 교류 구동하기 위해 데이터 신호선에 기준 전압(도 5의 경우는 0V)에 대해서 정극성의 전압을 출력하는 경우, 부극성의 전압을 출력하는 경우가 있기 때문이다. Va1, Va2, Vb1, Vb2가 정의 전압의 경우는 화소 액정에 대해서 정극성의 전압을 인가하고 부의 전압의 경우는 부극성의 전압을 인가한다.
따라서, 도 1의 구동 회로에 있어서는 실제로는 Va1, Va2, Vb1, Vb2로서는 각각에 대해서 정극성의 전압을 인가하기 위한 기준 전압과, 부극성의 전압을 인가하기 위한 기준 전압이 주기적으로 전환되어 부여된다.
이 전압(Va1, Va2, Vb1, Vb2)의 전환 주기는 액정 장치의 구동 방법이 액정 인가 전압을 1 수직 주사 기간(1 필드 또는 1 플레임)마다 극성 반전하는 구동 방법의 경우는 1 수직 주사 기간마다 전환하고, 수평 주사 기간마다 극성 반전(소위 라인 반전 구동)하는 경우는 수평 주사 기간마다 전환하게 된다. 또한 열(列)라인마다 극성 반전(소위 소스 라인 반전)하는 경우, 화소마다 극성 반전(소위 도트 반전 구동)하는 경우는 인접하는 단위 구동 회로마다 Va1, Va2, Vb1, Vb2로서 부여되는 전압의 기준 전압에 대한 극성이 교대로 다르게 되어 있다. 즉, 1 데이터 신호선째의 단위 구동 회로와 2 데이터 신호선째의 단위 구동 회로와는 Va1으로서 부여되는 기준 전압이 정극성용, 부극성용으로 되어 있고 다른 전압이 된다. 이 각각의 단위 구동 회로의 기준 전압의 전환은 소스 라인 반전의 경우는 수직 주사 가간마다, 도트 반전의 경우는 수평 주사 기간마다로 된다.
또한, 제 1의 실시예의 설명 및 이하에 기술하는 다른 실시예에 있어서 「111111」을 흑, 「000000」을 백으로서 설명하고 있으나, 반대로 「111111」을 백, 「000000」을 흑이 되도록 화상 데이터(D1 내지 D6)와 단자(DT1 내지 DT6)의 관계를 역전시켜도 된다. 또한 본 실시예는 액정 분자의 배향 방향과 편광축의 설정을 변경하여(노멀리 블랙 모드로서), DAC의 출력 전압이 낮을 때에는 고투과율, 출력 전압이 높을 때에는 저투과율로 한 경우에도 동일하게 적용할 수 있는 것을 말할 필요도 없다.
다음으로 제 1 실시예의 구동 회로의 보다 상세한 구성 및 동작에 대해 도 6 및 도 7을 참조하여 설명한다. 여기서 도 6은 본 실시예의 구동 회로의 상세한 회로도이고, 도 7은 그 타이밍도이다. 또한 도 7에 있어서 도 1과 같은 구성 요소에는 같은 참조 번호를 붙이고 그 설명은 적당하게 생략한다.
도 6에 있어서 제 1 래치 회로(221)의 6개의 래치 요소(211 내지 216)는 각각 시프트 레지스터(7)의 출력 펄스에 의해 구동되고 데이터선상의 1화소분의 6비트 화상 데이터를 동시에 래치하도록 구성되어 있다. 제 1 래치 회로(221)는 1단위의 구동 회로분이 나타내어져 있을 뿐이지만 이 래치 회로에 인접한 단위 구동 회로에도 같은 제 1 래치 회로가 구성되어 있다. 단, 제 1 래치 회로(221)는 단위 구동 회로마다 시프트 레지스터(7)의 다른 출력에 의해 래치가 제어된다.
제 2 래치 회로(222)는 제 1 래치 회로(222)에 유지된 각각의 비트(D1, D2, …, D6)를 래치 펄스(LP0)에 의해 각각의 래치 요소(271 내지 276)에 일괄로 입력하여 데이터 변환 회로(23)에 출력하도록 구성되어 있다. 이 제 2 래치 회로(222)는 제 1 래치 회로(221)와 동일하게 각각의 단위 구동 회로에 설치되지만, 제 1 래치 회로(221)와 상이하는 점은 각각의 단위 구동 회로의 제 2 래치 회로(222)는 동일한 래치 펄스(LP0)에 의해 일괄로 래치되는 점에 있다.
데이터 변환 회로(23)는 EX-OR 게이트와 NAND 게이트와, NOT 게이트로 된 5쌍의 게이트 회로(311 내지 315)와, 래치 게이트(316)로 구성되어 있다.
게이트 회로(311 내지 315)의 각각의 EX-OR 게이트는 래치 요소(271 내지 276)로부터의 화상 데이터(DA)의 각각의 비트의 값(D1 내지 D5)를 각각 입력함과 함께, 래치 게이트(316)는 최상위 비트(D6)의 값을 입력한다. 각각의 EX-OR 게이트는 최상위 비트(D6)의 값이 "1"일 때에는 하위 비트(D1 내지 D5)의 값을 반전시켜서, 또는 최상위 비트(D6)의 값이 "0"일 때에는 하위 비트(D1 내지 D5)의 값을 반전시키지 않고 다음 단의 NAND 게이트에 출력하도록 구성되어 있다.
레벨 시프트 회로(81 내지 86)는 예를 들면 2진 전압 레벨을 0V 및 5V에서 0V 및 12V로 시프트시키는 회로이고, 비반전 출력 및 반전 출력의 2 출력 단자를 갖는다. 이들 2 출력 단자는 다음 단의 DAC(3)에 송출된다. 도 6에서는 레벨 시프트 회로(81 내지 86)의 비반전 회로 신호를 LS1 내지 LS6으로 나타내고 있다.
본 실시예에서는 각각의 용량 요소(311 내지 315)는 패턴 형성되어 구성된다. 여기서 각각의 용량 요소(312 내지 315)는 용량 요소(311)의 용량(C)과 동일 용량의 용량을, 용량 요소(312)에서는 2개, 용량 요소(313)에서는 4개, 용량 요소(314)에서는 8개, 용량 요소(315)에서는 16개 각각 병렬로 접속하여 구성하고 있다. 또한 각각의 스위치(341 내지 345)는 전압(Va1, Va2, Vb1, Vb2)의 기준 전압이 교류인(예를 들면 1 주사선마다나, 1 필드, 1 플레임마다 전압 극성이 반전한다) 것에서, 제어되는 신호의 극성이 정부(正負)중 어느 쪽이어도 동작할 수 있도록 2개의 제어 단자를 갖는 CMOS 트랜지스터에 의해 구성되어 있다. 즉, 레벨 시프트 회로(81 내지 86)로부터의 비반전 출력 신호(LS1 내지 LS5)는 용량 요소 리셋 전압(Va1, Va2), 신호선 전위 리셋 전압(Vb1, Vb2)이 정인 경우에 각각의 스위치(341 내지 345)를 동작시키고, 레벨 시프트 회로(81 내지 86)로부터의 반전 출력 신호는 용량 요소 리셋 전압(Va1, Va2), 신호선 전위 리셋 전압(Vb1, Vb2)이 부일 때에는 각각의 스위치(341 내지 345)를 동작시키도록 구성되어 있다.
다음은 도 6과 같이 구성된 구동 회로의 동작에 대해서 도 7의 타이밍도를 참조하여 설명한다.
도 7에 있어서 먼저 하나 전의 수평 주사 기간에 시프트 레지스터(7)로부터 순차 출력되는 전송 신호에 따라서 제 1 래치 회로(221)는 단위 구동 회로마다 수평 화소수분의 화상 데이터를 순차로 래치한다. 그리고 1 수평 화소분의 화상 데이터가 래치된 때에 수평 브린킹 기간의 시각(t1)에 래치 펄스(LP0)가 발생하면 제 2 래치 회로(222)는 제 1 래치 회로(221)에 유지된 각각의 비트(D1, D2, …, D6)를 각각의 래치 요소(271 내지 276)에 일괄로 입력하여 데이터 변환 회로(23)에 출력한다.
다음으로 데이터 변환 회로(23)의 각각의 NAND 게이트에 리셋 신호(RS1)가 입력되면 리셋 신호(RS1)가 H 레벨로 되어 있는 기간(t3 내지 t4)에(즉, 수평 주사 기간) EX-OR 게이트의 출력이 NOT 게이트를 통해서 레벨 시프트 회로(81 내지 85)에 출력된다. 또한 래치 게이트(316)로부터는 래치 펄스(LP0)가 입력된 때에, 최상위 비트(D6)가 레벨 시프트 회로(86)에 출력된다.
본 실시예에서는 최상위 비트(D6)의 값이 "1" 이므로 레벨 시프트 회로(86)로부터의 최상위 비트(D6)의 비반전 출력(LS6)이 래치 펄스(LP0)의 발생 타이밍인 시각(t1)에 하이 레벨로 된다. 그리고 스위치(420)의 동작에 의해서 시각(t1)에 있어서 리셋 전압(Va2)이 선택 단자(a3)에 나타난다. 또한 스위치(430)의 동작에 의해 시각(t1)에 있어서 신호선 전위 리셋 전압(Vb2)이 선택 단자(b3)에 나타난다.
다음으로 시각(t2)에 있어서 리셋 신호(RS2) 또는 그 반전 신호(도 6에서는 반전 신호 RS2*로 나타낸다)가 발생하면 용량 요소 리셋 장치의 스위치(321 내지 325) 및 신호선 전위 리셋 장치의 스위치(331)는 온으로 된다. 이때, 리셋 신호(RS2)가 하이 레벨이 되는 기간은 래치 펄스(LP0)의 발생 타이밍 보다 늦고, 또한 리셋 신호(RS1)의 상승 타이밍인 시각(t3)보다 빠르다.
다음으로 신호선 리셋 장치의 스위치(331)가 오프로 되어서 신호선의 전위가 Vb2로 되고 또한 용량 요소 리셋 장치의 스위치(321 내지 325)가 오프로 되어 각각의 용량 요소(311 내지 315)가 충전 가능하게 된 상태로 시각(t3)에 있어서 리셋 신호(RS3)가 발생하면, 비트 선택 스위치 회로의 스위치(341 내지 345)는 레벨 시프트 회로(81 내지 85)의 출력의 값에 따라서 선택적으로 온 상태로 된다. 본 실시예에서는 레벨 시프트 회로(81 내지 85)의 출력(LS1 내지 LS5)중, LS1만이 H 레벨로 되므로 출력 신호선(39)에는 용량 요소(311)와 신호선 용량(310)의 접속에 의해서 생긴 전압[DAC(3)의 출력 전압(Vc)]가 나타나고, 이 출력 전압(VC)이 수평 주사 기간에 상기 신호선에 부여된다.
이상 상세하게 설명한 바와 같이 제 1 실시예에 의하면 디지털식 화상 데이터(DA)의 비트가 나타내는 계조에 따른 출력 전압을 액정 장치의 각각의 신호선에 공급할 수 있고 또한 γ 보정도 할 수도 있다.
(제 2 실시예)
다음으로 본 발명에 의한 액정 장치의 구동 회로의 제 2 실시예에 대해 도 8을 참조하여 설명한다.
도 8은 도 1에 나타낸 SC-DAC에 대신하여 저항 래더형 DAC를 사용한 제 2 실시예를 나타내는 도면이다. 도 8에 있어서 구동 회로(12)는 시프트 레지스터(21)와 제 1 래치 회로(221) 및 제 2 래치 회로(222)로 이루어진 래치 장치(22)와 데이터 변환 회로(23)와 DAC(5)로 구성되어 있다. 시프트 레지스터(21), 래치 장치(22), 데이터 변환 회로(23)의 구성 및 기능은 제 1 실시예와 동일 구성이다. 또한 도 8에 있어서 도 1과 같은 구성 요소에는 같은 참조 부호를 붙이고, 그 설명은 적당하게 생략한다. 또한, 제 2 실시예에 있어서도, DAC의 전단까지의 상세 구성(스프트 레지스터, 래치 수단, 데이터 변환 회로)은 도 6에 나타낸 제 1 실시예와 동일하다.
도 1의 구동 회로의 경우와 동일하게 컨트롤러(200)가 6비트의 화상 데이터(DA)를 구동 회로(12)에 송출하면 래치 장치(22)는 화상 데이터(DA)의 6비트(D1 내지 D6)를 데이터 변환 회로(23)에 송출한다. 데이터 변환 회로(23)는 최상위 비트(D6)의 값이 "0"일 때는 하위 비트(D1 내지 D5)를 반전시키지 않고 최상위 비트(D6)와 함께 DAC(5)의 입력 단자에 송출한다. 또한 최상위 비트(D6)의 값이 "1"일 때는 하위 비트(D1 내지 D5)의 값을 반전시켜서 최상위 비트(D6)와 함께 DAC(5)의 입력 단자에 송출한다.
DAC(5)는 디코더(51)와, 25개의 직렬 접속된 저항(r1 내지 rn)(n=25)과, n개의 스위치(SW1 내지 SWn)(n=25)로 이루어진다. 여기서는 저항(r1 내지 rn)의 값은 저항(r1 내지 rn)으로부터 화상 데이터(DA)에 의해 선택되는 직렬 접속 저항에 의해 구성되는 합성 저항값에 기초하여 출력되는 전압(VC)이 도 4(a)의 변화로 되도록 각각의 r의 설정되어 있고 최후의 저항(rn)만은 rn≒rn-1/2로 설정되어 있다. 또한 rn≒rn-1/2로 하는 것으로 DA가 「011111」일 때의 DAC(5)의 출력 전압(VC)에 의해 생기는 투과율과 「100000」일 때의 DAC(5)의 출력 전압(VC)에 의해 생기는 투과율의 차이를 액정 화소의 투과율 변동 범위(T)의 거의 1계조분(log 대수에 있어서의 1계조분)이 되도록 할 수 있다.
저항(r1 내지 rn)의 직렬 접속 회로의 양단에는 제 1 및 제 2의 기준 입력 단자(d, e)가 접속되어 있다. 스위치(SW1)의 한쪽 끝은 DAC(5)의 기준 전압 입력 단자(d)[저항(r1 내지 rn)의 직렬 접속 회로의 r1측의 끝]에 접속되고, 스위치(SW2 내지 SWn)의 각각의 한쪽 끝은 직렬 접속 회로의 r1 내지 rn의 접속부(탭)에 접속되어 있고, 스위치(SW1 내지 SWn)의 다른 끝에는 DAC(5)의 출력 단자(VC)에 접속되어 있다.
DAC(5)의 기준 전압 입력 단자(d)에는 선택 회로(61)가 접속되어 있다. 선택 회로(61)는 2개의 입력 단자(d1, d2)와 1개의 접속 단자(d3)를 갖고, 이들 단자에는 전압(Vd1 및 Vd2)이 입력되어 있다. 기준 전압 입력 단자(e)는 중간점 전위(Ve)에 고정되어 있다. 본 실시예에서는 Vd1과 Ve가 1쌍의 제 1 기준 전압을 이루고, Vd2와 Ve가 1쌍의 제 2 기준 전압을 이루고 있다. 여기서 전압 Vd1과 Vd2와 Ve의 사이에는 Vd1〉Ve〉Vd2가 성립하고 있다.
선택 회로(61)는 입력 데이터(DA)의 최상위 비트(D6)의 값이 "0"일 때는 접속 단자(d3)를 입력 단자(d2)에 접속하고, 최상위 D6의 값이 "1"일 때는 접속 단자(d3)를 입력 단자(d1)에 접속한다.
도 8의 구동 회로(12)에는 예를 들면 화상 데이터(DA)가 「000001」일 때에는 최상위 비트(D6)는 "0"이므로 데이터 변환 회로(23)는 하위 비트(D1 내지 D5)를 반전시키지 않고 디코더(51)에 출력한다. 또한 선택 회로(61)는 접속 단자(d3)를 입력 )를 (d2)에 접속한다. 또한 디코더(51)의 각각의 단자(DT1 내지 DT5)의 5개의 단자에는 각각 0, 0, 0, 0, 1이 입력되고(이 때의 디코드 값은 "1"이다), 스위치(SW1 내지 SWn)중, 디코드값 "1"에 대응하는 스위치(SW2)만이 온으로 된다. 따라서 DAC(5)의 출력 단자(C)에는
Vc=Vd2+(Ve-Vd2)×[r1/(r1+r2+…+rn)]
의 전압 VC가 나타난다.
또한 예를 들면 화상 데이터(DA)가 「111110」일 때에는 최상위 비트(D6)는 "1"이므로 데이터 변환 회로(23)의 하위 비트(D1 내지 D5)를 반전시켜 디코더(51)에 출력한다. 선택 회로(61)는 접속 단자(d3)를 입력 단자(d1)에 접속한다. 또한 디코더(51)의 각각의 단자(DT1 내지 DT5)의 5개의 단자에는 각각 0, 0, 0, 0, 1이 입력되고(이 때의 디코드값은 "1"이다), 스위치(SW1 내지 SWn)중, 디코드값 "1"에 대응하는 스위치(SW1)만이 온으로 된다. 따라서 DAC(5)의 출력 단자(C)에는,
VC=Vd1-(Vd1-Ve)×[r1/(r1+r2+…+rn)]
의 전압(Vc)이 나타난다.
또한 제 1 실시예와 동일하게 전압(Vd1, Vd2, Ve)으로서는 각각에 대해서 정극성의 전압을 화소에 인가하는 경우의 기준 전압과 부극성의 전압을 화소에 인가하는 경우의 기준 전압이 주사선 반전 구동 등을 하기 위해 주기적으로 전환되어 부여된다. 그 전환 타이밍은 제 1 실시예의 경우에 설명한 것과 동일하다.
본 발명에 사용되는 DAC는 입력 데이터값이 작은 영역/큰 영역에 있어서는 큰 경사 각도에서 작은 경사 각도로 변화하고, 입력 데이터값이 큰 영역/ 작은 영역에 있어서는 작은 경사 각도에서 큰 경사 각도로 변화하는 것과 같은 특성을 가지면 되고, 도 1이나 도 8에 나타낸 제 1 또는 제 2 실시예의 구성에는 한정되지 않고 각종의 타입의 것을 이용할 수 있다.
또한 상기 각각의 실시예에 있어서 6비트의 디지털 화상 데이터를 처리하는 경우에 대해서 설명하였으나 본 발명은 이에 한정되지 않고 4비트, 5비트, 7비트 이상의 각종의 디지털 화상 데이터의 처리를 할 수 있는 것은 말할 것도 없다.
또한, 상기 각각의 실시예에서는 화상 데이터(DA)의 최상위 비트의 값이 "1"일 때에, 제 1 내지 제 5 비트의 값을 반전시켰으나, 최상위 비트의 값이 "0"일 때에는 제 1 내지 제 5 비트의 값을 반전시키도록(최상위 비트의 값이 "1"인 경우에는 그대로 출력하도록) 구성하여도 된다.
또한 본 실시예에 있어서는 노멀리 화이트 모드에서의 사용이지만 노멀리 블랙 모드에서의 사용이어도 동일하게 실시할 수 있는 것을 말 할 것도 없다.
(제 3 실시의 형태)
다음으로 도 9에서 도 17을 참조하여 본 발명에 의한 전기 광학 장치의 한 예인 액정 장치의 실시예에 대해 설명한다.
상기한 각각의 실시예에 있어서의 구동 회로는 예를 들면 도9(a)의 평면도, (b)의 횡단면도, 및 (c)의 종단면도에 나타내는 바와 같은 액정 장치(701)를 구동하기 위해 이용된다.
도 9에서는 액티브 매트릭스 기판(702)과 대향 기판(703)(컬러 필터 기판)의 사이에는 각각의 기판 주위의 밀폐(seal)재(704)에 의해 밀폐되어 액정(705)이 주입되어 있다. 액티브 매트릭스 기판(702)의 주위에는 테두리를 남기고 차광 패턴(706)이 형성되고, 상기 차광 패턴(706)의 내측에는 화소 전극, 출력 신호선(데이터선), 주사선 등으로 이루어진 액티브 매트릭스부(707)가 형성되어 있다. 또한 상기 테두리에는 상기한 각각의 실시예에 있어서의 구동 회로가 화소 어레이의 열수와 같은 수량 형성된 드라이버(708) 및 주사선 드라이버(709)가 설치되어 있다. 또한 상기 테두리의 주사선 드라이버(709)의 외측에는 실장 단자 부재(710)가 설치되어 있다.
이상의 액티브 매트릭스형 액정 장치의 회로도는 도 10에 도시되어 있다.
도 10에 있어서 액티브 매트릭스부(707)에는 매트릭스상으로 화소가 구성된다. 이 액티브 매트릭스부(707)는 제 1 또는 제 2 실시예에 의해 설명한 단위 구동 회로를 데이터 신호선에 대응하여 배치한 신호선 드라이버(708)에 의해 데이터 신호선(902)이 구동되고 주사선 드라이버(709)에 의해 주사선(903)이 구동된다. 각각의 화소는 주사선(903)에 게이트가 접속되고, 소스가 데이터 신호선(902)에 접속되고, 드래인이 화소 전극(도시하지 않음)에 접속되는 박막 트랜지스터(904)(TFT)와, 화소 전극과 공통 전극(도시하지 않음)의 사이에 배치된 액정(905)과, 화소 전극과 인접하는 주사선의 사이에 형성되는 전하 축적 용량(906)으로 구성된다. 또한 주사선 드라이버(709)는 1 수평 주사 기간마다 순차로 출력하여 주사선을 선택 타이밍을 결정하는 시프트 레지스터(900)와 시프트 레지스터(900)의 출력을 받아서 주사선(903)에 TFT(904)를 온하는 전압 레벨의 주사 신호를 출력하는 레벨 시프터(901)로 구성된다.
또한 신호선 드라이버(708)는 앞에 기술한 바와 같이 시프트 레지스터(21), 제 1 래치 회로(221), 제 2 래치 회로, 데이터 변환 회로(23), DAC(3) 등을 구비하여 구성된다.
여기서 상기와 같이 액티브 매트릭스 기판(702) 상에 구동 회로[드라이버(708)], 액티브 매트릭스부(707) 등을 형성하는 프로세스(저온 폴리실리콘 기술을 이용한 프로세스)를 도 11 내지 도 15를 참조하여 순차로 설명한다.
프로세스 1: 먼저, 도 11에 나타내는 바와 같이 액티브 매트릭스 기판(800)상에 버퍼층(801)을 형성하고 이 버퍼층(801)상에 아모르퍼스(amorphous) 실리콘층(802)을 형성한다.
프로세스 2: 다음으로 도 11의 아모르퍼스 실리콘층(802)의 전면에 레이저 어닐을 행하고, 아모르퍼스 실리콘층을 다결정화 하여 도 12에 나타내는 바와 같이 다결정 실리콘층(803)을 형성한다.
프로세스 3: 다결정 실리콘층(803)을 패터닝하여 도 13에 도시하는 바와 같이 아일랜드 영역(804, 805, 806)을 형성한다. 아일랜드 영역(804, 805)은 실시예에 나타낸 각각의 스위치로서 이용되는 MOS 트랜지스터의 능동 영역(소스, 드래인)이 형성되는 층이다. 또한 아일랜드 영역(806)은 실시예에 도시한 용량 요소의 박막 용량의 1극이 되는 층이다.
프로세스 4: 다음으로 도 14에 도시하는 바와 같이 마스크층(807)을 형성하고 용량 요소의 박막 용량의 1극이 되는 아일랜드 영역(806)만에 인(P) 이온을 주입하여 당해 아일랜드 영역(806)을 저저항화한다.
프로세스 5: 다음으로 도 15에 나타내는 바와 같이 게이트 절연막(808)을 형성하고, 상기 게이트 절연막(808)상에 TaN층(810, 811, 812)을 형성한다. TaN층(810, 811)은 각종의 스위치로서 이용되는 MOS 트랜지스터의 게이트로 되는 층이고 TaN층(812)은 박막 용량의 다른 극이 되는 층이다. 이들 TaN층을 형성한 후, 마스크층(813)을 형성하여 게이트 TaN층(810)을 마스크로 하여 셀프 얼라인으로 인(P) 이온 주입을 하여 n형의 소스층(815), 드래인층(816)을 형성한다.
프로세스 6: 다음으로 도 16에 도시하는 바와 같이 마스크층(821, 822)을 형성하고, 게이트 TaN층(811)을 마스크로서 셀프 얼라인으로 붕소(B)의 이온 주입을 하여 p형의 소스층(821), 드래인층(822)을 형성한다.
프로세스 7: 다음으로 도 17에 나타내는 바와 같이 층간 절연막(825)을 형성하고 상기 층간 절연막에 콘택트 홀을 형성한 후, ITO나 Al로 이루어진 전극층(826, 827, 828, 829)을 형성한다. 또한 도 17에서는 도시하지 않았으나 TaN층(810, 811, 812)이나 다결정 실리콘층(806)에도 콘택트 홀을 통해서 전극이 접속된다. 이에 의해 구동 회로의 각각의 스위치로서 이용되는 n 채널 TFT, p 채널 TFT, 마찬가지로 구동 회로의 용량 요소로서 이용되는 MOS 용량이 제작된다.
이상 기술한 바와 같이 프로세스(1 내지 7)를 이용하는 것으로서 드라이버 회로를 포함하는 액정 장치의 제조를 용이화되고 비용의 저감을 도모할 수 있다. 또한 폴리실리콘은 아모르퍼스 실리콘에 비해서 캐리어의 이동도가 각별히 높으므로 고속 동작이 가능하고 회로의 고성능화의 면에서 유리하다.
또한 상기 프로세스에 대신하여 아모르퍼스 실리콘을 이용한 프로세스도 시용 가능하다.
이상 설명한 본 실시예에 있어서의 액정 장치의 구동 회로는 석영 글라스, 무 알칼리 글라스 등의 글라스 기판상에 실리콘 박막층이나 금속층으로 형성한 박막 트랜지스터나 저항 소자, 용량 소자로 구성할 수도 있고, 글라스 기판 이외의 기판(예를 들면 합성 수지 기판이나 반도체 기판)상에도 형성할 수 있다. 반도체 기판의 경우에는 화소의 전극을 금속의 반사 전극으로 하고, 트랜지스터 소자나 저항 소자·용량 소자를 반도체 기판 표면이나 기판 표면상에 형성하고, 대향하는 기판을 글라스 기판으로서 반도체 기판과 글라스 기판의 사이에 액정을 끼운 반사형 액정 장치로서 실현할 수 있다. 구동 회로를 융점이 낮은 글라스 기판에 형성하는 경우 신뢰성 향상의 관점에서 저온 폴리실리콘 기술을 이용한 제조 프로세스(TFT 프로세스)를 이용하는 것이 바람직하다.
또한, 이상 설명한 실시예는, 액정장치는 액티브 매트릭스형이지만 액정 장치의 타입에는 한정되지 않고 액티브 매트릭스형 이외의 것을 이용할 수 있다. 또한 DAC로서 각종의 타입의 것을 이용할 수 있으나 글라스 기판상에 회로를 형성하는 경우에는 동작 특성의 불안정의 저감, 신뢰성의 향상의 관점에서 SC형 DAC 또는 저항 래더형 DAC를 이용하는 것이 적합하다. 또한 이상 설명한 실시예에서는 전기 광학 장치의 한 예로서 액정 장치에 본 발명을 적용하였으나 구동 전압에 대한 광학 특성이 비선형인 전기 광학 장치이면 본 발명에 적용하는 것으로서 동일한 또는 유사한 효과가 기대된다.
특히, 각각의 실시예에 있어서의 구동 회로를 실리콘 기판상에 형성하는 경우에는 비교적 작은 면적에 고저항을 만들기 쉬고 또한 불안정도 적으므로 저항 래더형의 DAC를 이용하는 것이 적합하다. 또한 실리콘 반도체 기판을 이용하는 경우에는 반사형 액정 패널로서 구성하는 것이 적합하다. 반대로 구동 회로를 글라스 기판을 이용하는 경우에는 SC-DAC를 이용하면 비교적 작은 면적의 소자로 구성할 수 있으므로 전체로서의 회로의 면적을 작게 할 수 있고 유리하게 된다.
또한 특히 저온 폴리실리콘 기술을 이용한 제조 프로세스에 의해 글라스 기판상에 구동 회로를 형성하는 경우에도 DAC로서 SC-DAC나 저항 래더형 DAC를 사용할 수 있으므로 회로 구성을 복잡화하지 않고, 상기 구동 회로의 소형화를 도모할 수 있다.
다음으로 상기한 액티브 매트릭스 기판을 이용하여 제조한 상기 구동 회로에 의해 구동되는 액정 장치나 상기 액정 장치를 갖는 휴대용 컴퓨터, 액정 프로젝터 등의 전자 기기의 각종 실시예에 대해 설명한다.
(제 5 실시예)
도 18에 예시하는 바와 같이 액정 장치(850)는 백 라이트(851), 편광판(852), TFT 기판(853), 액정(854), 대향 기판(855)(컬러 필터 기판) 및 편광판(856)이 이 순서로 겹쳐져서 구성된다. 본 실시예에서는 상기한 바와 같이 TFT 기판(853)상에 구동 회로(878)가 형성되어 있다.
(제 6 실시예)
도 19에 예시하는 바와 같이 휴대형 컴퓨터(860)는 키보드(861)를 구비하는 본체부(862)와 액정 표시 화면(863)을 갖고 있다.
(제 7 실시예)
도 20에 예시하는 바와 같이 액정 프로젝터(870)는 투과형 액정 패널을 라이트 밸브로서 이용한 프로젝터이고 예를 들면 3판 프리즘 방식의 광학계가 이용된다. 도 20에 있어서의 프로젝터(870)에서는 백색 광원의 램프 유닛(871)으로부터 조사된 투사광이 라이트 가이드(872)의 내부에서 복수의 밀러(873) 및 2판의 다이크로익 밀러(874)에 의해 R, G, B의 3원색으로 분리되고, 각각의 색의 화상을 표시하는 3장의 액정 패널(875, 876, 877)에 도입된다. 그리고 각각의 액정 패널(875, 876, 877)에 의해 변조된 광은 다이클럭 프리즘(878)에 3방향으로부터 입사된다. 다이클럭 프리즘(878)에서는 R(red) 및 B(blue)의 빚이 90。 꺾이고, G(green)의 광이 직진하므로 각각의 색의 화상이 합성되어 투사 렌즈(879)를 통해서 스크린 등에 컬러 화상이 투사된다.
그 외, 본 발명이 적용 가능한 전자 기기로서는 엔지니어링 워크스테이션, 호출기 또는 휴대전화, 워드 프로세서, 텔레비전, 뷰파인더형 또는 모니터 직시형 비디오 카메라, 전자 수첩, 전자 탁상형 계산기, 카 네비게이션 장치, POS 단말, 터치 패널을 구비하는 각종의 장치를 예를 들 수 있다.
이상 설명한 바와 같이 각각의 실시예에 의하면 디지털 화상 신호에 대응하고 있고 흩어짐이 적고 안정된 동작 특성을 갖고 신뢰성이 높고, 더구나 비교적 간단하고 소규모의 회로 구성으로 DA 변환 기능 및 γ 보정 기능(또는 γ 보정의 보조 기능)을 갖는 액정 장치의 구동 회로 및 이것을 이용한 액정 장치 및 각종의 전자 기기를 실현할 수 있다.
본 발명에 관련되는 전기 광학 장치의 구동 회로는 투과형이나 반사형의 액정 장치를 구동하기 위한 구동 회로에 이용 가능하고 또한 구동 전압의 변화에 대한 광학 특성의 변화가 비선형인 것과 같은 각종의 전기 광학 장치를 상기 비선형성을 보정하면서 구동하는 구동 회로로서 이용 가능하고 또한 이와 같은 구동 회로를 이용하여 구성되는 각종의 전기 광학 장치 외에 이와 같은 전기 광학 장치를 이용하여 구성되는 각종의 전자 기기 등에도 이용 가능하다.

Claims (20)

  1. 구동 전압의 변화에 대한 광학 특성의 변화가 비선형인 전기 광학 장치의 신호선에 대해, 2N(단, N은 자연수)개의 계조 중 임의의 계조에 대응하는 상기 구동 전압을 갖는 아날로그 화상 신호를 공급하는 전기 광학 장치의 구동 회로에 있어서,
    상기 임의의 계조를 나타내는 N 비트의 디지털 화상 신호가 입력되는 입력 인터페이스와,
    상기 입력된 디지털 화상 신호가 제 1 번째에서 제 m-1 (단, m은 자연수이며 또한 1<m≤2N)번째까지의 계조를 나타내는 경우에는, 상기 디지털 화상 신호의 비트값에 따라서 1쌍의 제 1기준 전압의 범위내의 전압을 발생하여, 상기 디지털 화상 신호의 계조의 변화에 대한 상기 구동 전압의 변화가 비선형이 되도록, 상기 디지털 화상 신호의 계조에 대응하는 제 1 구동 전압 범위에 있는 상기 구동 전압을 생성하고, 상기 디지털 화상 신호가 제 m 번째에서 제 2N 번째까지의 계조를 나타내는 경우에는, 상기 디지털 화상 신호의 비트값에 따라서 1쌍의 제 2 기준 전압의 범위내의 전압을 발생하여, 상기 디지털 화상 신호의 계조의 변화에 대한 상기 구동 전압의 변화가 비선형이 되도록, 상기 디지털 화상 신호의 계조에 대응함과 함께 상기 제 1 구동 전압 범위와 인접하는 제 2 구동 전압 범위에 있는 상기 구동 전압을 생성하고, 상기 생성된 구동 전압을 갖는 상기 아날로그 화상 신호를 상기 신호선에 공급하는 디지털-아날로그 변환기를 구비하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  2. 제 1 항에 있어서, 계조의 변화에 대응하는 상기 구동 전압의 변화가 상기 제 1 및 제 2 구동 전압 범위의 사이에 변곡점을 갖도록, 상기 디지털-아날로그 변환기에 공급되는 상기 1쌍의 제 1 기준 전압의 전압 극성과 상기 1쌍의 제 2 기준 전압의 전압 극성이 서로 반전되어 이루는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  3. 제 1 항에 있어서, 상기 m의 값이 2N-1 과 동일하고,
    상기 디지털-아날로그 변환기에는 상기 디지털 화상 신호의 최상위 비트의 값에 따라서 상기 디지털 화상 신호의 하위 N-1 비트가 선택적으로 그대로 또는 반전되어 입력되고,
    상기 디지털-아날로그 변환기는, 상기 하위 N-1 비트가 그대로 입력되는 경우에는 상기 제 1 기준 전압의 범위내의 전압을 발생하고, 상기 하위 N-1 비트가 반전되어 입력되는 경우에는 상기 제 2 기준 전압의 범위내의 전압을 발생하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  4. 제 3 항에 있어서, 상기 인터페이스와 상기 디지털-아날로그 변환기와의 사이에, 상기 최상위 비트의 값에 따라서 상기 하위 N-1 비트를 선택적으로 반전하는 선택적 반전 회로를 또한 구비하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  5. 제 1 항에 있어서, 상기 디지털 화상 신호의 최상위 비트의 값에 따라서, 상기 디지털-아날로그 변환기에 상기 제 1 및 제 2 기준 전압중의 어느 한쪽을 선택적으로 공급하는 선택적 전압 공급 회로를 또한 구비하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  6. 제 1 항에 있어서, 상기 디지털-아날로그 변환기는, 상기 제 1 및 제 2 기준 전압의 범위내의 전압을 각각, 복수의 콘덴서에의 충전에 의해 발생하는 스위치드-캐패시터(switched capacitor)형 디지털-아날로그 변환기를 구비하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  7. 제 6 항에 있어서, 상기 제 1 기준 전압은 상기 제 1 구동 전압 범위내의 전압을 선택적으로 발생 가능한 1쌍의 전압으로 이루어지며, 상기 제 2 기준 전압은 상기 제 2 구동 전압 범위내의 전압을 선택적으로 발생 가능한 1쌍의 전압으로 이루어지는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  8. 제 7 항에 있어서, 상기 m의 값이 2N-1 과 동일하고,
    상기 스위치드-캐패시터형 디지털-아날로그 변환기에는 상기 디지털 화상 신호의 최상위 비트의 값에 따라서 상기 디지털 화상 신호의 하위 N-1 비트가 선택적으로 그대로 또는 반전되어 입력되고,
    상기 스위치드-캐패시터형 디지털-아날로그 변환기는, 상기 하위 N-1 비트가 그대로 입력되는 경우에는 상기 제 1 기준 전압의 범위내의 전압을 발생하고, 상기 하위 N-1 비트가 반전되어 입력되는 경우에는 상기 제 2 기준 전압의 범위내의 전압을 발생하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  9. 제 6 항에 있어서, 상기 스위치드-캐패시터형 디지털-아날로그 변환기는,
    1쌍의 대향 전극을 각각 갖고, 상기 최상위 비트의 값에 따라서 선택적으로 상기 1쌍의 제 1 기준 전압중 한쪽 또는 상기 1쌍의 제 2 기준 전압중의 한쪽이 상기 1쌍의 대향 전극의 한쪽에 각각 인가되는 제 1 내지 제 N-1의 용량 요소와,
    상기 제 1 내지 제 N-1의 용량 요소의 각각에 있어서의 상기 1쌍의 대향 전극간을 단락하여 충전 전하를 방전시키는 용량 요소 리셋 회로와,
    상기 신호선의 전위를, 상기 최상위 비트의 값에 따라서 선택적으로 상기 1쌍의 제 1 기준 전압중의 다른 쪽 또는 상기 1쌍의 제 2 기준 전압중의 다른 쪽에, 리셋하기 위한 신호선 전위 리셋 회로와,
    상기 용량 요소 리셋 회로에 의한 방전 및 상기 신호선 전위 리셋 회로에 의한 리셋 후에, 상기 하위 N-1 비트의 값에 각각 따라서 상기 제 1 내지 제 N-1의 용량 요소를 상기 신호선에 선택적으로 각각 접속하는 제 1 내지 제 N-1의 스위치를 포함하는 선택 스위치 회로를 구비하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  10. 제 9 항에 있어서, 상기 제 1 내지 제 N-1의 용량 요소의 용량을,
    C ×2i-1
    (C: 소정의 단위 용량, i=1, 2, …, N-1)
    으로 하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  11. 제 1 항에 있어서, 제 m-1 번째의 계조에 대응하는 상기 구동 전압과 제 m 번째의 계조에 대응하는 상기 구동 전압과의 차이가 소정값보다 적어지도록, 상기 제 1 및 제 2 기준 전압의 값이 설정되어 있는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  12. 제 11 항에 있어서, 상기 전기 광학 장치가 제 m-1 번째의 계조에 대응하는 상기 구동 전압에 의해 구동되는 경우와 제 m 번째의 계조에 대응하는 상기 구동 전압에 의해 구동되는 경우와의 상기 광학 특성의 비가, 상기 광학 특성의 변동 범위를 (2N-1) 등분한 1 계조분이 되도록 상기 제 1 및 제 2 기준 전압의 값이 설정되어 있는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  13. 제 1 항에 있어서, 상기 디지털-아날로그 변환기는, 상기 제 1 및 제 2 기준 전압을 각각, 직렬 접속된 복수의 저항기에 의해 분압하는 저항 래더(resistance ladder)를 구비하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  14. 제 13 항에 있어서, 상기 디지털 화상 신호의 최상위 비트의 값에 따라서, 상기 디지털-아날로그 변환기에 상기 제 1 및 제 2 기준 전압중의 어느 한쪽을 선택적으로 공급하는 선택적 공급 회로를 또한 구비하고 있고,
    상기 디지털-아날로그 변환기는, 상기 디지털 화상 신호의 하위 N-1 비트를 디코드하여 2N-1개의 출력 단자에서 디코드 신호를 출력하는 디코더와, 상기 복수의 저항기의 사이에서 각각 인출되는 복수의 탭(taps)에 한쪽의 단자가 각각 접속됨과 함께 상기 신호선에 다른 쪽의 단자가 각각 접속되어 있고, 상기 2N-1개의 출력 단자로부터 출력되는 디코드 신호에 의해 각각 동작하는 2N-1개의 스위치를 또한 구비하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  15. 제 1 항에 있어서, 상기 신호선에, 상기 신호선의 기생 용량 이외의 소정 용량이 부가되어 있는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  16. 제 1 항에 있어서, 상기 전기 광학 장치는 1쌍의 기판 사이에 액정이 끼워져 있는 액정 장치이고, 상기 구동 회로는 상기 1쌍의 기판의 한쪽에 형성되어 있는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  17. 제 16 항에 있어서, 상기 제 1 및 제 2 기준 전압의 각각은, 소정의 기준 전압에 대한 전압 극성이 수평 주사 기간마다 반전되어 상기 디지털-아날로그 변환기에 공급되는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  18. 구동 전압의 변화에 대한 광학 특성의 변화가 비선형인 전기 광학 장치의 신호선에 대해, 2N(단 N은 자연수)개의 계조중 임의의 계조에 대응하는 상기 구동 전압을 갖는 아날로그 화상 신호를 공급하는 디지털-아날로그 변환기를 갖는 전기 광학 장치의 구동 방법에 있어서,
    상기 임의의 계조를 나타내는 N 비트의 디지털 화상 신호를 상기 디지털-아날로그 변환기에 입력하고,
    상기 입력된 디지털 화상 신호가 제 1 번째에서 제 m-1(단, m은 자연수이고 또한 1<m≤2N)번째까지의 계조를 나타내는 경우에는, 상기 디지털 화상 신호의 비트값에 따라서 1쌍의 제 1 기준 전압의 범위내의 전압을 발생하여, 상기 디지털 화상 신호의 계조의 변화에 대한 상기 구동 전압의 변화가 비선형이 되도록, 상기 디지털 화상 신호의 계조에 대응하는 제 1 구동 전압 범위에 있는 상기 구동 전압을 상기 디지털-아날로그 변환기에 의해 생성하고,
    상기 입력된 디지털 화상 신호가 제 m 번째에서 제 2N 번째까지의 계조를 나타내는 경우에는, 상기 디지털 화상 신호의 비트값에 따라서 1쌍의 제 2 기준 전압의 범위내의 전압을 발생하여, 상기 디지털 화상 신호의 계조의 변화에 대한 상기 구동 전압의 변화가 비선형이 되도록, 상기 디지털 화상 신호의 계조에 대응함과 함께 상기 제 1 구동 전압 범위와 인접하는 제 2 구동 전압 범위에 있는 상기 구동 전압을 상기 디지털-아날로그 변환기에 의해 생성하고,
    상기 생성된 구동 전압을 갖는 상기 아날로그 화상 신호를 상기 신호선에 공급하는 것을 특징으로 하는 전기 광학 장치의 구동 방법.
  19. 제 1 항에 기재된 구동 회로를 구비하는 것을 특징으로 하는 전기 광학 장치.
  20. 제 19 항에 기재된 전기 광학 장치를 구비하는 것을 특징으로 하는 전자 기기.
KR10-1998-0710152A 1997-04-18 1998-04-16 전기광학장치의구동회로,전기광학장치의구동방법,전기광학장치및이것을이용한전자기기 KR100525614B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0710152A KR100525614B1 (ko) 1997-04-18 1998-04-16 전기광학장치의구동회로,전기광학장치의구동방법,전기광학장치및이것을이용한전자기기

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-102293 1997-04-18
KR10-1998-0710152A KR100525614B1 (ko) 1997-04-18 1998-04-16 전기광학장치의구동회로,전기광학장치의구동방법,전기광학장치및이것을이용한전자기기

Publications (2)

Publication Number Publication Date
KR20000016562A KR20000016562A (ko) 2000-03-25
KR100525614B1 true KR100525614B1 (ko) 2005-12-21

Family

ID=43675402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0710152A KR100525614B1 (ko) 1997-04-18 1998-04-16 전기광학장치의구동회로,전기광학장치의구동방법,전기광학장치및이것을이용한전자기기

Country Status (1)

Country Link
KR (1) KR100525614B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101788869B1 (ko) * 2010-12-23 2017-10-23 엘지디스플레이 주식회사 액정표시장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3965548B2 (ja) * 2001-02-23 2007-08-29 株式会社日立製作所 駆動回路および画像表示装置
KR100694475B1 (ko) * 2001-06-30 2007-03-12 매그나칩 반도체 유한회사 액정표시소자의 소오스 드라이버
JP3882678B2 (ja) * 2002-05-21 2007-02-21 ソニー株式会社 表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08234697A (ja) * 1995-02-24 1996-09-13 Fuji Electric Co Ltd 液晶表示装置
JPH0973283A (ja) * 1995-09-05 1997-03-18 Fujitsu Ltd 液晶表示装置の階調電圧発生回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08234697A (ja) * 1995-02-24 1996-09-13 Fuji Electric Co Ltd 液晶表示装置
JPH0973283A (ja) * 1995-09-05 1997-03-18 Fujitsu Ltd 液晶表示装置の階調電圧発生回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101788869B1 (ko) * 2010-12-23 2017-10-23 엘지디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
KR20000016562A (ko) 2000-03-25

Similar Documents

Publication Publication Date Title
JP3605829B2 (ja) 電気光学装置の駆動回路、電気光学装置の駆動方法、電気光学装置及びこれを用いた電子機器
US8102343B2 (en) Liquid crystal device, driving circuit for liquid crystal device, method of driving liquid crystal device, and electronic apparatus
US6384806B1 (en) Digital driver circuit for electro-optical device and electro-optical device having the digital driver circuit
KR100517734B1 (ko) 감마보정 디지털 아날로그 변환기 및 그 변환방법과, 이를사용한 소스구동 집적회로 및 평판표시장치
KR100520861B1 (ko) 계조 표시용 기준 전압 발생 회로 및 그것을 이용한 액정표시 장치
US8018422B2 (en) Source driver, electro-optical device, and electronic instrument
US7511694B2 (en) Source driver that generates from image data an interpolated output signal for use by a flat panel display and methods thereof
KR20040081347A (ko) 표시 장치
KR100462958B1 (ko) 전기 광학 장치의 구동 회로, 전기 광학 장치 및 전자기기
JP3952067B2 (ja) 表示装置、電気光学装置の駆動方法及び電子機器
JP4479658B2 (ja) 画像信号の補正方法、補正回路、電気光学装置および電子機器
JP2007047724A (ja) 液晶ディスプレイ装置用のソース駆動方法及びソースドライバー
KR100525614B1 (ko) 전기광학장치의구동회로,전기광학장치의구동방법,전기광학장치및이것을이용한전자기기
JP5633609B2 (ja) ソースドライバ、電気光学装置、投写型表示装置及び電子機器
JP2013218021A (ja) データドライバと表示装置
JP4103886B2 (ja) 画像信号の補正方法、補正回路、電気光学装置および電子機器
JP4103977B2 (ja) Ｄ／ａ変換回路、半導体装置及び電子機器
JP2007148348A (ja) 電気光学装置、その駆動方法および電子機器
JP3598740B2 (ja) 液晶表示装置の駆動回路、液晶表示装置および電子機器
JP5119901B2 (ja) ソースドライバ、電気光学装置、投写型表示装置及び電子機器
JP5374867B2 (ja) ソースドライバ、電気光学装置、投写型表示装置及び電子機器
JP2006330510A (ja) 電気光学装置、駆動方法および電子機器
JP2005250383A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP2006267359A (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141002

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 11

EXPY Expiration of term