JP2005250383A - 電気光学装置、電気光学装置の駆動方法および電子機器 - Google Patents
電気光学装置、電気光学装置の駆動方法および電子機器 Download PDFInfo
- Publication number
- JP2005250383A JP2005250383A JP2004064434A JP2004064434A JP2005250383A JP 2005250383 A JP2005250383 A JP 2005250383A JP 2004064434 A JP2004064434 A JP 2004064434A JP 2004064434 A JP2004064434 A JP 2004064434A JP 2005250383 A JP2005250383 A JP 2005250383A
- Authority
- JP
- Japan
- Prior art keywords
- electro
- signal
- pixel
- gradient
- optical device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】 上下方向における輝度むらの抑制を低コストで実現できる電気光学装置、電気光学装置の駆動方法および電子機器を提供すること。
【解決手段】 液晶表示装置は、高電位側と低電位側のリファレンス電位VdacH,VdacLを抵抗分割しデジタル表示データの階調度に応じた電位のデータ信号を生成するD/A変換器を備え、各画素に正極性と負極性のデータ信号を1フレームごとに交互に書き込む。VdacH,VdacLの両方に1フレーム内で勾配を持たせる。負フィールドではその両方に時間tの経過に伴ってリニアに低下する勾配を持たせ、正フィールドではその両方に時間tの経過に伴ってリニアに上昇する勾配を持たせる。VdacH,VdacLを抵抗分割した各電位が負フィールドでLCCOMに対しリニアに低下し、正フィールドでLCCOMに対しリニアに上昇する。上下方向における輝度むらが抑制される。
【選択図】 図8
【解決手段】 液晶表示装置は、高電位側と低電位側のリファレンス電位VdacH,VdacLを抵抗分割しデジタル表示データの階調度に応じた電位のデータ信号を生成するD/A変換器を備え、各画素に正極性と負極性のデータ信号を1フレームごとに交互に書き込む。VdacH,VdacLの両方に1フレーム内で勾配を持たせる。負フィールドではその両方に時間tの経過に伴ってリニアに低下する勾配を持たせ、正フィールドではその両方に時間tの経過に伴ってリニアに上昇する勾配を持たせる。VdacH,VdacLを抵抗分割した各電位が負フィールドでLCCOMに対しリニアに低下し、正フィールドでLCCOMに対しリニアに上昇する。上下方向における輝度むらが抑制される。
【選択図】 図8
Description
本発明は、液晶表示装置等の電気光学装置、電気光学装置の駆動方法および電子機器に関する。
従来の電気光学装置として、マトリクス状に配置された複数の画素にそれぞれ薄膜トランジスタが設けられたアクティブマトリクス液晶表示装置で、各画素の画素電極と液晶を介して対向する対向電極の電位をフィールドごとに反転させるようにしたものが知られている(例えば、特許文献1の図4参照)。この液晶表示装置では、対向電極の電位をフィールドごとに反転させ、正極性のビデオ信号と負極性のビデオ信号がフィールドごとに交互に各画素に書き込まれ、液晶が交流駆動される。これにより、ビデオ信号などのデータ信号の振幅を小さくすることができ、低消費電力を実現できるなどの利点が得られる。
また、正極性のビデオ信号と負極性のビデオ信号とをフィールドごとに交互に各画素に書きむ駆動方式では、画面の上下方向で輝度むらが発生するが、この輝度むらを抑制する技術が知られている(例えば、特許文献2参照)。この従来技術では、フレームメモリの信号読出しラインをランダムにして、読み出したラインに対応させて走査電極駆動回路による走査電極(走査線)の走査順を設定する。つまり、走査の順番をランダムにすることによって、画面の上下方向における輝度むらを抑制するようにしている。
特開平8―334741号公報
特開平6−266310号公報
ところで、上記特許文献2の従来技術では、複数の走査線をランダムに選択するように走査線駆動回路を駆動制御するとともに、ランダムに選択された走査線に接続された1行分の画素にデータ信号を書き込むように信号線駆動回路を駆動制御する必要がある。そのため、走査線駆動回路や信号線駆動回路の駆動制御が煩雑になり、製造コストが高くなってしまうという問題があった。
本発明は、このような従来の問題点に鑑みてなされたもので、その目的は、上下方向における輝度むらの抑制を低コストで実現できる電気光学装置、電気光学装置の駆動方法および電子機器を提供することにある。
本発明における電気光学装置は、複数の走査線と複数の信号線の交差部に対応してマトリクス状に配置された複数の画素と、高電位側と低電位側のリファレンス電位を抵抗分割した複数の電位から、各画素のデジタル表示データの階調度に応じた電位を選択して各画素のデータ信号を生成するデジタル/アナログ変換器とを備え、各画素に設けたスイッチング素子を介して、各画素に正極性の前記データ信号と負極性の前記データ信号を1フレーム期間ごとに交互に書き込む電気光学装置において、前記複数の走査線及び信号線をそれぞれ駆動する走査線駆動回路及び信号線駆動回路と、前記リファレンス電位の少なくとも一方の電位に、1フレーム期間内で勾配を持たせるリファレンス電位生成手段と、を備えることを要旨とする。
これによれば、デジタル/アナログ変換器の高電位側と低電位側のリファレンス電位の少なくとも一方の電位に、1フレーム期間内で勾配を持たせるようにしている。例えば、
負極性のデータ信号を各画素に書き込む負フィールドでは、高電位側と低電位側のリファレンス電位の少なくとも一方の電位に時間の経過に伴ってリニアに低下する勾配を持たせる。正極性のデータ信号を各画素に書き込む正フィールドでは、高電位側と低電位側のリファレンス電位の少なくとも一方の電位に時間の経過に伴ってリニアに上昇する勾配を持たせるようにする。
負極性のデータ信号を各画素に書き込む負フィールドでは、高電位側と低電位側のリファレンス電位の少なくとも一方の電位に時間の経過に伴ってリニアに低下する勾配を持たせる。正極性のデータ信号を各画素に書き込む正フィールドでは、高電位側と低電位側のリファレンス電位の少なくとも一方の電位に時間の経過に伴ってリニアに上昇する勾配を持たせるようにする。
これにより、デジタル/アナログ変換器内で高電位側と低電位側のリファレンス電位を抵抗分割した複数の電位の各々が、負フィールドでは時間の経過に伴って対向電極電位に対してリニアに低下し、正フィールドではその経過に伴って対向電極電位に対してリニアに上昇する。そのため、全画面同じ輝度で表示する場合に、デジタル/アナログ変換器により、高電位側と低電位側のリファレンス電位を抵抗分割した複数の電位から各画素のデジタル表示データの階調度に応じた電位を選択して各信号線へ出力される各画素のデータ信号の電圧が、負フィールド及び正フィールドのいずれの1フレームにおいても、下の画素ほどより高くなる。その結果、例えば、走査方向において各画素の輝度が黒から白へ変化する上下方向における輝度むらが抑制され或いは打ち消される。
また、上下方向における輝度むらを抑制し或いは打ち消すのを、デジタル/アナログ変換器の高電位側と低電位側のリファレンス電位の少なくとも一方の電位に、1フレーム期間内で勾配を持たせるという簡単な駆動方法により実現することができる。
したがって、上下方向における輝度むらの抑制を低コストで実現することができる。
この電気光学装置において、前記リファレンス電位の少なくとも一方の電位に持たせる前記勾配は、前記複数の画素を含む表示領域に全黒の透過率と全白の透過率の略1/2輝度の透過率の中間調で表示がなされる場合に、1フレーム期間内で勾配を持たせるように設定されることを要旨とする。
この電気光学装置において、前記リファレンス電位の少なくとも一方の電位に持たせる前記勾配は、前記複数の画素を含む表示領域に全黒の透過率と全白の透過率の略1/2輝度の透過率の中間調で表示がなされる場合に、1フレーム期間内で勾配を持たせるように設定されることを要旨とする。
これによれば、高電位側と低電位側のリファレンス電位の少なくとも一方の電位に持たせる勾配を、表示領域の上下方向における輝度むらが一番大きくなる前記中間調で表示がなされる場合に、1フレーム期間内で勾配を持たせるように設定するようにしている。そのため、その中間調を含むいずれの輝度で表示される場合にも、上下方向における輝度むらを抑制することができ、高品質な表示が得られる。
この電気光学装置において、前記リファレンス電位生成手段は、前記複数の走査線を順に選択する垂直走査にそれぞれ同期した矩形波信号と三角波信号を合成し、合成した信号を前記リファレンス電位の一つとして前記デジタル/アナログ変換器へ出力する加算器を含むことを要旨とする。
これによれば、加算器に入力する三角波信号の勾配を上下方向における輝度むらに合わせて変えることで、上下方向における輝度むらを抑制するための合わせ込み(調整)を、製品出荷前に行うことができる。
この電気光学装置において、前記走査線駆動回路用の電源電圧及び前記信号線駆動回路用の電源電圧等の各種電源電圧を生成して出力する電源回路と、前記走査線駆動回路及び信号線駆動回路を制御する制御回路とを更に含み、前記電源回路内に前記加算器が設けられており、前記制御回路は垂直走査にそれぞれ同期した前記矩形波信号と前記三角波信号を生成して前記加算器へ出力するように構成されていることを要旨とする。
これによれば、制御回路から電源回路内の加算器へ出力される三角波信号の勾配を上下方向における輝度むらに合わせて変えることで、上下方向における輝度むらを抑制するための合わせ込みを行うことができる。また、従来の電気光学装置は通常、電源回路と制御
回路を備えている。これらの電源回路と制御回路に僅かな変更を加えるだけでよい。つまり、電源回路にはリファレンス電位生成回路を内蔵させる変更を加え、制御回路には矩形波信号と三角波信号を生成して出力させる変更を加えるだけでよい。これにより、上下方向における輝度むらが抑制された高品質な表示を低コストで実現することができる。
回路を備えている。これらの電源回路と制御回路に僅かな変更を加えるだけでよい。つまり、電源回路にはリファレンス電位生成回路を内蔵させる変更を加え、制御回路には矩形波信号と三角波信号を生成して出力させる変更を加えるだけでよい。これにより、上下方向における輝度むらが抑制された高品質な表示を低コストで実現することができる。
本発明における電気光学装置の駆動方法は、複数の走査線と複数の信号線の交差部に対応してマトリクス状に配置された複数の画素と、高電位側と低電位側のリファレンス電位を抵抗分割した複数の電位から、各画素のデジタル表示データの階調度に応じた電位を選択して各画素のデータ信号を生成するデジタル/アナログ変換器とを備え、各画素に設けたスイッチング素子を介して、各画素に正極性の前記データ信号と負極性の前記データ信号を1フレーム期間ごとに交互に書き込む電気光学装置の駆動方法において、前記リファレンス電位の少なくとも一方の電位に、1フレーム期間内で勾配を持たせることを要旨とする。
これによれば、デジタル/アナログ変換器の高電位側と低電位側のリファレンス電位の少なくとも一方の電位に、1フレーム期間内で勾配を持たせるようにしている。例えば、負極性のデータ信号を各画素に書き込む負フィールドでは、高電位側と低電位側のリファレンス電位の少なくとも一方の電位に時間の経過に伴ってリニアに低下する勾配を持たせる。正極性のデータ信号を各画素に書き込む正フィールドでは、高電位側と低電位側のリファレンス電位の少なくとも一方の電位に時間の経過に伴ってリニアに上昇する勾配を持たせるようにする。
これにより、デジタル/アナログ変換器内で高電位側と低電位側のリファレンス電位を抵抗分割した複数の電位の各々が、負フィールドでは時間の経過に伴って対向電極電位に対してリニアに低下し、正フィールドではその経過に伴って対向電極電位に対してリニアに上昇する。そのため、全画面同じ輝度で表示する場合に、デジタル/アナログ変換器により、高電位側と低電位側のリファレンス電位を抵抗分割した複数の電位から各画素のデジタル表示データの階調度に応じた電位を選択して各信号線へ出力される各画素のデータ信号の電圧が、負フィールド及び正フィールドのいずれの1フレームにおいても、下の画素ほどより高くなる。その結果、例えば、走査方向において各画素の輝度が黒から白へ変化する上下方向における輝度むらが抑制され或いは打ち消される。
また、上下方向における輝度むらを抑制し或いは打ち消すのを、デジタル/アナログ変換器の高電位側と低電位側のリファレンス電位の少なくとも一方の電位に、1フレーム期間内で勾配を持たせるという簡単な駆動方法により実現することができる。
したがって、上下方向における輝度むらの抑制を低コストで実現することができる。
本発明における電子機器は、上記発明に係る電気光学装置を備えることを要旨とする。
これによれば、上下方向における輝度むらが抑制された高品質な表示を実現することができる。
本発明における電子機器は、上記発明に係る電気光学装置を備えることを要旨とする。
これによれば、上下方向における輝度むらが抑制された高品質な表示を実現することができる。
以下、本発明を具体化した各実施形態を図面に基づいて説明する。
[第1実施形態]
本発明の第1実施形態に係る液晶表示装置を図1〜図10に基づいて説明する。図1は第1実施形態に係る液晶表示装置20の電気的構成を概略的に示しており、図2は表示領域としてのアクティブマトリクス部21の電気的等価回路の一部を示している。
[第1実施形態]
本発明の第1実施形態に係る液晶表示装置を図1〜図10に基づいて説明する。図1は第1実施形態に係る液晶表示装置20の電気的構成を概略的に示しており、図2は表示領域としてのアクティブマトリクス部21の電気的等価回路の一部を示している。
この液晶表示装置20は、周辺駆動回路を内蔵したp−Si形TFT駆動方式のアクティブマトリクス液晶表示装置(周辺回路内蔵型TFT液晶表示装置)である。
液晶表示装置20は、図1に示すように、複数の走査線Y1〜Ymと、走査線Y1〜Ymと交差するように形成された複数の信号線X1〜Xnと、走査線Y1〜Ymと信号線X1〜Xnの各交差部に対応してマトリクス状に配置された複数の画素25とを含む表示領域としてのアクティブマトリクス部21を備える。各画素25には、スイッチング素子としてのポリシリコン形薄膜トランジスタ(p−Si形TFT)26がそれぞれ形成されている(図2参照)。ポリシリコン形薄膜トランジスタ26(以下、「TFT26」という)を介して各画素25にデータ信号が書き込まれるようになっている。
液晶表示装置20は、図1に示すように、複数の走査線Y1〜Ymと、走査線Y1〜Ymと交差するように形成された複数の信号線X1〜Xnと、走査線Y1〜Ymと信号線X1〜Xnの各交差部に対応してマトリクス状に配置された複数の画素25とを含む表示領域としてのアクティブマトリクス部21を備える。各画素25には、スイッチング素子としてのポリシリコン形薄膜トランジスタ(p−Si形TFT)26がそれぞれ形成されている(図2参照)。ポリシリコン形薄膜トランジスタ26(以下、「TFT26」という)を介して各画素25にデータ信号が書き込まれるようになっている。
また、液晶表示装置20は、一対の基板として素子基板22と対向基板(図示省略)とを備え、これら2つの基板の間に電気光学素子としてのTN(Twisted Nematic)型の液
晶が封入されている。
晶が封入されている。
素子基板22上には、図1に示すように、アクティブマトリクス部21と、複数の走査線Y1〜Ymを駆動するための走査線駆動回路33と、複数の信号線X1〜Xnを駆動するための信号線駆動回路34とが形成されている。
また、液晶表示装置20は、走査線駆動回路33及び信号線駆動回路34を制御するための制御回路35と、各種の電源電圧を生成して出力する電源回路36とを備える。
制御回路35には、表示データ(オリジナル)、同期信号、及びクロック信号等が外部回路から入力されるようになっている。本実施形態の表示データ(オリジナル)は、例えば、ビデオ信号などの4ビットのデジタル階調データ(デジタル表示データ)である。同期信号は、垂直同期信号と水平同期信号である。クロック信号は、図3に示すクロック信号CY及び反転クロック信号/CY等である。
制御回路35には、表示データ(オリジナル)、同期信号、及びクロック信号等が外部回路から入力されるようになっている。本実施形態の表示データ(オリジナル)は、例えば、ビデオ信号などの4ビットのデジタル階調データ(デジタル表示データ)である。同期信号は、垂直同期信号と水平同期信号である。クロック信号は、図3に示すクロック信号CY及び反転クロック信号/CY等である。
制御回路35から走査線駆動回路33及び信号線駆動回路34には、フレーム反転駆動等を行うためのYドライバ駆動信号及びXドライバ駆動信号がそれぞれ供給される。
この液晶表示装置20は、マトリクス状に配置された複数の画素25の各TFT26を介して各画素25に正極性のデータ信号(電圧信号)と負極性のデータ信号を、全画面同極性で、1フレームごとに(1フレーム期間ごとに)交互に書き込むフレーム反転駆動を行うようになっている。また、液晶表示装置20は、図3に示すように、対向電極電位LCCOMを低い電圧LCCOMLと高い電圧LCCOMHとの間で1フレームごとに(1フレーム期間ごとに)反転させるコモン振り駆動を行うようになっている。
この液晶表示装置20は、マトリクス状に配置された複数の画素25の各TFT26を介して各画素25に正極性のデータ信号(電圧信号)と負極性のデータ信号を、全画面同極性で、1フレームごとに(1フレーム期間ごとに)交互に書き込むフレーム反転駆動を行うようになっている。また、液晶表示装置20は、図3に示すように、対向電極電位LCCOMを低い電圧LCCOMLと高い電圧LCCOMHとの間で1フレームごとに(1フレーム期間ごとに)反転させるコモン振り駆動を行うようになっている。
なお、図3及び図4に示す対向電極電位LCCOMは、素子基板22上に形成された各画素25の画素電極29と液晶24を介して対向する対向電極に印加される電位である。また、「1フレーム」は、走査線Y1〜Ymを順に選択して全ての画素25の容量(液晶容量31および蓄積容量32)にデータ信号を書き込むことで1画面の表示がなされる期間をいう。
図2に示すように、各画素25のTFT26のゲートは各走査線Y1〜Ymに、そのソースは各信号線X1〜Xnに、そして、そのドレインは各画素電極29にそれぞれ接続されている。各画素25の画素電極29と対向電極30は液晶24を介してそれぞれ対向している。この対向電極30の電位(対向電極電位LCCOM)を、全画面同極性で、1フレームごとに低い電圧LCCOMLと高い電圧LCCOMHとの間で反転させて上記フレーム反転駆動、コモン振り駆動を行う。また、各画素25は、画素電極29と対向電極30の間の液晶24で構成される液晶容量31と、この液晶容量31と並列に接続され、同液晶容量31からの電荷のリークによる電圧の降下を低減するための容量素子である蓄積容量32とを備えている。各蓄積容量32の一方の端子は、容量配線41に接続されている。
そして、各画素25の画素回路は、TFT26がオン(導通状態)になると、ビデオ信号などのデジタル階調データがD/A変換されたデータ信号(電圧信号)がTFT26を介して液晶容量31と蓄積容量32とに書き込まれ、TFT26がオフ(非導通状態)になると、これらの容量に電荷が保持されるようになっている。
走査線駆動回路33は、図3に示すように、走査線Y1〜Ymを順に選択する垂直走査期間の最初に供給される垂直同期信号(図示省略)、クロック信号CYおよび反転クロック信号/CYにより走査信号G1〜Gmを順に生成して出力することで、走査線Y1〜Ymを順に選択するようになっている。走査線Y1〜Ymが順に選択されて各走査線に走査信号G1〜Gmが供給される各水平走査期間(図4参照)において、走査線Y1〜Ymのうちの選択された1つの走査線に接続された全てのTFT26がオン状態になるように構成されている。なお、本実施形態では、図3に示す転送開始信号DYにより、走査線Y1〜Ymを順に選択する垂直走査を走査線Y1側から順に選択するようになっている。
図3に示すように、t1時点に対向電極電位LCCOMがLCCOMHからLCCOMLに変化した後、t2時点に転送開始信号DYが走査線駆動回路33に供給されると、走査線駆動回路33はt3時点からt5時点までの間で、走査信号G1〜Gmを順に生成して出力することで、走査線Y1〜Ymを順に選択する。走査信号Gmによる選択期間がt5時点で終了した後、t6時点に対向電極電位LCCOMがLCCOMLからLCCOMHに変化するようになっている。このような動作が繰り返される。
信号線駆動回路34は、データ信号(電圧信号)を信号線X1〜Xnを介して各画素25に書き込むためのサンプリング回路、サンプリング回路の動作タイミングをコントロールするシフトレジスタ、ラッチ回路、及びデジタル/アナログ変換器50、等を備える。ラッチ回路は、ビデオ信号線(図示略)に入力される各画素のデジタル階調データを1行分保持する。このように、信号線駆動回路34は、デジタル/アナログ変換器(DAC)を内蔵したDAC内蔵信号線駆動回路である。
図5は、図1に示す液晶表示装置20において、上記フレーム反転駆動、コモン振り駆動を行うことによりアクティブマトリクス部21内に生じる上下方向における輝度むらを示す概念図である。図5は、全ての画素を同じ輝度で表示させる場合に、アクティブマトリクス部21の上下方向、即ち複数の走査線Y1〜Ymを上から順に選択する走査方向の下の画素ほどより明るくなるような「上下方向における輝度むら」が発生していることを示している。
このような「上下方向における輝度むら」が発生するのは、次のような理由による。
アクティブマトリクス部21では、複数の走査線Y1〜Ymが上から順に選択され、各画素25に正極性のデータ信号が順に書き込まれて1フレーム(正フィールド)が構成される。次のフレーム(負フィールド)では、複数の走査線Y1〜Ymが同様に選択され、各画素に負極性のデータ信号が順に書き込まれる。
アクティブマトリクス部21では、複数の走査線Y1〜Ymが上から順に選択され、各画素25に正極性のデータ信号が順に書き込まれて1フレーム(正フィールド)が構成される。次のフレーム(負フィールド)では、複数の走査線Y1〜Ymが同様に選択され、各画素に負極性のデータ信号が順に書き込まれる。
このような動作が1フレームごとに繰り返されるため、走査線Y1〜Ymの内、1フレームにおいて選択される順番がより遅い走査線に接続された画素25では、その順番の早い走査線に接続された画素25と比べて、データ信号が書き込まれてから次フレームに移るまでの時間がより短くなる。つまり、選択される順番がより遅い走査線に接続された各画素25では、次フレームで信号線にかかる電位が反転される影響をより長い時間受けることになる。これにより、走査線Y1〜Ymにそれぞれ接続された各画素に書き込まれて保持されたデータ信号に応じた各画素25の画素電極29の電位(画素電極電位)は、TFT26のオフ抵抗を通じてリークする。そのリーク量(各画素電極で低下する電位)は、アクティブマトリクス部21の下方にある画素25ほど大きくなる。その結果、アクテ
ィブマトリクス部21の上下方向における輝度は、図5に示すように、下の画素25ほど各画素電極29で低下する電圧値が大きくなるので、より明るい表示となる(ノーマリホワイト・モードの場合)。
ィブマトリクス部21の上下方向における輝度は、図5に示すように、下の画素25ほど各画素電極29で低下する電圧値が大きくなるので、より明るい表示となる(ノーマリホワイト・モードの場合)。
このような理由により発生する上下方向における輝度むらは、図6に示すように、液晶の特性上、1/2輝度の中間調(全黒の透過率と全白の透過率の1/2輝度の透過率の中間調のこと)で一番大きくなる。つまり、液晶に印加される電圧と、透過率の変化の関係を示す液晶の特性上、同じ電圧変化に対して透過率の変化(輝度の変化)が最も大きいのは、1/2中間輝度で表示される場合である。
このような上下方向における輝度むらが発生するのを抑制するために、本実施形態に係る液晶表示装置20の駆動方法は、デジタル/アナログ変換器(以下、「DAC」という。)50の高電位側と低電位側のリファレンス電位の両方に、1フレーム期間内で勾配を持たせる点に特徴がある。
なお、ここにいう「高電位側と低電位側のリファレンス電位」は、高電位側のDACリファレンス電位(VdacH)と、低電位側のDACリファレンス電位(VdacL)である。本例では、例えば、VdacHは5Vであり、VdacLは0Vである(図7参照)。
つまり、この駆動方法では、図8に示すように、対向電極電位LCCOMを低い電圧LCCOMLから高い電圧LCCOMHに変化させて、各画素25に負極性のデータ信号を書き込む1フレーム(負フィールド)では、VdacHとVdacLの両方に、時間tの経過に伴ってリニアに低下する勾配を持たせている。これにより、負フィールドでは、DAC50内で高電位側と低電位側のリファレンス電位VdacH,VdacLを抵抗分割した複数の電位の各々が、時間tの経過に伴って対向電極電位LCCOMに対してリニアに低下する。そのため、全画面同じ輝度で表示する場合に、各画素25のデジタル表示データの階調度に応じた電位を4ビットセレクタ回路51により選択して各信号線へ出力される各画素のデータ信号の電圧、つまりDAC50の出力電圧が下の画素25ほどより高くなる。
同様に、図8に示すように、対向電極電位LCCOMを高い電圧LCCOMHから低い電圧LCCOMLに変化させて、各画素25に正極性のデータ信号を書き込む1フレーム(正フィールド)では、VdacHとVdacLの両方に、時間tの経過に伴ってリニアに上昇する勾配を持たせている。これにより、正フィールドでは、DAC50内で高電位側と低電位側のリファレンス電位VdacH,VdacLを抵抗分割した複数の電位の各々が、時間tの経過に伴って対向電極電位LCCOMに対してリニアに上昇する。そのため、全画面同じ輝度で表示する場合に、各画素25のデジタル表示データの階調度に応じた電位を4ビットセレクタ回路51により選択して各信号線へ出力される各画素のデータ信号の電圧が、下の画素25ほどより高くなる。
また、負フィールド及び正フィールドの各1フレームにおいて、VdacHとVdacLの両方に持たせる勾配は、次のように設定される。つまり、その勾配は、表示領域としてのアクティブマトリクス部21の上下方向における輝度むらが一番大きくなる図6に示す1/2輝度の中間調で表示がなされる場合に、その輝度むらが最も小さくなるように(1フレーム期間内で勾配を持たせるように)設定される。
このような駆動方法を実現するために、液晶表示装置20は、デジタル/アナログ変換器50の高電位側と低電位側のリファレンス電位VdacH,VdacLの各々に、1フレーム期間内で勾配を持たせる2つのDACリファレンス電位生成回路60を備えている
(図1参照)。2つのDACリファレンス電位生成回路60は、電源回路36内に設けてある。なお、図1では、一つのDACリファレンス電位生成回路60のみを示してある。
(図1参照)。2つのDACリファレンス電位生成回路60は、電源回路36内に設けてある。なお、図1では、一つのDACリファレンス電位生成回路60のみを示してある。
デジタル/アナログ変換器50は、高電位側と低電位側のリファレンス電位VdacH,VdacLを抵抗分割した複数の電位(16段階に分割した電位)から、各画素25のデジタル表示データの階調度に応じた電位を選択して各画素25のデータ信号(電位Vvid)を生成する。
具体的には、デジタル/アナログ変換器50は、図7に示すように、直列に接続された15個の抵抗R1〜R15と、16個のスイッチSW1〜SW16を有する4ビットセレクタ回路51とを備える。抵抗R1〜R15は同じ抵抗値のものである。抵抗R15の一端は、高電位側のDACリファレンス電位(VdacH)が入力される一方の入力端子52に接続されている。抵抗R1の一端は、低電位側のDACリファレンス電位(VdacL)が入力される他方の入力端子53に接続されている。
このような構成を有するDAC50は、例えば、「0011」のデジタル表示データが4ビットセレクタ回路51に入力されると、「0011」に対応するスイッチSW4が閉成されて、その階調度「4」に応じた電位(Vvid=1V)のデータ信号を対応する各信号線へ出力するようになっている。
また、2つのDACリファレンス電位生成回路60はそれぞれ、図9に示すように、矩形波信号A或いはA´(図10(a)参照)と三角波信号B(図10(b)参照)の2つの信号を加算し、増幅する加算器で構成されている。この加算器は、オペアンプ61と、オペアンプ61の−側端子と並列に接続された2つの抵抗RA及びRBと、オペアンプ61の−側端子と出力端子の間に接続されたフィードバック抵抗Rfとを備える。抵抗RAの一端側は2つの入力端子の一方の入力端子62に、抵抗RBの一端側はその他方の入力端子63にそれぞれ接続されている。なお、矩形波信号A,A´及び三角波信号Bはそれぞれ、複数の走査線Y1〜Ymを順位選択する垂直走査にそれぞれ同期し、前記1フレーム期間を1/2周期とする信号である。
2つのDACリファレンス電位生成回路60の一方の入力端子62に図10(a)の実線で示す矩形波信号Aを、入力端子63に図10(b)に示す三角波信号Bをそれぞれ入力することで、抵抗RA及びRBにそれぞれ流れる電流を加算した電流がフィードバック抵抗Rfに流れ込む。これにより、オペアンプ61の出力端子64からは、図10(c)の実線で示すように、ある一定期間で電圧が次第に上昇する勾配を持つとともに、次の一定期間で電圧が次第に低下する勾配を持つ出力信号(OUT)が得られる。この出力信号が、図8に示すVdacHに相当する。こうして、2つのDACリファレンス電位生成回路60の一方により、DACリファレンス電位VdacHが生成されて、信号線駆動回路34内のDAC(D/A変換器)50へ出力される。
また、2つのDACリファレンス電位生成回路60の他方の入力端子62に図10(a)の破線で示す矩形波信号A´を、入力端子63に図10(b)に示す三角波信号Bをそれぞれ入力することで、オペアンプ61の出力端子64からは、図10(c)の破線で示すような出力信号が得られる。この出力信号が、図8に示すVdacLに相当する。こうして、2つのDACリファレンス電位生成回路60の他方により、DACリファレンス電位VdacLが生成されて、DAC50へ出力される。
そして、制御回路35は、2つのDACリファレンス電位生成回路60の一方へ出力する垂直走査に同期した矩形波信号A及び三角波信号Bと、その他方へ出力する垂直走査に同期した矩形波信号A´及び三角波信号Bとを出力するようになっている。そのために、
制御回路35は、垂直走査にそれぞれ同期した2種類の矩形波信号A,A´をそれぞれ生成して出力する2つの矩形波発生部と、三角波信号Bを生成して出力する三角波発生部(いずれも図示省略)を内部に備えている。
制御回路35は、垂直走査にそれぞれ同期した2種類の矩形波信号A,A´をそれぞれ生成して出力する2つの矩形波発生部と、三角波信号Bを生成して出力する三角波発生部(いずれも図示省略)を内部に備えている。
なお、本実施形態では、制御回路35の矩形波発生部及び三角波発生部と、2つのDACリファレンス電位生成回路60とにより、DAC50の高電位側と低電位側のリファレンス電位VdacH,VdacLの各々に、1フレーム期間内で勾配を持たせるリファレンス電位生成手段が構成されている。また、制御回路35と、DACリファレンス電位生成回路60を有する電源回路36は、例えば、1チップの半導体集積回路によってそれぞれ構成されている。
このように、本実施形態では、図9に示すDACリファレンス電位生成回路60を2つ用いることで、図10(c)の実線で示す出力信号(VdacH)と、図10の破線で示す出力信号(VdacL)を生成することができる。そして、2つのDACリファレンス電位生成回路60の一方で生成されたVdacHが図7に示すデジタル/アナログ変換器50の入力端子52に入力され、その他方で生成されたVdacLが同変換器50の入力端子53に入力されようになっている。
以上のように構成された第1実施形態によれば、以下の作用効果を奏する。
○DAC50の高電位側と低電位側のリファレンス電位VdacH,VdacLの各々に、1フレーム期間内で勾配を持たせるようにしている。つまり、負フィールドでは、VdacHとVdacLの両方に時間tの経過に伴ってリニアに低下する勾配を持たせて、正フィールドでは、VdacHとVdacLの両方に時間tの経過に伴ってリニアに上昇する勾配を持たせるようにしている(図8参照)。
○DAC50の高電位側と低電位側のリファレンス電位VdacH,VdacLの各々に、1フレーム期間内で勾配を持たせるようにしている。つまり、負フィールドでは、VdacHとVdacLの両方に時間tの経過に伴ってリニアに低下する勾配を持たせて、正フィールドでは、VdacHとVdacLの両方に時間tの経過に伴ってリニアに上昇する勾配を持たせるようにしている(図8参照)。
これにより、DAC50内でVdacH,VdacLを抵抗分割した複数の電位の各々が、負フィールドでは時間tの経過に伴って対向電極電位LCCOMに対してリニアに低下し、正フィールドではその経過に伴って対向電極電位LCCOMに対してリニアに上昇する。そのため、全画面同じ輝度で表示する場合に、各画素25のデジタル表示データの階調度に応じた電位を4ビットセレクタ回路51により選択して各信号線へ出力される各画素のデータ信号の電圧が、負フィールド及び正フィールドのいずれの1フレームにおいても、下の画素25ほどより高くなる。その結果、図5に示すような走査方向において各画素の輝度が黒から白へ変化する上下方向における輝度むらが抑制され或いは打ち消される。
また、上下方向における輝度むらを抑制し或いは打ち消すのを、DAC50の高電位側と低電位側のリファレンス電位VdacH,VdacLの両方に、1フレーム期間内で勾配を持たせるという簡単な駆動方法により実現することができる。
したがって、上下方向における輝度むらの抑制を低コストで実現することができる。
○上記フレーム反転駆動、コモン振り駆動を行うことによりアクティブマトリクス部21内に生じる上下方向における輝度むら(図5参照)を抑制することができる。
○上記フレーム反転駆動、コモン振り駆動を行うことによりアクティブマトリクス部21内に生じる上下方向における輝度むら(図5参照)を抑制することができる。
○各画素の表示データを補正して上下方向における輝度むらを抑制する方法よりも、容易にその輝度むらを抑制することができ、外部の補正回路が含まれているIC等にかかる負担が少ない。
○負フィールド及び正フィールドの各1フレームにおいて、VdacHとVdacLの両方に持たせる勾配を、アクティブマトリクス部21の上下方向における輝度むらが一番大きくなる1/2輝度の中間調で表示がなされる場合に、その輝度むらが最も小さくなる
ように設定するようにしている。そのため、1/2輝度の中間調を含むいずれの輝度で表示される場合にも、上下方向における輝度むらを抑制することができ、高品質な表示が得られる。
ように設定するようにしている。そのため、1/2輝度の中間調を含むいずれの輝度で表示される場合にも、上下方向における輝度むらを抑制することができ、高品質な表示が得られる。
○2つのDACリファレンス電位生成回路60はそれぞれ、図9に示すように、矩形波信号A,A´(図10(a)参照)と三角波信号B(図10(b)参照)の2つの信号を加算し、増幅する加算器で構成されている。これにより、加算器に入力する三角波信号Bの勾配を上下方向における輝度むらに合わせて変えることで、上下方向における輝度むらを抑制するための合わせ込み(調整)を、製品出荷前に行うことができる。
○DACリファレンス電位生成回路60を構成する加算器は、図9に示すように、オペアンプ61と、オペアンプ61の−側端子と並列に接続された2つの抵抗RA及びRBと、オペアンプ61の−側端子と出力端子の間に接続されたフィードバック抵抗Rfとを備える。そのため、抵抗RA,RB及びフィードバック抵抗Rfを適宜設定することによっても、上下方向における輝度むらを抑制するための合わせ込み(調整)を行うことができる。
○制御回路35は、垂直走査にそれぞれ同期した矩形波信号A,A´と三角波信号Bを生成して2つのDACリファレンス電位生成回路60(加算器)へ出力するように構成されている。これによれば、制御回路35から各DACリファレンス電位生成回路60へ出力される三角波信号Bの勾配を上下方向における輝度むらに合わせて変えることで、上下方向における輝度むらを抑制するための合わせ込みを行うことができる。
○従来の液晶表示装置等の電気光学装置は通常、電源回路と制御回路を備えている。これらの電源回路と制御回路に僅かな変更を加えるだけで、上下方向における輝度むらの抑制することができる。つまり、電源回路にはDACリファレンス電位生成回路60を内蔵させる変更を加え、制御回路には矩形波信号と三角波信号を生成して出力させる変更を加えるだけで、上下方向における輝度むらの抑制することができる。これにより、上下方向における輝度むらが抑制された高品質な表示を低コストで実現することができる。
[第2実施形態]
第2実施形態に係る液晶表示装置20を図11に基づいて説明する。
この液晶表示装置20の駆動方法は、図5に示すような上下方向における輝度むらが発生するのを抑制するために、DAC50の高電位側と低電位側のリファレンス電位の一方の電位(本例では高電位側のDACリファレンス電位VdacH)に、1フレーム期間内で勾配を持たせる点に特徴がある。
第2実施形態に係る液晶表示装置20を図11に基づいて説明する。
この液晶表示装置20の駆動方法は、図5に示すような上下方向における輝度むらが発生するのを抑制するために、DAC50の高電位側と低電位側のリファレンス電位の一方の電位(本例では高電位側のDACリファレンス電位VdacH)に、1フレーム期間内で勾配を持たせる点に特徴がある。
このような駆動方法を実現するために、上記第1実施形態では2つのDACリファレンス電位生成回路60を設けてあるのに対して、本実施形態の液晶表示装置20では、VdacHに1フレーム期間内で勾配を持たせるのに1つのDACリファレンス電位生成回路60を設ければよい。その他の構成は、上記第1実施形態と同様である。
この駆動方法では、図11に示すように、負フィールドでは、VdacLは一定のままで、VdacHに時間tの経過に伴ってリニアに低下する勾配を持たせている。これにより、負フィールドでは、DAC50内でVdacH,VdacLを抵抗分割した複数の電位の各々が、時間tの経過に伴って対向電極電位LCCOMに対してリニアに低下する。そのため、全画面同じ輝度で表示する場合に、各画素25のデジタル表示データの階調度に応じた電位を4ビットセレクタ回路51により選択して各信号線へ出力される各画素のデータ信号の電圧、つまり、DAC50の出力電圧が、下の画素25ほどより高くなる。
同様に、図11に示すように、正フィールドでは、VdacLは一定のままで、VdacHに時間tの経過に伴ってリニアに上昇する勾配を持たせている。これにより、正フィールドでは、DAC50内でVdacH,VdacLを抵抗分割した複数の電位の各々が、時間tの経過に伴って対向電極電位LCCOMに対してリニアに上昇する。そのため、全画面同じ輝度で表示する場合に、DAC50の4ビットセレクタ回路51から各信号線へ出力される各画素のデータ信号の電圧が下の画素25ほどより高くなる。
また、負フィールド及び正フィールドの各1フレームにおいて、VdacHに持たせる勾配は、アクティブマトリクス部21の上下方向における輝度むらが一番大きくなる図6に示す1/2輝度の中間調で表示がなされる場合に、その輝度むらが最も小さくなるように設定される。
以上のように構成された第2実施形態によれば、上記第1実施形態の奏する作用効果に加えて、以下の作用効果を奏する。
○DAC50の高電位側と低電位側のリファレンス電位の一方の電位(高電位側のDACリファレンス電位VdacH)だけに勾配を持たせているので、回路の簡略化を図ることができる。具体的には、制御回路35は、1つのDACリファレンス電位生成回路60へ矩形波信号Aと三角波信号Bの1組の信号を出力するように構成すればよく、制御回路35の構成が簡略化される。また、電源回路36には、1つのDACリファレンス電位生成回路60を設ければよいので、電源回路36の構成も簡略化される。
○DAC50の高電位側と低電位側のリファレンス電位の一方の電位(高電位側のDACリファレンス電位VdacH)だけに勾配を持たせているので、回路の簡略化を図ることができる。具体的には、制御回路35は、1つのDACリファレンス電位生成回路60へ矩形波信号Aと三角波信号Bの1組の信号を出力するように構成すればよく、制御回路35の構成が簡略化される。また、電源回路36には、1つのDACリファレンス電位生成回路60を設ければよいので、電源回路36の構成も簡略化される。
[第3実施形態]
第3実施形態に係る液晶表示装置20を図12に基づいて説明する。
この液晶表示装置20の駆動方法は、図5に示すような上下方向における輝度むらが発生するのを抑制するために、DAC50の高電位側と低電位側のリファレンス電位の一方の電位(本例では低電位側のDACリファレンス電位VdacL)に、1フレーム期間内で勾配を持たせる点に特徴がある。
第3実施形態に係る液晶表示装置20を図12に基づいて説明する。
この液晶表示装置20の駆動方法は、図5に示すような上下方向における輝度むらが発生するのを抑制するために、DAC50の高電位側と低電位側のリファレンス電位の一方の電位(本例では低電位側のDACリファレンス電位VdacL)に、1フレーム期間内で勾配を持たせる点に特徴がある。
このような駆動方法を実現するために、本実施形態の液晶表示装置20では、VdacLに1フレーム期間内で勾配を持たせるのに1つのDACリファレンス電位生成回路60を設ければよい。その他の構成は、上記第1実施形態と同様である。
この駆動方法では、図12に示すように、負フィールドでは、VdacHは一定のままで、VdacLに時間tの経過に伴ってリニアに低下する勾配を持たせている。これにより、負フィールドでは、DAC50内でVdacH,VdacLを抵抗分割した複数の電位の各々が、時間tの経過に伴って対向電極電位LCCOMに対してリニアに低下する。そのため、全画面同じ輝度で表示する場合に、各画素25のデジタル表示データの階調度に応じた電位を4ビットセレクタ回路51により選択して各信号線へ出力される各画素のデータ信号の電圧、つまり、DAC50の出力電圧が、下の画素25ほどより高くなる。
同様に、図12に示すように、正フィールドでは、VdacHは一定のままで、VdacLに時間tの経過に伴ってリニアに上昇する勾配を持たせている。これにより、正フィールドでは、DAC50内でVdacH,VdacLを抵抗分割した複数の電位の各々が、時間tの経過に伴って対向電極電位LCCOMに対してリニアに上昇する。そのため、全画面同じ輝度で表示する場合に、DAC50の4ビットセレクタ回路51から各信号線へ出力される各画素のデータ信号の電圧が下の画素25ほどより高くなる。
また、負フィールド及び正フィールドの各1フレームにおいて、VdacLに持たせる勾配は、図6に示す1/2輝度の中間調で表示がなされる場合に、その輝度むらが最も小さくなるように設定される。
以上のように構成された第3実施形態によれば、上記第1実施形態の奏する作用効果に加えて、上記第2実施形態と同様の作用効果を奏する。
[第4実施形態]
第4実施形態に係る液晶表示装置20を図13に基づいて説明する。
[第4実施形態]
第4実施形態に係る液晶表示装置20を図13に基づいて説明する。
上記第1〜第3実施形態では、上記コモン振り駆動とフレーム反転駆動を行う液晶表示装置20について説明した。これに対し、本実施形態の液晶表示装置では、対向電極電位LCCOMを変えずに、即ち、上記コモン振り駆動を行わずに、上記フレーム反転駆動を行うものである。このような液晶表示装置においても、上記第1〜第3実施形態で説明した各液晶表示装置20と同様の駆動方法により、上下方向における輝度むらを抑制することができる。
本実施形態の液晶表示装置の駆動方法は、上記第1実施形態の駆動方法と同様に、DAC50の高電位側と低電位側のリファレンス電位の両方(VdacH,VdacL)に、1フレーム期間内で勾配を持たせる点に特徴がある。
以上のように構成された第4実施形態によれば、対向電極電位LCCOMを変えずに、上記フレーム反転駆動を行う液晶表示装置において、上下方向における輝度むらの抑制を低コストで実現することができる。
[電子機器]
次に、上記各実施形態で説明した液晶表示装置20を用いた電子機器について説明する。液晶表示装置20は、図14に示すような液晶プロジェクタなどの投射型表示装置110に適用できる。この投射型表示装置110は、R(赤)、G(緑)、B(青)の異なる色毎に透過型液晶ライトバルブ112,113,114を備えた3板式の投射型カラー表示装置である。これらの透過型液晶ライトバルブ112,113,114が、上記各実施形態で説明した液晶表示装置20でそれぞれ構成されている。
次に、上記各実施形態で説明した液晶表示装置20を用いた電子機器について説明する。液晶表示装置20は、図14に示すような液晶プロジェクタなどの投射型表示装置110に適用できる。この投射型表示装置110は、R(赤)、G(緑)、B(青)の異なる色毎に透過型液晶ライトバルブ112,113,114を備えた3板式の投射型カラー表示装置である。これらの透過型液晶ライトバルブ112,113,114が、上記各実施形態で説明した液晶表示装置20でそれぞれ構成されている。
図14に示すように、投射型表示装置110は、プロジェクタ本体111と、照明装置120と、色分離合成系130と、複数の投射レンズを有する投射装置としての投射光学系140とを備えている。プロジェクタ本体111内に、照明装置120及び色分離合成系130や、電源装置150等が内蔵されている。
照明装置120は、光源115と、2つのフライアイレンズ116,117と、偏光変換装置118とを有する。色分離合成系130は、2つのダイクロイックミラー121,122と、3つの反射ミラー123〜125と、3つのリレーレンズ126〜128と、3つの液晶ライトバルブ112〜114と、クロスダイクロイックプリズム129とを有する。
光源115は、高圧水銀ランプ或いはメタルハライドランプ等のランプ120aと、ランプ120aからの光L(以下、「光源光L」という。)を反射するリフレクタ120bとを有する。また、光源光Lの照度分布を液晶ライトバルブ112〜114において均一化させるために、2つのフライアイレンズ116,117が設けられている。各フライアイレンズ116,117は、二次元に配置された複数個(例えば、6×8個)のレンズ116a,117aでそれぞれ構成されている。こうして、液晶ライトバルブ112〜114は、光源光Lでフライアイレンズ116,117によって均一な照度で照明されるようになっている。
偏光変換装置118は、フライアイレンズ117側に設けられた偏光ビームスプリッタ
アレイ(PBSアレイ)と、PBSアレイによって反射された偏光の偏光方向を変換する1/2波長板とを有し、光源光Lの光強度を損なうことなく光の偏光方向を一方向に揃えるようになっている。
アレイ(PBSアレイ)と、PBSアレイによって反射された偏光の偏光方向を変換する1/2波長板とを有し、光源光Lの光強度を損なうことなく光の偏光方向を一方向に揃えるようになっている。
ダイクロイックミラー121,122は、例えばガラス基板に所定の波長選択性を持つ誘電体多層膜を積層したものである。ダイクロイックミラー121は、光源光Lのうちの赤色光LRを透過させるとともに、緑色光LGと青色光LBを反射させるようになっている。また、ダイクロイックミラー122は、ダイクロイックミラー121で反射された緑色光LGと青色光LBのうち、緑色光LGを反射させるとともに、青色光LBを透過させるようになっている。
これにより、色分離合成系130では、照明装置120から入射する光源光Lのうち、赤色光LRは、ダイクロイックミラー121を透過した後、反射ミラー123で反射されて赤色光用の液晶ライトバルブ112に入射される。緑色光LGは、ダイクロイックミラー121で反射された後、ダイクロイックミラー122で反射されて緑色光用の液晶ライトバルブ112に入射される。青色光LBは、ダイクロイックミラー121で反射された後、ダイクロイックミラー122を透過し、3つのリレーレンズ126〜128と2つの反射ミラー124、125からなるリレー系を経て、青色光用の液晶ライトバルブ114に入射される。
光変調装置としての液晶ライトバルブ112〜114は、ビデオ信号などの上記表示データに基づいて図示を省略した駆動回路によりそれぞれ駆動されるようになっている。
クロスダイクロイックプリズム129は、直角プリズムが貼り合わされた構造となっており、十字状に直交する2つのミラー面の一方には、赤色光LRを反射させるとともに緑色光LGを透過させる誘電体多層膜が、その他方には、青色光LBを反射させるとともに緑色光LGを透過させる誘電体多層膜がそれぞれ形成されている。そして、赤色光LR、緑色光LG及び青色光LBの3つの色光が、クロスダイクロイックプリズム129によって合成されてカラー画像を表わす光が形成され、この光が投射光学系140によりスクリーン141上に拡大投射されるようになっている。
クロスダイクロイックプリズム129は、直角プリズムが貼り合わされた構造となっており、十字状に直交する2つのミラー面の一方には、赤色光LRを反射させるとともに緑色光LGを透過させる誘電体多層膜が、その他方には、青色光LBを反射させるとともに緑色光LGを透過させる誘電体多層膜がそれぞれ形成されている。そして、赤色光LR、緑色光LG及び青色光LBの3つの色光が、クロスダイクロイックプリズム129によって合成されてカラー画像を表わす光が形成され、この光が投射光学系140によりスクリーン141上に拡大投射されるようになっている。
この投射型表示装置110によれば、各液晶ライトバルブ112,113,114の上下方向における輝度ムラが抑制された高品質な表示を実現することができる。
[変形例]
なお、この発明は以下のように変更して具体化することもできる。
[変形例]
なお、この発明は以下のように変更して具体化することもできる。
・上記第1実施形態では、2つのDACリファレンス電位生成回路60を電源回路36内に設けた構成について一例として説明したが、2つのDACリファレンス電位生成回路60を電源回路36の外部に設けた構成にも本発明は適用可能である。このことは、上記第2〜第4実施形態についても言える。
・上記第1実施形態では、制御回路35内に、垂直走査にそれぞれ同期した2種類の矩形波信号A,A´をそれぞれ生成して出力する2つの矩形波発生部と、三角波信号Bを生成して出力する三角波発生部(いずれも図示省略)を設けた構成について一例として説明したが、本発明はこのような構成に限定されない。例えば、垂直走査にそれぞれ同期した矩形波信号A,A´をそれぞれ生成して出力する2つの矩形波発生部と、垂直走査にそれぞれ同期した三角波信号Bを生成して出力する三角波発生部を、制御回路35の外部に設けた構成にも本発明は適用可能である。
・上記第1実施形態では、2つのDACリファレンス電位生成回路60をそれぞれ、図9に示すよう加算器で構成したが、本発明は、DACリファレンス電位生成回路60を加
算器以外の回路で構成したものにも適用可能である。
算器以外の回路で構成したものにも適用可能である。
・上記第1実施形態では、表示データ(オリジナル)として、ビデオ信号などの4ビットのデジタル階調データを用いているが、表示データは4ビットに限らず、8ビットのデジタル階調データ等であってもよい。
・上記各実施形態では、上下方向における輝度が略リニアに変化する図5に示すような「上下方向における輝度むら」を抑制するために、DAC50の高電位側と低電位側のリファレンス電位の両方或いはいずれか一方の電位に時間の経過に伴ってリニアに低下する勾配を持たせているが、本発明はこのような構成に限定されない。アクティブマトリクス部21内の特定の画素領域において、上下方向に輝度が非線形的に変化するような「上下方向における輝度むらが」が発生することが予め分かっている場合には、その輝度むらを打ち消す非線形的な勾配を、前記高電位側と低電位側のリファレンス電位の両方或いはいずれか一方の電位に持たせる構成にも本発明は適用可能である。
・上記各実施形態では、一例として垂直走査を第1行目の走査線Y1側から開始しているが、垂直走査を第m行目の走査線Ym側から開始する場合にも本発明は適用される。
・上記各実施形態では、アクティブマトリクス部21の上下方向の下の画素ほどより明るくなるような「上下方向における輝度むら」が発生する場合を一例として説明した。しかし、本発明は、アクティブマトリクス部21の上下方向の上の画素ほどより明るくなるような「上下方向における輝度むら」が発生する場合にも本発明は適用可能である。この場合には、上記各実施形態において、DAC50の高電位側と低電位側のリファレンス電位VdacH,VdacLの両方或いはいずれか一方の電位に持たせる勾配を逆にすればよい。
・上記各実施形態では、アクティブマトリクス部21の上下方向の下の画素ほどより明るくなるような「上下方向における輝度むら」が発生する場合を一例として説明した。しかし、本発明は、アクティブマトリクス部21の上下方向の上の画素ほどより明るくなるような「上下方向における輝度むら」が発生する場合にも本発明は適用可能である。この場合には、上記各実施形態において、DAC50の高電位側と低電位側のリファレンス電位VdacH,VdacLの両方或いはいずれか一方の電位に持たせる勾配を逆にすればよい。
・上記第1実施形態の液晶表示装置20は、素子基板22上に、アクティブマトリクス部21と、走査線駆動回路33と、信号線駆動回路34とを形成した周辺回路内蔵型液晶表示装置としたが、制御回路35の一部についても素子基板22上に設けた液晶表示装置にも本発明は適用可能である。
・上記第1実施形態では、信号線駆動回路34は、一例として、サンプリング回路、シフトレジスタ、各画素のデジタル階調データを1行分保持するラッチ回路、及びデジタル/アナログ変換器50等を備える構成としたが、本発明はこのような構成に限定されない。信号線駆動回路34におけるデジタル/アナログ変換器50以外の構成については、上記第1実施形態とは異なる構成を有する信号線駆動回路にも本発明は適用可能である。
・上記各実施形態では、TN(Twisted Nematic )型の液晶24を用いているが本発明はこれに限定されない。液晶としては、スイッチング素子を介して各画素に正極性のデータ信号と負極性のデータ信号を所定期間ごと、全画面同極性で、例えば1フレームごとに交互に書き込むフレーム反転が可能なものであればよい。例えば、液晶として180°以上のねじれ配向を有するSTN(Super Twisted Nematic )型、BTN(Bi-stable Twisted Nematic )型、高分子分散型、ゲストホスト型等を含めて、周知なものを広く用いることができる。
・上記各実施形態に係る液晶表示装置20は、図11に示すような液晶プロジェクタなどの投射型表示装置110に限らず、パーソナルコンピュータ、携帯電話、デジタルカメラ等の各種の電子機器に適用できる。
・上記各実施形態では、電気光学装置を液晶表示装置として説明したが、本発明はこれに限るものではなく、液晶のように交流駆動される電気光学素子を用いた電気光学装置お
よび該電気光学装置を備えた電子機器に対しても適用可能である。
よび該電気光学装置を備えた電子機器に対しても適用可能である。
A,A´…矩形波信号、B…三角波信号、X1〜Xn…信号線、Y1〜Ym…走査線、VdacH…高電位側のリファレンス電位(DACリファレンス電位)、VdacL…低電位側のリファレンス電位(DACリファレンス電位)、20…電気光学装置としての液晶表示装置、21…表示領域としてのアクティブマトリクス部、25…画素、33…走査線駆動回路、34…信号線駆動回路、35…制御回路、36…電源回路、50…デジタル/アナログ変換器(D/A変換器)、60…DACリファレンス生成回路(加算器)、110…電子機器としての投射型表示装置。
Claims (6)
- 複数の走査線と複数の信号線の交差部に対応してマトリクス状に配置された複数の画素と、高電位側と低電位側のリファレンス電位を抵抗分割した複数の電位から、各画素のデジタル表示データの階調度に応じた電位を選択して各画素のデータ信号を生成するデジタル/アナログ変換器とを備え、各画素に設けたスイッチング素子を介して、各画素に正極性の前記データ信号と負極性の前記データ信号を1フレーム期間ごとに交互に書き込む電気光学装置において、
前記複数の走査線及び信号線をそれぞれ駆動する走査線駆動回路及び信号線駆動回路と、
前記リファレンス電位の少なくとも一方の電位に、1フレーム期間内で勾配を持たせるリファレンス電位生成手段と、を備えることを特徴とする電気光学装置。 - 請求項1に記載の電気光学装置において、
前記リファレンス電位の少なくとも一方の電位に持たせる前記勾配は、前記複数の画素を含む表示領域に全黒の透過率と全白の透過率の略1/2輝度の透過率の中間調で表示がなされる場合に、1フレーム期間内で勾配を持たせるように設定されることを特徴とする電気光学装置。 - 請求項1又は2に記載の電気光学装置において、
前記リファレンス電位生成手段は、前記複数の走査線を順に選択する垂直走査にそれぞれ同期した矩形波信号と三角波信号を合成し、合成した信号を前記リファレンス電位の一つとして前記デジタル/アナログ変換器へ出力する加算器を含むことを特徴とする電気光学装置。 - 請求項3に記載の電気光学装置において、
前記走査線駆動回路用の電源電圧及び前記信号線駆動回路用の電源電圧等の各種電源電圧を生成して出力する電源回路と、前記走査線駆動回路及び信号線駆動回路を制御する制御回路とを更に含み、
前記電源回路内に前記加算器が設けられており、
前記制御回路は垂直走査にそれぞれ同期した前記矩形波信号と前記三角波信号を生成して前記加算器へ出力するように構成されていることを特徴とする電気光学装置。 - 複数の走査線と複数の信号線の交差部に対応してマトリクス状に配置された複数の画素と、高電位側と低電位側のリファレンス電位を抵抗分割した複数の電位から、各画素のデジタル表示データの階調度に応じた電位を選択して各画素のデータ信号を生成するデジタル/アナログ変換器とを備え、各画素に設けたスイッチング素子を介して、各画素に正極性の前記データ信号と負極性の前記データ信号を1フレーム期間ごとに交互に書き込む電気光学装置の駆動方法において、
前記リファレンス電位の少なくとも一方の電位に、1フレーム期間内で勾配を持たせることを特徴とする電気光学装置の駆動方法。 - 請求項1〜4のいずれか一つに記載の電気光学装置を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004064434A JP2005250383A (ja) | 2004-03-08 | 2004-03-08 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004064434A JP2005250383A (ja) | 2004-03-08 | 2004-03-08 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005250383A true JP2005250383A (ja) | 2005-09-15 |
Family
ID=35030887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004064434A Withdrawn JP2005250383A (ja) | 2004-03-08 | 2004-03-08 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005250383A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006330084A (ja) * | 2005-05-23 | 2006-12-07 | Nec Corp | 液晶表示装置及びその駆動方法 |
-
2004
- 2004-03-08 JP JP2004064434A patent/JP2005250383A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006330084A (ja) * | 2005-05-23 | 2006-12-07 | Nec Corp | 液晶表示装置及びその駆動方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8102343B2 (en) | Liquid crystal device, driving circuit for liquid crystal device, method of driving liquid crystal device, and electronic apparatus | |
JP4110772B2 (ja) | 電気光学装置、駆動回路及び電子機器 | |
JP2008203826A (ja) | ソースドライバ、電気光学装置及び電子機器 | |
JP2010079151A (ja) | 電気光学装置、その駆動方法、および電子機器 | |
JP5924478B2 (ja) | 画像処理装置、プロジェクターおよび画像処理方法 | |
JPH11295700A (ja) | 反射型液晶装置及び反射型プロジェクタ | |
JP6078946B2 (ja) | 電気光学装置および電子機器 | |
JP2008185993A (ja) | 電気光学装置、処理回路、処理方法およびプロジェクタ | |
US20070285383A1 (en) | Electro-optical device, method for driving electro-optical device, and electronic apparatus | |
JP2001100707A (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
JP2010266523A (ja) | 電気光学装置及びその駆動方法並びに電子機器 | |
JP3873544B2 (ja) | 電気光学装置および投射型表示装置 | |
JP2006184762A (ja) | 表示駆動装置、表示装置及び表示駆動装置の駆動制御方法 | |
JP4877477B2 (ja) | 表示駆動装置及びその駆動制御方法 | |
JP2005250382A (ja) | 電気光学装置の駆動方法、電気光学装置および電子機器 | |
JP2008233864A (ja) | ソースドライバ、電気光学装置、投写型表示装置及び電子機器 | |
US20040150600A1 (en) | Liquid-crystal apparatus, driving method therefor, and electronic unit | |
JP2005250383A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP2005148386A (ja) | 電気光学装置の駆動方法、電気光学装置および電子機器 | |
JP3775137B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
JP4386608B2 (ja) | 電気光学装置及びその駆動方法並びに電子機器 | |
JP2005227475A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
US20160063930A1 (en) | Electro-optical device and electronic apparatus | |
JP5119901B2 (ja) | ソースドライバ、電気光学装置、投写型表示装置及び電子機器 | |
JP5374867B2 (ja) | ソースドライバ、電気光学装置、投写型表示装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070605 |