KR100516014B1 - Ｐｗｍ 입력신호들의 위상들이 다른 다중채널 디지털앰프 - Google Patents

Ｐｗｍ 입력신호들의 위상들이 다른 다중채널 디지털앰프 Download PDF

Info

Publication number
KR100516014B1
KR100516014B1 KR10-2001-0031544A KR20010031544A KR100516014B1 KR 100516014 B1 KR100516014 B1 KR 100516014B1 KR 20010031544 A KR20010031544 A KR 20010031544A KR 100516014 B1 KR100516014 B1 KR 100516014B1
Authority
KR
South Korea
Prior art keywords
pwm
digital amplifier
signals
channel
signal
Prior art date
Application number
KR10-2001-0031544A
Other languages
English (en)
Other versions
KR20020092750A (ko
Inventor
최영하
박경수
성굉모
Original Assignee
네오피델리티 주식회사
최영하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 네오피델리티 주식회사, 최영하 filed Critical 네오피델리티 주식회사
Priority to KR10-2001-0031544A priority Critical patent/KR100516014B1/ko
Priority to US10/161,327 priority patent/US6731162B2/en
Publication of KR20020092750A publication Critical patent/KR20020092750A/ko
Application granted granted Critical
Publication of KR100516014B1 publication Critical patent/KR100516014B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 다중채널 디지털앰프에 대한 것으로, 각 채널들의 소출력 PWM신호들의 위상을 이동시켜 스위칭회로부의 반도체 스위칭소자의 온/오프 시간을 달리하는, PWM 입력신호들의 위상들이 다른 다중채널 디지털앰프에 대한 것이다. 본 발명에 따른 PWM 입력신호들의 위상들이 다른 다중채널 디지털앰프는 종래의 크로스 토크현상을 최소화하고 잡음을 현저히 감소시켜 디지털앰프의 성능을 향상시킬 수 있다.

Description

ＰＷＭ 입력신호들의 위상들이 다른 다중채널 디지털앰프{DIGITAL AMPLIFIERS FOR MULTI-CHANNEL WHICH SHIFTS PHASES OF PWM INPUT SIGNALS}
본 발명은 다중채널 디지털앰프에 대한 것으로, 디지털앰프의 스위칭회로부의 FET와 같은 다수의 스위칭소자에 인가되는 다중채널의 PWM 신호들의 위상들을 서로 다르게 이동시켜 스위칭소자들의 ON/OFF 시간을 달리하므로 스위칭소자들간의 크로스토크를 최소화한, PWM 입력신호들의 위상들이 다른 다중채널 디지털앰프에 대한 것이다.
일반적으로, 디지털앰프는 PCM(Pulse Code Modulation) 신호와 같은 진폭이 작은 디지털 입력신호를 펄스폭변조(Pulse Width Modulation)하여 PWM 신호로 변조한 후, FET(Field Effect Transistor)와 같은 반도체 스위칭소자를 사용한 증폭회로를 이용하여 상기 PWM 신호의 진폭을 대용량으로 증폭한 다음, 저역통과필터(LPF)에 의해 복조된 오디오용 아날로그 신호를 스피커로 출력하는 증폭기이다.
도1a는 일반적인 디지털앰프(10)의 블록도이다. 디지털입력신호(PCM)가 PWM컨버터부(12)에 의해 소출력 PWM 신호로 변조된 후, 이 PWM 신호가 다시 전원공급부(16)로부터 고전원이 인가되는 스위칭회로부(14)로 입력되어 스위칭회로부(14)의 반도체 스위칭소자, 예를 들면 FET(Field Effect Transistor)를 온/오프시킨다. 스위칭회로부(14)는 소출력 PWM신호를 대출력 PWM신호로 PWM신호의 진폭을 증폭한다. 이 대출력 PWM 신호는 최종적으로 저역통과필터부(18)를 통과되면 원래의 아날로그 신호로 복원된다. 이 아날로그 신호는 스피커(20)를 울려 음을 발생한다. 이러한 디지털앰프(10)는 저역통과필터부(18)를 제외하고 일체의 회로가 디지털회로이기 때문에 하나의 칩(chip)으로 집적할 수 있다. 또한, 디지털앰프 제작자는 최근에 급격하게 발전하고 있는 ASIC(Application Specific IC) 기술을 이용하여 자신이 원하는 특정 기능(specific application)을 디지털앰프(10)에 쉽게 추가, 삭제, 변경할 수 있다.
도1b는 일반적인 디지털앰프(10)의 PWM컨버터부(12)의 상세 블록도이다. PWM컨버터부(12)는 PCM 디지털입력신호를 비선형 왜곡이 없는 PWM 신호로 바꾸어 주기 위해 샘플링 주파수를 높여주는 오버샘플러(22, N time oversampler)와, 잡음성분을 가청주파수보다 높은 주파수로 옮기는 잡음성형기(24, noise shaper)와, 최종적으로 PWM 신호로 바꾸어 주는 PWM 변조부(26, PWM modulator)를 갖는다.
도1c는 일반적인 디지털앰프(10)에 입력되는 디지털입력신호인 PCM신호와, PWM컨버터부(12)에 의해 PWM 신호로 바뀐 증폭전 소출력 PWM신호와, 이 소출력 PWM신호가 스위칭회로부(14)에 의해 진폭이 증폭된 대출력 PWM신호를 도시한 그래프이다.
도1d는 증폭전후 PWM신호의 지연시간(propagation delay)을 나타내는 그래프이다. 스위칭회로부(16)를 구성하는 반도체 스위칭소자(FET)는 PWM컨버터부(12)를 통해 입력된 소출력 PWM신호가 입력되자마자 온/오프되는 것이 아니라, 일정한 시간이 경과한 후에 온/오프된다. 따라서, 도1d에 도시한 바와 같이 스위칭회로부(14)는 소출력 PWM 입력신호에 대하여 ton과 toff 만큼의 시간이 지연된 대출력 PWM 출력신호를 출력한다.
그런데, 디지털앰프(10)는 단일채널만을 사용하여 모노로 사용할 수 있지만, 대개의 경우 2채널 이상의 다중채널로 사용된다. 이 다중채널 디지털앰프의 전체적인 구성은 위에서 설명한 일반적인 디지털앰프(10)와 동일하지만, 도2a에 도시한 바와 같이 PWM컨버터부(12)에서 채널수(N)에 해당하는 PWM신호들을 출력하며, 이 PWM신호들은 각각 N개의 스위칭소자들(14a, 14b,…,14n)에 의해 N개의 대출력 PWM신호를 발생하는 점에서 차이가 있다. 도2b는 PWM컨버터부(12)에서 출력되어 N개의 스위칭소자들(14a, 14b,…,14n)로 입력되는 다중채널 소출력 PWM신호를 도시하고 있다.
그러나, 이와 같은 종래의 다중채널 디지털앰프는, 예를 들면 도1b의 채널1의 PWM 신호를 출력하는 스위칭소자(14a)가 온(on)되기 직전에 채널2의 PWM 신호를 출력하는 스위칭소자(14b)가 온(on) 또는 오프(off)되면, 채널1의 스위칭소자(14a)의 지연시간(propagation delay)이 비정상적으로 증가하거나 감소하게 되어, 채널1의 스위칭소자(14a)의 대출력 PWM 신호의 출력파형을 왜곡시키는 문제점이 있었다. 이러한 현상을 크로스토크(cross talk)라 한다.
이러한 크로스토크 현상은 특히 고주파수의 펄스신호를 충실하게 증폭해야 하는 다중채널 디지털앰프의 경우 그 출력파형의 왜곡을 더욱 증가시키며, 디지털앰프(10)를 구성하는 주변의 인접한 다른 회로에 전자기적인 악영향을 끼쳐 전체 오디오시스템의 성능을 저하시키고 잡음을 유발시키는 원인이 되어왔다.
상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명은 각 채널들의 소출력 PWM신호들의 위상을 이동시켜 스위칭회로부의 반도체 스위칭소자의 온/오프 시간을 달리하므로 크로스토크현상을 최소화할 수 있는, PWM 입력신호들의 위상들이 다른 다중채널 디지털앰프를 제공하는 것을 목적으로 한다.
상기 본 발명의 목적을 달성하기 위한, 본 발명은, 입력신호를 N개(N은 2이상)의 소출력 PWM 신호로 바꾸는 PWM컨버터부와, N개의 소출력 PWM신호를 증폭하여 N개의 대출력 PWM신호로 증폭하는 스위칭회로부와, N개의 대출력 PWM신호를 다수의 스피커로 입력되는 아날로그 신호로 복원하는 저역통과필터를 갖는 다중채널 디지털앰프에 있어서, 상기 N개의 소출력 PWM신호의 위상이 서로 달라 상기 스위칭회로부의 반도체 스위칭소자의 온/오프 시간을 달리하는 것을 특징으로 하는, PWM 입력신호들의 위상들이 다른 다중채널 디지털앰프를 제공한다.
특히, 상기 PWM컨버터부가 상기 PWM신호들의 위상을 이동시켜 상기 PWM신호의 위상을 달라지게 할 수 있으며, 상기 N개의 소출력 PWM신호들의 위상이 서로 Π/N만큼 다를 수 있다.
또다른 측면에서 본 발명은, 상기 다중채널 디지털앰프칩을 ASIC 제작기술을 이용하여 제조하는 다중채널 디지털앰프의 제조방법으로, 상기 다중채널 디지털앰프칩을 HDL을 이용하여 디자인하는 단계와, 소프트웨어적인 방법 또는 하드웨어적인 방법으로 디자인을 검증하는 단계와, 검증된 설계디자인을 이용하여 다중채널 디지털앰프칩을 제작하는 단계를 갖는, 다중채널 디지털앰프의 제조방법을 제공한다.
이하, 본 발명의 일실시예를 첨부한 도면을 참조하여 상세히 설명하나, 본 발명은 이에 제한되지 않는다.
본 발명에 따른 다중채널 디지털앰프는 도1 및 도2를 참조하여 설명한 종래의 다중채널 디지털앰프와 전체적인 구성은 동일하므로 전체적인 구성의 설명은 생략한다. 또한, 종래의 다중채널 디지털앰프에서 사용한 디지털앰프의 구성요소의 명칭과 도면부호는 본 발명의 일실시예를 설명하는데 동일하게 사용한다.
도1과 도2를 참조하여 설명한 종래의 다중채널 디지털앰프(10)는 PWM컨버터부(12)의 PWM변조기(26)에서 출력되어 스위칭회로부(14)의 각각의 반도체 스위칭소자들(14a, 14b,…,14n)에 인가되는 채널들의 소출력 PWM 신호의 위상은 모두 동일하다.
도3을 통해 알 수 있는 바와 같이, 본 발명에 따른 다중채널 디지털앰프는 채널들의 소출력 PWM 신호들의 위상이 서로 다르다. 특히, 채널수가 N개(N은 2이상)일 때, 소출력 PWM 신호들의 위상은 Π/N만큼 차이가 있다. 예를 들면 2중 채널인 경우, 두개의 소출력 PWM 신호들의 위상은 Π/2(90°)만큼 차이가 있으며, 3중채널의 경우, 3개의 소출력 PWM 신호들의 위상은 Π/3(60°)만큼 차이가 있다. 등등. 소출력 PWM 신호들의 위상은 Π/N만큼 차이나는 것이 바람직하나, 이에 제한되지 않고 소출력 PWM 신호들의 위상이 달리하면 본 발명에 속한다. 고주파인 경우 위상차가 클 수로 바람직하며, 저주파인 경우 위상차가 작아도 본 발명의 효과를 얻을 수 있다.
이러한 채널들의 소출력 PWM신호의 위상차는 ASIC 집적기술을 이용하여 다중채널 디지털앰프를 제작할 때, PWM컨버터부(12)의 PWM변조기(26)에 의해 변조된 소출력 PWM신호들의 위상을 이동시키는 기능블럭을 추가하므로써 가능하다. 통상의 디지털앰프의 ASIC 제작자라면 당연히 알 수 있는 바와 같이, PWM컨버터부(12)의 PWM변조기(26)의 블럭을 HDL(Hardware Description Language), 예를 들면 VHDL을 이용하여 디지털앰프칩 디자인할 때, 변조된 소출력 PWM신호들의 위상을 이동시키는 기능블럭을 추가하므로써 용이하게 구현할 수 있다. 소출력 PWM신호들의 위상을 이동시키는 기능블럭을 다중채널 디지털앰프칩에 추가한 후, 표준 로직 시뮬레이터 도구, 예를 들면 Verilog X-L, Cadence사의 Leapfrog 등을 이용하여 소출력 PWM신호들의 위상을 이동시키는 기능블럭이 추가된 PWM변조기에서 출력되는 채널들의 출력파형이 도3에 도시한 바와 같이 위상이 다르면 디지털앰프칩의 디자인 검증은 통과되고, 그렇지 않으며 검증은 실패한 것으로 디지털앰프칩의 디자인은 수정된다. ASIC 디자인 오류 검증방법은 상기한 소프트웨어적인 검증방법뿐만 아니라, FPGA(Field Programmable Gate Array)를 이용하는 하드웨어적인 검증방법도 있다. FPGA를 이용한 하드웨어적인 검증방법은 설계된 ASIC의 내부를 기능별로 다수개의 블록으로 모듈화하고, 각 블록에 해당하는 영역을 FPGA에 적용시켜 전체적인 ASIC의 기능을 실제 환경에서 검증하는 것이다.
또한, 종래 다중채널 디지털앰프와 본 발명에 따른 다중채널디지털앰프의 효과비교는 스위칭회로부(14)를 통해 출력된 대출력 PWM신호의 출력파형을 종래의 다중채널 디지털앰프의 경우와 본 발명에 따른 다중채널 디지털앰프의 경우에 대하여 각각 오실로스코프를 통해 비교하므로써 이루어 질 수도 있다.
도4는 본 발명의 일실시예에 따른 PWM컨버터부(12)의 PWM변조기(26)에 의해 변조된 소출력 PWM신호들의 위상을 이동시키는 기능블럭에 의해 소출력 PWM신호의 위상이동에 대한 흐름도이다.
즉, PWM컨버터부(12)의 잡음성형기(24)에 의해 잡음성형된 각 채널의 디지털입력신호들(30)은 PWM변조부(16)에 의해 PWM 신호로 변조된다(32). PWM 변조된 N개의 PWM신호들은 π/N만큼시 위상이 이동된다(34). 위상이 이동된 소출력 PWM신호들은 각각의 스위칭회로부(14)의 스위칭소자들(14a, 14b,…,14n)에 인가된다(36). 위상이 다른 소출력 PWM신호들은 스위칭소자들(14a, 14b,…,14n)의 크로스토크 현상의 발생을 최소화할 수 있다.
종래의 디지털앰프와 마찬가지로 스위칭회로부(14)에 의해 증폭된 N개 채널의 대출력 PWM 신호들은 최종적으로 각각 저역통과필터부(16)에 의해 아날로그신호로 복조된다.
이상, 본 발명에 따른 다중채널 디지털앰프를 일실시예를 들어 설명하였으나, 본 발명은 상기 일실시예에 제한되지 않고, 당업자라면 변경하여 실시할 수 있는 기술적 사상까지 포함된다.
본 발명에 따른 다중채널 디지털앰프가 ASIC 기술을 이용하여 단일칩으로 제작되는 것으로 기재하였으나, 통상의 전자회로를 이용하여 제작될 수도 있다.
또한, 상기 일실시예에서 PWM변조기()가 PWM 입력신호들의 위상들을 서로 이동시켜 PWM입력신호들의 위상들을 다르게 하는 것으로 기재하였으나, 독립된 위상이동기(phaser shifter)을 구비할 수도 있다.
또한, 상기 일실시예에서 PWM입력신호들의 위상들을 다르게 하기 위해 PWM입력신호들의 위상들을 이동시키는 것으로 기재하였으나, PWM입력신호들의 위상들을 다르게 하는 종래의 방법들이나 장치들이 포함된 다중채널 디지털앰프는 본 발명의 기술적 사상범위에 속한다.
비교실시예
종래 다중채널 디지털앰프와 본 발명에 따른 다중채널 디지털앰프의 효과를 비교하기 위하여 "THD+N"을 측정하였다.
여기서 출력신호의 선형성을 평가하는 척도인 THD(Total Harmonic Distortion)은 출력신호 성분 중에서 기본 주파수 성분을 제외한 나머지 고조파 성분의 rms 대 기본 주파수 성분의 rms의 비를 백분율로 나타낸 값이다. 이 THD는 작을수록 오디오성능이 좋은 것이다. 한편 N은 잡음(Noise)를 의미한다. 따라서 "THD+N"은 THD와 잡음(N)의 산술적인 합으로, 두 지표를 분리하여 측정할 수 없기 때문에 함께 측정하는 것이다.
"THD+N"을 측정하기 위하여 FPGA를 이용하여 잡음성형기와 PWM변조부를 구형하였다. 오버샘플러는 오버샘플링 전용칩을 사용하였으며, 스위칭회로부는 하프-브릿지(half bridge)회로를 사용하였다. 이와 같이 다중채널 디지터앰프를 구현한 후, 모든 조건을 동일하게 하되 FPGA에 들어있는 ROM 데이터를 사용하여 위상만을 달리하므로 종래 다중채널 디지털앰프와 본 발명에 따른 다중채널 디지털앰프를 실제 상황과 동일하게 구현하였다.
한편, 이와 같이 구현된 두 경우의 다중채널 디지털앰프의 "THD+N"을 측정하기 위해, 미국 "Audio Precision"사에서 생산된 오디오 전용 측정장비 중 디지털 출력과 아날로그 입력이 지원되는 SYS-2322를 사용하였다. 이 장비를 사용하여 "THD+N"을 측정하는 모드에서 측정한다. 출력신호는 이 장비로부터 나오는 디지털신호이며, 입력신호는 디지털앰프에 8ohm의 무유도 저항을 연결한 후 무유도저항 양단의 전압이다. 입력신호는 이 장비의 아날로그 입력측으로 연결하여 측정하였다.
도5a와 도5b는, 이와 같은 방법으로 측정한 종래 다중채널 디지털앰프와 본 발명에 따른 다중채널 디지털앰프의 "THD+N"이다. 도5a와 도5b에 도시된 그래프의 X축은 입력된 신호의 크기를 나타내며, Y축은 "THD+N"을 나타낸다.
도5a와 도5b을 통해 알 수 있는 바와 같이, 위상을 이동시킨 본 발명에 따른 다중채널 디지털앰프의 "THD+N"이 종래 다중채널 디지털앰프의 "THD+N"보다 7dB 감소되어 디지털앰프의 성능이 그만큼 향상되었음을 알 수 있다.
상술한 바와 같이, 본 발명에 따른 PWM 입력신호들의 위상들이 다른 다중채널 디지털앰프는 각 채널들의 소출력 PWM신호들의 위상을 이동시켜 스위칭회로부의 반도체 스위칭소자의 온/오프 시간을 달리하므로 크로스토크현상을 최소화할 수 있는 효과가 있다. 이러한 크로스토크를 최소화하므로 잡음을 현저히 감소시킬 수 있어 디지털앰프의 성능을 향상시키는 효과가 있다.
도1a는 디지털앰프의 블록도.
도1b는 도1a의 PWM컨버터부 상세 블록도.
도1c는 도1a의 디지털앰프의 PCM신호, 증폭전 소출력 PWM신호, 증폭후 대출력 PWM신호의 그래프.
도1d는 증폭전후 PWM신호의 지연시간(propagation delay)을 나타내는 그래프.
도2a는 다중채널 디지털앰프의 대출력 스위칭회로부의 구성도.
도2b는 다중채널 디지털앰프의 소출력 PWM신호들의 입력파형.
도3은 본 발명의 일실시예에 따른 다중채널의 소출력 PWM신호의 위상이동된 입력파형.
도4는 본 발명의 일실시예에 따른 소출력 PWM신호의 위상이동에 대한 흐름도.
도5a와 도5b는 종래 다중채널 디지털앰프와 본 발명에 따른 다중채널 디지털앰프의 "THD+N"의 측정 그래프.
※ 도면의 주요 부분에 대한 부호의 설명 ※
10: 디지털앰프 12: PWM 컨버터부
14: 스위칭회로부 16: 전원공급부
18: 저역통과필터부 20: 스피커
22: 오버샘플러 24: 잡음성형기
26: PWM변조부

Claims (3)

  1. 삭제
  2. N개(N은 2이상)의 PCM 입력신호를 소출력 PWM 신호로 바꾸는 PWM컨버터부와, N개의 소출력 PWM신호를 증폭하여 N개의 대출력 PWM신호로 증폭하는 스위칭회로부와, 상기 N개의 대출력 PWM신호를 다수의 스피커로 입력되는 아날로그 신호로 복원하는 저역통과필터를 갖는 다중채널 디지털앰프에 있어서,
    상기 PWM컨버터부가 상기 N개의 PCM 입력신호를 상기 N개의 소출력 PWM신호로 바꿀 때, 상기 N개의 소출력 PWM신호의 위상을 서로 다르게 하며,
    상기 스위칭회로부에 입력되는 상기 N개의 소출력 PWM신호의 위상이 서로 달라 상기 스위칭회로부의 반도체 스위칭소자의 온/오프 시간이 달라지는 것을 특징으로 하는, PWM 입력신호들의 위상들이 다른 다중채널 디지털앰프.
  3. 제2항에 있어서,
    상기 N개의 소출력 PWM신호들의 위상이 Π/N만큼 순차적으로 이동되는 것을 특징으로 하는, PWM 입력신호들의 위상들이 다른 다중채널 디지털앰프.
KR10-2001-0031544A 2001-06-05 2001-06-05 Ｐｗｍ 입력신호들의 위상들이 다른 다중채널 디지털앰프 KR100516014B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0031544A KR100516014B1 (ko) 2001-06-05 2001-06-05 Ｐｗｍ 입력신호들의 위상들이 다른 다중채널 디지털앰프
US10/161,327 US6731162B2 (en) 2001-06-05 2002-06-03 Multi-channel digital amplifier for shifting phases of PWM signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0031544A KR100516014B1 (ko) 2001-06-05 2001-06-05 Ｐｗｍ 입력신호들의 위상들이 다른 다중채널 디지털앰프

Publications (2)

Publication Number Publication Date
KR20020092750A KR20020092750A (ko) 2002-12-12
KR100516014B1 true KR100516014B1 (ko) 2005-09-26

Family

ID=19710433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0031544A KR100516014B1 (ko) 2001-06-05 2001-06-05 Ｐｗｍ 입력신호들의 위상들이 다른 다중채널 디지털앰프

Country Status (2)

Country Link
US (1) US6731162B2 (ko)
KR (1) KR100516014B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100538361B1 (ko) * 2002-08-10 2005-12-21 엘지전자 주식회사 멀티 채널 펄스 폭 변조기에서의 노이즈 제거장치
US6853325B2 (en) * 2002-12-27 2005-02-08 Renesas Technology Corp. Pulse width modulation digital amplifier
US7061312B2 (en) * 2003-03-21 2006-06-13 D2Audio Corporation Systems and methods for providing multi channel pulse width modulated audio with staggered outputs
US7584009B2 (en) * 2003-03-21 2009-09-01 D2Audio Corporation Multi-chip PWM synchronization and communication
US7929718B1 (en) 2003-05-12 2011-04-19 D2Audio Corporation Systems and methods for switching and mixing signals in a multi-channel amplifier
DE10337782B4 (de) * 2003-07-14 2007-03-01 Micronas Gmbh Methode und Schaltung zur effektiven Konvertierung von PCM-in PWM-Daten
US7157964B2 (en) * 2003-08-11 2007-01-02 Jam Technologies, Inc. Multi-output switching amplifier
JP2005142780A (ja) * 2003-11-06 2005-06-02 Sony Corp 電力増幅回路
KR100739786B1 (ko) * 2006-01-20 2007-07-13 삼성전자주식회사 다중 채널 디지털 앰프 시스템 및 그 신호 처리 방법
US7889875B2 (en) * 2006-11-09 2011-02-15 National Chiao Tung University Class-D driving method for stereo load
US8284963B2 (en) * 2007-09-11 2012-10-09 Texas Instruments Incorporated Method and apparatus for diminishing mismatch effects between switched signals
TWI392214B (zh) * 2009-06-04 2013-04-01 Univ Nat Chiao Tung The driving device and driving method of multi - phase straight / AC converter
US8618875B2 (en) 2011-12-20 2013-12-31 Blackberry Limited Using a new synchronization scheme for a multi-channel class-D amplifier
CN113484367A (zh) * 2021-07-07 2021-10-08 上海电气数智生态科技有限公司 一种提高多通道水质传感器测量精度的电路和方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218315A (en) 1992-01-06 1993-06-08 Infinity Systems, Inc. Switching amplifier
KR100283154B1 (ko) 1999-01-21 2001-02-15 구자홍 냉장고의 스트로크 추정회로
JP2002171140A (ja) * 2000-12-01 2002-06-14 Mitsubishi Electric Corp オーディオ信号増幅出力回路

Also Published As

Publication number Publication date
KR20020092750A (ko) 2002-12-12
US6731162B2 (en) 2004-05-04
US20030006838A1 (en) 2003-01-09

Similar Documents

Publication Publication Date Title
KR100516014B1 (ko) Ｐｗｍ 입력신호들의 위상들이 다른 다중채널 디지털앰프
US6388598B2 (en) D/A converter
KR100805437B1 (ko) Ｄ급 증폭기
US6373336B1 (en) Method of attenuating zero crossing distortion and noise in an amplifier, an amplifier and uses of the method and the amplifier
US8742841B2 (en) PWM re-clocking scheme to reject accumulated asynchronous jitter
US6795004B2 (en) Delta-sigma modulation apparatus and signal amplification apparatus
US7449946B1 (en) High voltage, high current, and high accuracy amplifier
WO2005011181A2 (en) Device and method for signal processing
US7639076B2 (en) Gain controlled amplifier and cascoded gain controlled amplifier based on the same
CN105519133A (zh) 用于mems电容式换能器的信号处理
US6429737B1 (en) Method and apparatus for multi-channel digital amplification
KR100739786B1 (ko) 다중 채널 디지털 앰프 시스템 및 그 신호 처리 방법
US9204215B2 (en) One-bit digital-to-analog converter offset cancellation
CN101350602B (zh) 信号放大电路和使用了它的音频系统
JP2004048333A (ja) Ｐｗｍ変調方式ｄ級アンプ
US7023269B2 (en) Digital amplifier and methods for enhancing resolution and dynamic range of a digital amplifier
US9614514B2 (en) PWM modulation device and sound signal output apparatus
US8164394B2 (en) Modulation apparatus and test apparatus
US6933872B2 (en) Digital/analog converter circuit with a device for compensating nonlinear distortions
JP3527133B2 (ja) １ビット信号再生装置
US7439786B2 (en) Power amplification circuits
US20220329255A1 (en) D/a converter
JP2010276346A (ja) 任意波形発生装置
JP3784383B2 (ja) 信号出力装置及びステレオ装置
JP3784291B2 (ja) 信号出力装置及びステレオ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030828

Effective date: 20050728

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130913

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140829

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150911

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160729

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180913

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 15