KR100506871B1 - Storage node forming method using glass layer - Google Patents
Storage node forming method using glass layer Download PDFInfo
- Publication number
- KR100506871B1 KR100506871B1 KR10-2001-0089086A KR20010089086A KR100506871B1 KR 100506871 B1 KR100506871 B1 KR 100506871B1 KR 20010089086 A KR20010089086 A KR 20010089086A KR 100506871 B1 KR100506871 B1 KR 100506871B1
- Authority
- KR
- South Korea
- Prior art keywords
- glass layer
- storage node
- forming
- film
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000011521 glass Substances 0.000 title claims abstract description 33
- 239000005380 borophosphosilicate glass Substances 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 4
- -1 oxy nitride Chemical class 0.000 claims 1
- 230000004888 barrier function Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 글래스층을 이용한 스토리지 노드 형성 방법에 관한 것으로서, 스토리지 노드 패턴의 버텀 선폭을 확보하기 위해 BPSG막으로 이루어진 글래스층을 옥사이드막 이전에 증착시켜 습식 에치(wet etch) 공정을 통해 BPSG막을 선택적으로 식각함으로써 버텀 선폭을 향상시킬 수 있도록 한다. The present invention relates to a method for forming a storage node using a glass layer. In order to secure a bottom line width of a storage node pattern, a glass layer made of a BPSG film is deposited before an oxide film to selectively select a BPSG film through a wet etch process. The bottom line width can be improved by etching.
Description
본 발명은 글래스층을 이용한 스토리지 노드 형성 방법에 관한 것으로서, 특히, 글래스층을 옥사이드막 이전에 증착시켜 습식 에치(wet etch) 공정을 통해 글래스층을 선택적으로 식각함으로써 폭이 좁고 높이가 높은 스토리지 노드의 버텀 선폭을 확보할 수 있도록 하는 글래스층을 이용한 스토리지 노드 형성 방법에 관한 것이다. The present invention relates to a method for forming a storage node using a glass layer, and in particular, by depositing a glass layer before an oxide layer and selectively etching the glass layer through a wet etch process, a narrow and high storage node is formed. The present invention relates to a method of forming a storage node using a glass layer to secure a bottom line width.
도 1a 내지 도 1d는 종래의 스토리지 노드 형성 방법에 따른 스토리지 노드 패턴의 공정 순서를 나타낸다. 1A to 1D illustrate a process sequence of a storage node pattern according to a conventional storage node forming method.
먼저, 도 1a에 나타난 바와 같이 기판(10)에 스토리지 노드 콘텍(12)을 형성하고, 그 위에 옥사이드막(14)을 증착한다. 이때, 옥사이드막(14)의 두께는 반도체 소자에 필요한 저장 용량과 선폭(CD)에 의해 결정된다. 다음에, 옥사이드막(14)을 식각하기 위해 폴리(Poly)로 이루어진 하드 마스크(Hard Mask)막(16)을 그 위에 증착한다. First, as shown in FIG. 1A, a storage node contact 12 is formed on a substrate 10, and an oxide film 14 is deposited thereon. At this time, the thickness of the oxide film 14 is determined by the storage capacity and the line width CD required for the semiconductor device. Next, in order to etch the oxide film 14, a hard mask film 16 made of poly is deposited thereon.
이어서, 도 1b에 나타난 바와 같이 하드 마스크막(16)의 위에 레지스트(resist) 패턴을 위한 포토 레지스트(18)를 포토(Photo) 공정을 통해 형성한다. Subsequently, as shown in FIG. 1B, a photoresist 18 for a resist pattern is formed on the hard mask layer 16 through a photo process.
다음에, 도 1c에 나타난 바와 같이 포토 레지스트(18)를 배리어(Barrier)로 하여 하드 마스크막(16)을 식각한다. Next, as shown in FIG. 1C, the hard mask film 16 is etched using the photoresist 18 as a barrier.
이후에, 도 1d에 나타난 바와 같이 식각된 하드 마스크막(16)을 배리어로 하여 옥사이드막(14)을 식각하고 콘택홀(20)을 형성함으로써 최종 스토리지 노드 패턴을 형성한다. 이때, 스토리지 노드 패턴의 크기는 아래로 갈수록 작아져서 스토리지 노드 콘택(12)과 접하게 되는 버텀(Bottom)에서는 상당히 작아지게 된다. 따라서, 선폭변화와 미스얼라인(Misalign)등이 발생할 경우 스토리지 노드(12)와 콘택홀(20)이 서로 접촉되지 못하게 되는 경우가 발생한다. Subsequently, as shown in FIG. 1D, the oxide layer 14 is etched using the etched hard mask layer 16 as a barrier to form a contact hole 20 to form a final storage node pattern. At this time, the size of the storage node pattern becomes smaller toward the bottom, and becomes considerably smaller at the bottom contacting the storage node contact 12. Therefore, when the line width change and misalignment occur, the storage node 12 and the contact hole 20 do not come into contact with each other.
이상에서와 같은 종래의 스토리지 노드 형성 방법에서는 높아진 절연물질(Oxide)을 식각하기 위해 폴리(Poly)나 나이트라이드(Nitride)등을 배리어(Barrier)로 사용하는 하드 마스크(Hard Mask) 방법을 사용하고 있다. 그런데, 이러한 종래의 스토리지 노드 형성 방법은 식각해야 하는 절연물질의 두께가 너무 높아서 식각하지 못하거나, 버텀이 플러그(Plug)와 연결되는 면적을 확보하지 못하게 되는 문제점이 있다. In the conventional method of forming a storage node as described above, a hard mask method using a poly or nitride as a barrier is used to etch the increased oxide. have. However, the conventional method for forming a storage node has a problem in that the thickness of the insulating material to be etched is too high to etch, or the bottom is not secured with an area connected to the plug.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 스토리지 노드 패턴의 버텀 선폭을 확보하기 위해 BPSG막으로 이루어진 글래스층을 옥사이드막 이전에 증착시켜 습식 에치(wet etch) 공정을 통해 BPSG막을 선택적으로 식각함으로써 버텀 선폭을 향상시킬 수 있도록 하는데 그 목적이 있다. The present invention was created to solve the above problems, and in order to secure the bottom line width of the storage node pattern, a glass layer made of a BPSG film is deposited before the oxide film to selectively select the BPSG film through a wet etch process. The purpose is to improve the bottom line width by etching.
상기한 목적을 달성하기 위한 본 발명의 글래스층을 이용한 스토리지 노드 형성 방법은, 기판에 형성된 스토리지 콘택의 상부에 글래스층을 형성하는 공정과, 글래스층의 상부에 옥사이드막 및 하드 마스크막을 형성하고, 포토 레지스트를 형성하는 공정과, 하드 마스크막을 식각하고, 콘택홀을 형성하는 공정 및 글래스층을 선택적으로 식각하는 공정을 포함하는 것을 특징으로 한다. The storage node forming method using the glass layer of the present invention for achieving the above object, the step of forming a glass layer on top of the storage contact formed on the substrate, forming an oxide film and a hard mask film on the glass layer, And a process of forming a photoresist, etching a hard mask film, forming a contact hole, and selectively etching a glass layer.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.
도 2a 내지 도 3e는 본 발명에 따른 글래스층을 이용한 스토리지 노드 형성 방법의 공정 순서를 나타낸다. 2A to 3E illustrate a process sequence of a method of forming a storage node using a glass layer according to the present invention.
먼저, 도 2a에 나타난 바와 같이 기판(30)에 스토리지 콘택(32)을 형성하고, 그 위에 글래스층인 BPSG막을 일정 두께만큼 증착한다. 그리고, BPSG막(34)의 상부에 옥사이드막(36)을 증착한 후, 폴리(poly)로 이루어진 하드 마스크막(38)을 증착한다. 여기서, 하드 마스크(38)는 폴리 대신에 나이트라이드(nitride), 옥시나이트라이드(oxynitride)등으로 이루어질 수도 있다. 또한, BPSG막(34) 대신에 습식 에치에서 다른 식각 속도를 나타내는 물질인 PSG등으로 구성될 수 있다. First, as shown in FIG. 2A, a storage contact 32 is formed on a substrate 30, and a BPSG film, which is a glass layer, is deposited on the substrate 30 by a predetermined thickness. After the oxide film 36 is deposited on the BPSG film 34, the hard mask film 38 made of poly is deposited. Here, the hard mask 38 may be made of nitride, oxynitride, or the like instead of poly. In addition, instead of the BPSG film 34, it may be made of PSG or the like which is a material exhibiting different etching rates in the wet etch.
이어서, 도 2b에 나타난 바와 같이 포토 공정을 통해 하드 마스크막(38)의 상부에 포토 레지스트(40)를 형성한다. 이후에, 도 2c에 나타난 바와 같이 포토 레지스트(40)를 배리어로 하여 하드 마스크막(38)을 식각한다. Subsequently, as shown in FIG. 2B, a photoresist 40 is formed on the hard mask layer 38 through a photo process. Thereafter, as shown in FIG. 2C, the hard mask film 38 is etched using the photoresist 40 as a barrier.
다음에, 도 2d에 나타난 바와 같이 하드 마스크막(38)을 배리어로 하여 옥사이드막(36)을 식각하고 콘택홀(42)을 형성한다. 이때, 플라즈마(plasma)를 이용한 건식 식각에서는 글래스 형태의 BPSG막(34)이 일반 옥사이드와 식각비에서 큰 차이를 보이지 않게 된다. Next, as shown in FIG. 2D, the oxide film 36 is etched using the hard mask film 38 as a barrier to form a contact hole 42. At this time, in the dry etching using plasma, the glass-type BPSG film 34 does not show a large difference in etching ratio with general oxide.
이후에, 도 2d에 나타난 바와 같이 형성된 스토리지 노드 패턴을 습식 에치(wet etch) 공정을 통해 전체적으로 식각한다. 여기서, 습식 에치 방식의 식각에서는 글래스 형태의 BPSG막(34)이 일반 옥사이드막(36)보다 식각비가 상당히 크다. 따라서, 식각 공정시 옥사이드막(36)으로 형성된 패턴에는 큰 변화가 없고, BPSG막(34)만 많이 식각되게 된다. Thereafter, the storage node pattern formed as shown in FIG. 2D is etched as a whole through a wet etch process. Here, in the wet etching method, the etching rate of the glass-type BPSG film 34 is considerably larger than that of the general oxide film 36. Accordingly, there is no significant change in the pattern formed of the oxide film 36 during the etching process, and only the BPSG film 34 is etched much.
또한, 상술된 도 2a의 공정에서, BPSG막(34)과 옥사이드막(36) 사이에 나이트라이드 등의 물질을 증착시킴으로써, 버텀 전극 물질의 증착 후 습식 공정으로 스토리지 노드간의 옥사이드를 모두 없애도록 하는 실린더 타입(Cylinder type)에 적용할 수도 있다. In addition, in the above-described process of FIG. 2A, by depositing a material such as nitride between the BPSG film 34 and the oxide film 36 to remove all oxides between the storage nodes in a wet process after deposition of the bottom electrode material. It can also be applied to cylinder type.
결국, 본 발명은 옥사이드막(36)보다 식각비가 큰 BPSG막(34)을 스토리지 노드(32)의 상부에 형성하고, 식각 공정시 BPSG막(34)을 선택적으로 식각함으로써 스토리지 노드(32)의 선폭을 향상시킬 수 있도록 한다. As a result, the present invention forms a BPSG film 34 having a larger etching ratio than the oxide film 36 on the storage node 32 and selectively etches the BPSG film 34 during the etching process. Improve line width.
한편, 도 3a 및 도 3b는 본 발명에 따른 글래스층을 이용한 스토리지 노드 형성 방법의 다른 실시예이다. 3A and 3B illustrate another embodiment of a storage node forming method using the glass layer according to the present invention.
도 3의 실시예는, 식각하고자 하는 콘택의 깊이가 다를 경우 엑티브 영역과 게이트 위에 글래스층을 형성시키도록 하는 공정을 나타낸다. 즉, 동일한 레이아웃에서 식각하고자 하는 콘택의 깊이가 다른 경우 M1C 패턴을 적용하여 같은 크기의 콘택 크기를 얻는 방법을 나타낸다. 3 illustrates a process of forming a glass layer on the active region and the gate when the depth of the contact to be etched is different. That is, when the depths of the contacts to be etched in the same layout are different, a method of obtaining contact sizes of the same size by applying an M1C pattern is described.
먼저, 기판(50)에 엑티브 영역(52)을 형성하고, 게이트(54)와 같은 높이를 갖는 BPSG막(56)을 엑티브 영역(52)의 상부에 형성한다. 이어서, 그 위에 산화막(60)을 형성하고, 산화막(60)을 식각하여 게이트(54) 및 BPSG막(56)의 상부에 콘택홀(62,64)을 형성한다. 다음에, 습식 에치 공정을 통해 엑티브 영역(52) 까지의 콘택을 형성한다. First, the active region 52 is formed on the substrate 50, and a BPSG film 56 having the same height as the gate 54 is formed on the active region 52. Subsequently, an oxide film 60 is formed thereon, and the oxide film 60 is etched to form contact holes 62 and 64 on the gate 54 and the BPSG film 56. Next, a contact to the active region 52 is formed through a wet etch process.
즉, M1C 패턴을 엑티브 영역(52)의 상부와 게이트(54) 또는 비트라인 위에 각각 형성해야 하는 경우, 엑티브 영역(52)으로부터 게이트(54) 또는 비트라인의 높이 만큼은 BPSG막(56)으로 증착시킨다. 또한, BPSG막(56)의 상부에 산화막(60)을 증착시킨다. 따라서, 건식 식각 공정에서는 도 3a에 도시된 바와 같이 산화막(60)의 두께를 타겟으로 식각하고, 이후에 습식 에치 공정에서는 도 3b에 도시된 바와 같이 BPSG막(56)을 식각하여 엑티브 영역(52)까지의 콘택을 형성한다. That is, when the M1C pattern is to be formed on the upper portion of the active region 52 and the gate 54 or the bit line, respectively, the height of the gate 54 or the bit line from the active region 52 is deposited to the BPSG film 56. Let's do it. In addition, an oxide film 60 is deposited on the BPSG film 56. Accordingly, in the dry etching process, the thickness of the oxide layer 60 is etched as a target as shown in FIG. 3A, and in the wet etching process, the BPSG film 56 is etched as shown in FIG. 3B, and the active region 52 is etched. To form a contact.
이상에서 설명한 바와 같이, 본 발명은 다음과 같은 효과를 제공한다. As described above, the present invention provides the following effects.
첫째, 스토리지 노드와 콘택층의 연결시 선폭과 얼라인(align) 상태를 개선하여 안정적인 공정의 진행이 가능하도록 한다. First, when the storage node and the contact layer are connected, the line width and alignment are improved to enable a stable process.
둘째, 버텀의 선폭을 개선하여 플러그 물질과 버텀 전극 물질간의 저항 발생 문제를 해결할 수 있도록 한다. Second, the line width of the bottom may be improved to solve the problem of resistance between the plug material and the bottom electrode material.
셋째, 비규칙적으로 발생하는 스토리지 노드 패턴의 이상 발생을 제거하여 셀의 비트 패일을 줄일 수 있도록 한다.Third, it is possible to reduce the bit failure of the cell by eliminating abnormal occurrences of the storage node pattern that occurs irregularly.
도 1a 내지 도 1d는 종래의 스토리지 노드 형성 방법을 나타낸 도면. 1A-1D illustrate a conventional method for forming a storage node.
도 2a 내지 도 2e는 본 발명에 따른 글래스층을 이용한 스토리지 노드 형성 방법을 나타내는 도면. 2A to 2E illustrate a method of forming a storage node using a glass layer according to the present invention.
도 3은 본 발명에 따른 글래스층을 이용한 스토리지 노드 형성 방법의 다른 실시예. Figure 3 is another embodiment of a storage node forming method using a glass layer according to the present invention.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0089086A KR100506871B1 (en) | 2001-12-31 | 2001-12-31 | Storage node forming method using glass layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0089086A KR100506871B1 (en) | 2001-12-31 | 2001-12-31 | Storage node forming method using glass layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030058572A KR20030058572A (en) | 2003-07-07 |
| KR100506871B1 true KR100506871B1 (en) | 2005-08-04 |
Family
ID=32216473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0089086A KR100506871B1 (en) | 2001-12-31 | 2001-12-31 | Storage node forming method using glass layer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100506871B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200454311Y1 (en) * | 2008-06-13 | 2011-06-27 | 이종선 | Spectacle frame made of natural lumbers capable of suppressing warping of spectacle temples |
-
2001
- 2001-12-31 KR KR10-2001-0089086A patent/KR100506871B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030058572A (en) | 2003-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100721185B1 (en) | Method for forming the bit line in semiconductor device | |
| KR100471410B1 (en) | Bit line contact formation method of semiconductor device | |
| KR100506871B1 (en) | Storage node forming method using glass layer | |
| US6171926B1 (en) | Methods for fabricating integrated circuit capacitor electrodes using first and second insulating layers and a buffer layer | |
| KR20080089029A (en) | Method for forming contact hole in semiconductor device | |
| KR100289661B1 (en) | Manufacturing method of semiconductor device | |
| KR100461335B1 (en) | Contact formation method of semiconductor device | |
| KR100753031B1 (en) | Method of forming contact hole in semiconductor device | |
| KR101001152B1 (en) | Method for fabrication of semiconductor device | |
| KR100431708B1 (en) | Method of manufacturing semiconductor device with double spacer for preventing damage of contact hole | |
| KR100487644B1 (en) | Method for forming storage node contact of semiconductor device | |
| KR100578117B1 (en) | Method for forming interconnection of semiconductor device | |
| KR100464657B1 (en) | Method for forming dual storage node contact plug | |
| KR100743622B1 (en) | Method for manufacturing bit line contact of semiconductor device | |
| KR100399963B1 (en) | Method for forming storage node electrode semiconductor device | |
| KR100361210B1 (en) | Method of forming a contact hole in a semiconductor device | |
| KR101026372B1 (en) | manufacturing method for bit-line in semiconductor device | |
| KR100942981B1 (en) | Method for fabricating semiconductor device | |
| KR100745057B1 (en) | Method for fabricating of semiconductor device | |
| KR100570063B1 (en) | Method for forming storagenode contact hole in semiconductor device | |
| KR100443244B1 (en) | Method for forming a self aligned contact | |
| KR20080062011A (en) | Method of manufacturing semiconductor device | |
| KR20010005109A (en) | Forming method for contact of semiconductor device | |
| KR20050062101A (en) | Method for fabricating contact-hole in semiconductor device | |
| KR20030050643A (en) | Method for fabricating capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |