KR100504547B1 - structure of stencil for fabricating stack-type package - Google Patents
structure of stencil for fabricating stack-type package Download PDFInfo
- Publication number
- KR100504547B1 KR100504547B1 KR10-2000-0074965A KR20000074965A KR100504547B1 KR 100504547 B1 KR100504547 B1 KR 100504547B1 KR 20000074965 A KR20000074965 A KR 20000074965A KR 100504547 B1 KR100504547 B1 KR 100504547B1
- Authority
- KR
- South Korea
- Prior art keywords
- stencil
- stsop
- independent
- hole
- stack
- Prior art date
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 239000011295 pitch Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 4
- 101710185515 Major outer membrane lipoprotein Lpp Proteins 0.000 description 12
- 101710104544 Major outer membrane lipoprotein Lpp 1 Proteins 0.000 description 7
- 101710104562 Major outer membrane lipoprotein Lpp 2 Proteins 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
본 발명은 스택 패키지 제조용 스텐실의 구조에 관한 것으로서, 더욱 상세하게는 BLP와 STSOP의 스택에 사용되는 스텐실의 구조 개선을 통해 스택 양쪽 가장자리에서 발생하는 솔더페이스트의 언필(unfill) 불량을 해소함으로써 조인트부에서의 크랙을 미연에 방지할 수 있도록 한 것이다.The present invention relates to a structure of a stencil for manufacturing a stack package, and more particularly, to improve the structure of a stencil used in a stack of a BLP and an STSOP, to solve an unfill defect of solder paste occurring at both edges of a stack. This is to prevent cracks in Esau.
이를 위해, 본 발명은 BLP와 STSOP를 스택하는데 사용되며, 상기 STSOP의 양 사이드에 위치하는 리드에 대해 솔더페이스트를 도포하는데 사용되는 일자형 홀이 형성된 스텐실에 있어서; 상기 스텐실의 면상에, 상기 STSOP의 양 사이드 리드수에 해당하는 낱개의 독립홀을 각각 리드피치만큼 이격되게 형성되고, 상기 각 독립홀은 사각형으로서, 리드 길이 방향에 있어 중앙부의 소정개수의 독립홀들은 기존의 일자형홀과 동일한 폭치수로 형성하고, 그 외측의 독립홀들은 상기 중앙부의 독립홀에 비해 폭 방향 치수를 기존홀의 폭치수에 비해 크게 형성하며, 각 독립홀들의 리드 길이방향 치수는 리드의 폭길이와 동일하게 한 것을 특징으로 하는 스택 패키지 제조용 스텐실의 구조가 제공된다.To this end, the present invention relates to a stencil having a straight hole used for stacking BLP and STSOP, and used to apply solder paste to leads positioned on both sides of the STSOP; On the surface of the stencil, individual independent holes corresponding to the number of both side leads of the STSOP are formed to be separated by lead pitches, and each of the independent holes is a quadrangle, and a predetermined number of independent holes in the center of the lead length direction are provided. They are formed in the same width dimension as the conventional straight hole, and the independent holes on the outside form a width dimension larger than the width dimension of the existing hole than the independent hole in the center portion, the lead length dimension of each independent hole is a lead Provided is a structure of a stencil for manufacturing a stack package, which is equal to the width of.
Description
본 발명은 스택 패키지 제조용 스텐실(stencil)의 구조에 관한 것으로서, 더욱 상세하게는 BLP(Bottom Leaded Package;이하,"BLP"라고 한다)와 STSOP(Stack Thin Small Outline Package;이하, "STSOP"라고 한다)의 스택에 사용되는 스텐실의 구조 개선을 통해 스택 양쪽 가장자리에서 발생하는 솔더페이스트의 언필(unfill)불량을 해소함으로써 스택 패키지의 조인트 크랙을 미연에 방지할 수 있도록 한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a stencil for manufacturing a stack package, and more particularly, to BLP (hereinafter referred to as " BLP ") and STSOP (Stack Thin Small Outline Package; hereinafter " STSOP "). The stencils used in the stacks have been improved to eliminate unfilled solder paste on both edges of the stack, thereby preventing joint cracks in the stack package.
일반적으로, BLP(1)와 STSOP(2)의 스택에는 도 2에 나타낸 바와 같이, 소정의 길이(l)와 폭(w)을 갖는 일자형 홀(30a)이 형성된 스텐실(3)이 적용된다.In general, as shown in FIG. 2, a stencil 3 having a straight hole 30a having a predetermined length l and width w is applied to the stack of the BLP 1 and the STSOP 2.
한편, 상기한 스텐실(3)을 이용하여 지그(6)(jig)상에서 BLP(1)와 STSOP(2)를 스택하는 과정을 도 3a 내지 도 3c를 참조하여 설명하면 다음과 같다.Meanwhile, a process of stacking the BLP 1 and the STSOP 2 on the jig 6 using the stencil 3 will be described with reference to FIGS. 3A to 3C.
먼저, 스택을 위한 지그(6)의 요입홈내로 STSOP(2)를 로딩하여 진공압으로 클램핑 한다.First, the STSOP 2 is loaded into the recess of the jig 6 for the stack and clamped under vacuum.
그 후, 일자형 홀(30a)이 형성된 스텐실(3)을 지그(6) 상에 올려놓은 다음, 상기 스텐실(3) 일측에 솔더페이스트(5)를 도포하고, 이어 스퀴저(7)로 밀어서 STSOP(2)의 리드(20) 부위에 솔더페이스트(5)가 도포되도록 한다.Thereafter, the stencil 3 having the straight hole 30a formed thereon is placed on the jig 6, and then the solder paste 5 is applied to one side of the stencil 3, and then pushed onto the squeezer 7 to STSOP. The solder paste 5 is applied to the lead 20 of (2).
이때, 일자형 홀(30a)이 형성된 스텐실(3)을 이용하므로 솔더페이스트(5)는 리플로우전에는 도 4에 나타낸 바와 같이 전기적으로 절연되지 않고 연결된 상태를 유지한다.At this time, since the stencil 3 in which the straight holes 30a are formed is used, the solder paste 5 remains connected without being electrically insulated as shown in FIG. 4 before reflow.
한편, 솔더페이스트(5)가 도포된 후에는 STSOP(2) 위에 BLP(1)를 각각 올려놓은 다음, 리플로우 장비로 투입한다.On the other hand, after the solder paste 5 is applied, the BLPs 1 are placed on the STSOP 2 and then introduced into the reflow apparatus.
따라서, 리플로우 장비에서 열이 가해지면 용융된 솔더레지스트는 표면장력에 의해 각 리드(10)(20) 주위에 뭉치게 되며, 이로써 각 패키지의 이웃 리드간의 전기적 절연이 이루어지는 한편 스택되는 BLP(1)와 STSOP(2)의 리드(10)(20)는 접합되어 서로 전기적으로 연결된다.Therefore, when heat is applied in the reflow equipment, the molten solder resist is agglomerated around each of the leads 10 and 20 by the surface tension, thereby making electrical insulation between neighboring leads of each package and stacking the BLP (1). ) And the leads 10, 20 of the STSOP 2 are joined and electrically connected to each other.
그러나, 이와 같은 종래에는 일자형 홀(30a)이 형성된 스텐실(3)을 사용하여 솔더페이스트(5) 도포 작업을 실시함에 따라, 다음과 같은 문제점이 있었다.However, in the related art, as the solder paste 5 is applied by using the stencil 3 having the straight holes 30a formed therein, the following problems are encountered.
즉, 작업전 BLP(1)와 STSOP(2)의 휨(warpage)생으로 인해, BLP(1)를 STSOP(2) 위로 올릴 경우, 솔더페이스의 분포가 흐트러져서 고른 배분이 이루어지지 않게 된다.In other words, due to warpage of the BLP 1 and the STSOP 2 before the operation, when the BLP 1 is raised above the STSOP 2, the distribution of the solder face is disturbed and the even distribution is not achieved.
이 때, 작업전 BLP(1)와 STSOP(2)의 휨(warpage)은 각 패키지 제조공정중에 발생하는 휨이다.At this time, the warpage of the BLP 1 and the STSOP 2 before operation is the warpage generated during each package manufacturing process.
다시 말해, 도 4에 나타낸 바와 같이, STSOP(2)와 이에 스택되는 BLP(1)의 가장자리쪽에는 패키지의 휨으로 인해 솔더페이스트(5)의 도포량이 작아지게 된다.In other words, as shown in FIG. 4, the coating amount of the solder paste 5 is reduced due to the warpage of the package at the edge of the STSOP 2 and the BLP 1 stacked thereon.
이 때, 상기 패키지의 휨은 패키지의 칩을 기준으로 한 몰드바디의 두께차에 기인한 것이다.At this time, the warpage of the package is due to the thickness difference of the mold body based on the chip of the package.
한편, 상기한 바와 같이 패키지가 휜 상태에서, 리플로우가 행해지면 스택된 패키지에는 도 5에 나타낸 바와 같이 반대방향으로 휨이 발생하게 되며, 이에 따라 스택된 BLP(1)와 STSOP(2)의 가장자리측 조인트들에서는 도 5에 나타낸 바와 같이 틈이 발생하게 된다.On the other hand, as described above, when the package is in a retracted state, when the reflow is performed, the stacked packages are warped in the opposite direction as shown in FIG. 5, and thus, the stacked BLPs 1 and STSOP 2 In the edge joints, a gap occurs as shown in FIG. 5.
이와 같은 원인에 의해, 스택 완료후 패키지의 가장자리 쪽에서는 솔더페이스트가 충분히 차지 못하는 언필현상이 발생하게 되며, 이로 인해 조인트 크랙이 발생하여 패키지의 신뢰성 불량을 야기하게 된다.As a result of this, after the stack is completed, an unfilling phenomenon in which the solder paste is not sufficiently occupied on the edge of the package is generated, which causes joint cracks, resulting in poor reliability of the package.
본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, BLP와 STSOP의 스택에 사용되는 스텐실의 구조 개선을 통해 스택 양쪽 가장자리에서 발생하는 솔더페이스트의 언필(unfill)불량을 해소함으로써 스택 패키지 조인트부에서의 크랙을 미연에 방지하여, 스택 패키지의 신뢰성을 향상시킬 수 있도록 하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and by improving the structure of the stencil used in the stack of the BLP and STSOP to solve the unfill defect of the solder paste occurring at both edges of the stack, The purpose is to prevent cracks in advance and improve the reliability of the stack package.
상기한 목적을 달성하기 위해, 본 발명은 BLP와 STSOP를 스택하는데 사용되며, 상기 STSOP의 양 사이드에 위치하는 리드에 대해 솔더페이스트를 도포하는데 사용되는 일자형 홀이 형성된 스텐실에 있어서; 상기 스텐실의 면상에, 상기 STSOP의 양 사이드 리드수에 해당하는 낱개의 독립홀을 각각 리드피치만큼 이격되게 형성되고, 상기 각 독립홀은 사각형으로서, 리드 길이 방향에 있어 중앙부의 소정개수의 독립홀들은 기존의 일자형홀과 동일한 폭치수로 형성하고, 그 외측의 독립홀들은 상기 중앙부의 독립홀에 비해 폭 방향 치수를 기존홀의 폭치수에 비해 크게 형성하며, 각 독립홀들의 리드 길이방향 치수는 리드의 폭길이와 동일하게 한 것을 특징으로 하는 스택 패키지 제조용 스텐실의 구조가 제공된다.In order to achieve the above object, the present invention relates to a stencil having a straight hole is used for stacking the BLP and STSOP, and used to apply solder paste to the leads located on both sides of the STSOP; On the surface of the stencil, individual independent holes corresponding to the number of both side leads of the STSOP are formed to be separated by lead pitches, and each of the independent holes is a quadrangle, and a predetermined number of independent holes in the center of the lead length direction are provided. They are formed in the same width dimension as the conventional straight hole, and the independent holes on the outside form a width dimension larger than the width dimension of the existing hole than the independent hole in the center portion, the lead length dimension of each independent hole is a lead Provided is a structure of a stencil for manufacturing a stack package, which is equal to the width of.
이하, 본 발명의 실시예를 첨부도면 도 6 내지 도 8을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to FIGS. 6 to 8.
도 6은 본 발명의 스텐실 구조를 나타낸 평면도로서, 본 발명은 BLP(1)와 STSOP(2)를 스택하는데 사용되며, 상기 STSOP(2)의 양 사이드에 위치하는 리드(20)에 대해 솔더페이스트(5)를 도포하는데 사용되는 일자형 홀(30a)이 형성된 스텐실(3)에 있어서; 상기 상기 스텐실(3)의 면상에 상기 STSOP(2)의 양 사이드 리드수에 해당하는 낱개의 독립홀(30)(40)을 각각 리드피치만큼 이격되게 형성하여서 된 것이다.6 is a plan view showing a stencil structure of the present invention, the present invention is used to stack the BLP (1) and STSOP (2), the solder paste for the leads 20 located on both sides of the STSOP (2) In the stencil (3) in which the straight hole (30a) is used to apply (5); Each independent hole 30, 40 corresponding to the number of both side leads of the STSOP 2 is formed on the surface of the stencil 3 so as to be spaced apart by a lead pitch.
이 때, 상기 각 독립홀(30)(40)은 사각형으로서, 리드 길이 방향에 있어 중앙부의 소정개수의 독립홀(30)들은 기존의 홀과 동일한 폭치수(w)로 형성하고, 그 외측의 독립홀(40)들은 폭치수(w1)를 상기 중앙부의 독립홀(40)의 폭 방향 치수(w)에 비해 크게 형성하며, 각 독립홀(30)(40)들의 리드 길이방향 치수는 리드(20)의 폭길이(d)와 동일하게 한다.At this time, each of the independent holes 30 and 40 is a quadrangle, and a predetermined number of independent holes 30 in the center portion in the lead length direction are formed to have the same width dimension w as the existing holes, The independent holes 40 form a width dimension w1 larger than the width direction dimension w of the independent hole 40 in the center portion, and the lead length dimension of each of the independent holes 30 and 40 is a lead ( It is equal to the width d of 20).
한편, 상기 각 독립홀(30)(40)의 모서리 부분은 소정 곡률로 라운드진 형태를 이룰수도 있다.On the other hand, the corner portion of each of the independent holes 30, 40 may be rounded to a predetermined curvature.
이와 같이 구성된 본 발명의 작용은 다음과 같다.The operation of the present invention configured as described above is as follows.
먼저, 스택을 위한 지그(6)의 요입홈내로 STSOP(2)를 로딩하여 진공압으로 클램핑한다.First, the STSOP 2 is loaded into the recess of the jig 6 for the stack and clamped under vacuum.
그 후, 리드수 만큼 개별 독립홀(30)(40)이 형성된 본 발명의 스텐실(3)을 지그(6)상에 올려놓는다.Thereafter, the stencil 3 of the present invention in which the individual independent holes 30 and 40 are formed by the number of leads is placed on the jig 6.
그 다음, 상기 스텐실(3) 일측에 솔더페이스트(5)를 도포하고, 이어 스퀴저(7)로 밀어서 STSOP(2)의 각 리드(20) 부위에 솔더페이스트(5)가 도포되도록 한다.Next, the solder paste 5 is applied to one side of the stencil 3, and then pushed on the squeezer 7 so that the solder paste 5 is applied to each lead 20 of the STSOP 2.
이때, 본 발명은 개별 독립홀(30)(40)이 형성된 스텐실을 사용함에 따라, 도 7에 나타낸 바와 같이, 리플로우 전에도 도포된 솔더페이스가 리드사이를 연결하지 않으므로 리드간에는 기계적·전기적으로 절연된 상태를 유지하게 된다.In this case, according to the present invention, as the independent independent holes 30 and 40 are formed, as shown in FIG. 7, since the coated solder face does not connect the leads even before reflow, the leads are mechanically and electrically insulated from each other. Will remain intact.
한편, 솔더페이스트(5)가 도포된 후에는 STSOP(2) 위에 BLP(1)를 각각 올려놓은 다음, 리플로우 장비로 투입한다.On the other hand, after the solder paste 5 is applied, the BLPs 1 are placed on the STSOP 2 and then introduced into the reflow apparatus.
따라서, 리플로우 장비에서 열이 가해지면 BLP(1)와 STSOP(2)의 리드(10)(20)가 접합되어 서로 전기적으로 연결된다.Therefore, when heat is applied in the reflow equipment, the leads 10 and 20 of the BLP 1 and the STSOP 2 are joined and electrically connected to each other.
이 때, 본 발명에서는 개별 독립홀(30)(40)이 형성된 스텐실(3)을 사용하므로 인해, 스택 패키지의 접합이 원할하게 이루어지게 된다.At this time, in the present invention, since the stencil 3 having the individual independent holes 30 and 40 is used, the stack package is smoothly bonded.
특히, 양측 가장자리 영역의 독립홀(40)들의 경우, 기존홀에 비해 폭치수(w1)가 커져 도 8에 나타낸 바와 같이 STSOP(2)의 가장자리 리드(20)에 도포되는 솔더페이스트(5)의 양이 증대되므로 인해, 언필에 기인한 스택 패키지 가장자리측의 조인트 크랙을 효과적으로 방지할 수 있게 된다.In particular, in the case of the independent holes 40 in both edge regions, the width dimension w1 is larger than that of the existing holes, so that the solder paste 5 applied to the edge lead 20 of the STSOP 2 is shown in FIG. 8. Since the amount is increased, it is possible to effectively prevent joint cracks on the side of the stack package due to unfilling.
즉, 본 발명에서는 개별 독립홀(30)(40)들이 패키지의 휨(warpage)특성에 알맞은 면적을 갖도록 형성된 스텐실(3)을 사용하므로 인해, 개별 독립홀(30)(40)의 면적에 따라 STSOP(2)의 가장자리 리드들(20)에 도포되는 솔더페이스트(5)의 양 조절이 가능해지며, 이로 인해 언필로 인한 접합 불량 및 조인트 크랙을 미연에 방지하여 스택 패키지의 신뢰성을 향상시킬 수 있게 된다.That is, in the present invention, since the individual independent holes 30 and 40 use the stencil 3 formed to have an area suitable for the warpage characteristics of the package, the independent independent holes 30 and 40 depend on the area of the individual independent holes 30 and 40. The amount of solder paste 5 applied to the edge leads 20 of the STSOP 2 can be adjusted, thereby preventing joint defects and joint cracks due to unfilling, thereby improving reliability of the stack package. do.
한편, 상기 각 독립홀(30)(40)의 모서리 부분을 라운드지게 하면, 모서리 부분에서의 솔더페이스트(5)의 도포형태가 매끄럽게 되어 접합후의 패키지 외관이 더욱 바람직한 형태를 보이게 된다.On the other hand, when the corners of each of the independent holes 30 and 40 are rounded, the application form of the solder paste 5 at the corners becomes smooth, and the appearance of the package after the bonding is more preferable.
이상에서와 같이, 본 발명은 스택 패키지 제조용 스텐실의 구조에 관한 것이다.As mentioned above, the present invention relates to a structure of a stencil for manufacturing a stack package.
즉, 본 발명은 BLP와 STSOP의 스택에 사용되는 스텐실의 구조 개선을 통해, 리드간의 접합력을 향상시키는 한편, 특히 스택 양쪽 가장자리에서 발생하는 솔더페이스트의 언필(unfill)불량을 해소함으로써 조인트 크랙을 미연에 방지할 수 있으며, 나아가 스택 패키지의 신뢰성을 향상시킬 수 있다.That is, the present invention improves the bonding force between the leads through the structural improvement of the stencil used in the stack of the BLP and STSOP, and in particular, the joint crack is not solved by eliminating the unfill defect of the solder paste occurring at both edges of the stack. In addition, the stack package reliability can be improved.
도 1a 및 도 1b는 BLP와 STSOP와의 스택을 나타낸 단면도1A and 1B are cross-sectional views showing a stack of a BLP and an STSOP.
도 2는 종래의 스텐실 구조를 나타낸 평면도Figure 2 is a plan view showing a conventional stencil structure
도 3a 내지 도 3c는 도 1a 및 도 1b의 패키지 스택 과정을 설명하기 위한 것으로서, 3A to 3C illustrate the stacking process of FIGS. 1A and 1B.
도 3a는 지그에 STSOP가 로딩된 상태를 나타낸 종단면도 Figure 3a is a longitudinal sectional view showing a state in which the STSOP is loaded on the jig
도 3b는 지그에 스텐실을 올려서 솔더페이스트를 도포하는 과정을 나타낸 종단면도Figure 3b is a longitudinal cross-sectional view showing a process of applying a solder paste by raising the stencil on the jig.
도 3c는 로딩된 STSOP 위로 BLP를 로딩시킨 상태를 나타낸 종단면도3c is a longitudinal sectional view showing a state in which a BLP is loaded onto a loaded STSOP;
도 4는 종래의 스텐실을 이용하여 솔더페이스트를 도포한 후, 리플로우를 행하기 전의 정면도4 is a front view after applying the solder paste using a conventional stencil and before reflowing
도 5는 스택 완료후의 패키지 상태를 나타낸 측면도5 is a side view showing a package state after stack completion
도 6은 본 발명의 스텐실 구조를 나타낸 평면도 6 is a plan view showing the stencil structure of the present invention.
도 7은 도 6의 스텐실을 이용하여 솔더페이스트를 도포한 후, 리플로우를 행했을 때의 측면도FIG. 7 is a side view when reflow is performed after applying the solder paste using the stencil of FIG. 6. FIG.
도 8은 스택 완료후의 패키지 상태를 나타낸 측면도8 is a side view showing a package state after stack completion
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on main parts of drawing
1:BLP 2:STSOP1: BLP 2: STSOP
10:리드 20:리드10: Lead 20: Lead
3:스텐실 30a:일자형 홀3: Stencil 30a: straight hole
40:독립홀 5:솔더페이스트40: independent hole 5: solder paste
6:지그 7:스퀴저6: Jig 7: Squeezer
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0074965A KR100504547B1 (en) | 2000-12-09 | 2000-12-09 | structure of stencil for fabricating stack-type package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0074965A KR100504547B1 (en) | 2000-12-09 | 2000-12-09 | structure of stencil for fabricating stack-type package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020045684A KR20020045684A (en) | 2002-06-20 |
| KR100504547B1 true KR100504547B1 (en) | 2005-08-04 |
Family
ID=27680744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0074965A KR100504547B1 (en) | 2000-12-09 | 2000-12-09 | structure of stencil for fabricating stack-type package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100504547B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH098081A (en) * | 1995-06-20 | 1997-01-10 | Fujitsu General Ltd | Mounting structure of bga package |
| JPH1012620A (en) * | 1996-06-26 | 1998-01-16 | Denso Corp | Bump electrode for flip chip |
| JPH10247700A (en) * | 1997-03-05 | 1998-09-14 | Canon Inc | Electronic part, mounting method thereof and mask |
| KR20000023453A (en) * | 1998-09-25 | 2000-04-25 | 이데이 노부유끼 | Semiconductor part for component mounting, mounting structure and mounting method |
-
2000
- 2000-12-09 KR KR10-2000-0074965A patent/KR100504547B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH098081A (en) * | 1995-06-20 | 1997-01-10 | Fujitsu General Ltd | Mounting structure of bga package |
| JPH1012620A (en) * | 1996-06-26 | 1998-01-16 | Denso Corp | Bump electrode for flip chip |
| JPH10247700A (en) * | 1997-03-05 | 1998-09-14 | Canon Inc | Electronic part, mounting method thereof and mask |
| KR20000023453A (en) * | 1998-09-25 | 2000-04-25 | 이데이 노부유끼 | Semiconductor part for component mounting, mounting structure and mounting method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020045684A (en) | 2002-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4412439B2 (en) | Memory module and manufacturing method thereof | |
| JP3752508B2 (en) | Stack package and manufacturing method thereof | |
| JP4085768B2 (en) | Upper electrode, power module, and upper electrode soldering method | |
| KR100721279B1 (en) | A method of forming semiconductor chip assembly and an apparatus for forming wire bonds from circuitry on a substrate to a semiconductor chip | |
| KR100504547B1 (en) | structure of stencil for fabricating stack-type package | |
| KR20170032506A (en) | Method for manufacturing semiconductor package | |
| KR100646971B1 (en) | structure of stencil for fabricating stack-type package | |
| US12002763B2 (en) | Package substrate and semiconductor package including the same | |
| JPH11340277A (en) | Semiconductor chip loading substrate, semiconductor device and method for loading semiconductor chip to semiconductor chip loading substrate | |
| JP4185665B2 (en) | Wafer level package | |
| KR100326957B1 (en) | Semiconductor device and equipment for manufacturing the same as well as method of fabricating the same | |
| US11164755B1 (en) | Electronic package and method for fabricating the same | |
| JP2004186213A (en) | Circuit substrate and semiconductor device | |
| JP2003086629A (en) | Cof-type semiconductor device and manufacturing method thereof | |
| JP3872995B2 (en) | Bare chip mounting method | |
| WO2021164607A1 (en) | Packaging structure and formation method therefor | |
| JPH04109640A (en) | Integrated circuit device | |
| KR100721274B1 (en) | A method of forming semiconductor chip assembly | |
| KR20030024553A (en) | Semiconductor device | |
| JPH09213742A (en) | Manufacture of semiconductor device and manufacturing equipment | |
| JP5309937B2 (en) | Electronic component taping method | |
| JPH0629351A (en) | Manufacture of tab tape | |
| JP2000021929A (en) | Semiconductor device and manufacture thereof | |
| JPH03220792A (en) | Mounting structure of pga-type integrated circuit | |
| KR20040023274A (en) | BGA stack package and it's fabrication using stack substrate with high and low form |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |