KR100502172B1

KR100502172B1 - 액정표시모듈의 에이징 시험 장치

Info

Publication number: KR100502172B1
Application number: KR10-2002-0051553A
Authority: KR
Inventors: 박재규
Original assignee: (주)동아엘텍
Priority date: 2002-08-29
Filing date: 2002-08-29
Publication date: 2005-07-20
Also published as: KR20040020102A

Abstract

본 발명은 액정표시모듈의 LCD모듈 에이징(aging) 시험 장치에 관한 것이다.

이러한 본 발명의 장치는 소정의 시험조건에서 다수의 LCD모듈을 에이징 시험하기 위한 장치에 있어서, 시험조건들을 설정하고 운영자가 전체 시험 운영상태를 모니터링하기 위한 시험 운영 컴퓨터;와 시험 운영 컴퓨터와 이더넷으로 연결되고 에이징 시험 수행부와 RS232C로 인터페이스하여 데이터 전송을 담당하는 에이징 시험 제어기; 및 에이징 시험 제어기의 제어에 따라 상기 LCD모듈에 대해 시험패턴을 인가하고 LCD모듈에서 소비되는 전류와 전압을 감시하여 LCD모듈을 시험하는 에이징 시험 수행부로 이루어진다.

따라서 본 발명의 장치는 시험 운영자 컴퓨터와 에이징 시험 제어기 사이에 이더넷 방식으로 연결되어 확장이 용이하고, 에이징 시험 시스템을 필요에 따라 확장하여 한꺼번에 많은 LCD모듈을 에이징 시험할 수 있으며, 운영자가 조작패널에서 터치 스크린을 이용하여 각종 상태를 쉽게 모니터링할 수 있어 편리하다. 그리고 블록별로 에이징 조건을 달리 설정할 수 있으므로 다양한 종류의 LCD모듈을 한꺼번에 에이징 시험할 수 있다.

Description

액정표시모듈의 에이징 시험 장치{ An aging test apparatus for a LCD module }

본 발명은 액정표시(LCD:Liquid Crystal Display) 모듈의 시험장치에 관한 것으로, 더욱 상세하게는 소정 환경에서 소정 시간동안 LCD모듈을 시험하는 LCD모듈 에이징(aging) 시험 장치에 관한 것이다.

일반적으로, LCD모듈은 기판과 기판 사이에 액정이 주입된 패널과, 패널을 구동시키기 위한 구동부, 백라이트(backlight)등을 포함하는 디스플레이 소자로서, 노트북 PC와 TV, 모니터 등에 널리 사용된다.

이러한 LCD모듈은 정밀한 반도체 기술을 바탕으로 제작되며, 무수히 많은 소자들을 포함하고 있는 고정밀 시스템이기 때문에 제조과정에서 정밀한 시험을 필요로한다. 특히, 소자들의 신뢰성을 향상시키기 위하여 에이징(aging) 시험을 필요로 하는데, 이와 같은 에이징 시험을 위해서는 LCD모듈을 구동하여 시험하기 위한 에이징 시험 시스템이 필요하다. 통상, LCD모듈을 시험하기 위해서는 LCD를 동작시키기 위한 전원(Vdd1/Vdd2, data level, B/L 등)과 픽셀들을 구동하기 위한 구동신호(Vsync, Hsync, CLK, RGB 데이터 등)를 필요로 하는데, LCD 에이징 시험 시스템은 이러한 신호들을 제공해야 한다.

그런데 종래의 에이징 시험 장치들은 시험패턴이 획일화되어 있어 정밀한 시험이 어렵고, 시험 장치의 구성을 시험 용량에 따라 적응적으로 확장하기 어려운 문제점이 있었다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 시험대상의 처리량에 따라 적응적으로 시스템을 구성할 수 있고, 확장성이 탁월한 LCD모듈 에이징 시험 장치를 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여 본 발명의 장치는, 소정의 시험조건에서 다수의 LCD모듈을 에이징 시험하기 위한 장치에 있어서, 시험조건들을 설정하고 운영자가 전체 시험 운영상태를 모니터링하기 위한 시험 운영 컴퓨터;와 상기 시험 운영 컴퓨터와 이더넷으로 연결되고 에이징 시험 수행부와 RS232C로 인터페이스하여 데이터 전송을 담당하는 에이징 시험 제어기; 및 상기 에이징 시험 제어기의 제어에 따라 상기 LCD모듈에 대해 시험패턴을 인가하고 상기 LCD모듈에서 소비되는 전류와 전압을 감시하여 LCD모듈을 시험하는 에이징 시험 수행부로 이루어진 것을 특징으로 한다.

그리고 에이징 시험 제어기는, 이더넷을 통해 상기 시험 운영 컴퓨터와 접속하기 위한 네트웍 접속부와; 상기 네트웍 접속부를 통해 운영 컴퓨터와 통신하고 소정의 절차에 따라 전체 동작을 제어하기 위한 프로세서; 각종 운영 소프트웨어와 데이터를 저장하기 위한 메모리; 해당 에이징 시험 수행부로부터 수신되는 데이터를 일시 저장하기 위한 FIFO; 프로세서의 제어에 따라 직렬 통신을 제어하는 통신 제어부; 및 통신 제어부의 제어에 따라 해당 에이징 시험 수행부와 직렬통신을 수행하는 직렬 통신수단으로 구성된다.

에이징 시험 수행부는, 상기 에이징 시험 제어기로부터 시험 데이터를 다운받아 시험을 위한 패턴 데이터를 발생하고, 감지된 시험 데이터를 에이징 시험 제어기로 전달하는 패턴 발생기; 상기 패턴 발생기의 패턴신호를 LCM타입에 따라 구동하기 위한 구동신호를 제공하는 2개의 버퍼보드; 및 시험 대상 LCM에 백라이트 전원을 공급하기 위한 2개의 인버터로 구성되어 2개의 LCM을 에이징 시험할 수 있도록 되어 있고, 상기 패턴 발생기는 상기 에이징 시험 제어기와 직렬방식으로 통신하기 위한 직렬 통신부; 소정의 프로그램을 수행하여 전체 동작을 제어하기 위한 메인 프로세서부; 데이터를 저장하기 위한 메모리; 상기 메인 프로세서의 제어에 따라 LCM에 인가되는 전압/전류를 설정하도록 제어하고 수신된 감지 데이터를 상기 메인 프로세서로 전달하는 신호 제어부; 상기 신호 제어부를 통해 전달된 값으로 LCM에 인가되는 전압/전류를 설정하고, LCM으로부터 검출된 아날로그 감지값을 디지널로 변환하여 상기 신호 제어부를 통해 메인 프로세서로 전달하는 서브 프로세서; 및 상기 메인 프로세서의 제어에 따라 상기 메모리로부터 패턴 데이터를 다운로드받아 다양한 시험 패턴을 생성하는 패턴부로 구성되어 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 자세히 설명하기로 한다.

도 1은 본 발명에 따른 에이징 시험 장치의 전체 구성을 도시한 도면이다.

도 1을 참조하면, 본 발명의 에이징 시험 장치는 시험조건들을 설정하고 운영자가 전체 시험 운영상태를 모니터링하기 위한 시험 운영 컴퓨터(110)와, 시험 운영 컴퓨터(110)와 이더넷(102)으로 연결되고 에이징 시험 수행부(130-1~130-32)와 RS232C로 인터페이스하여 데이터 전송을 담당하는 에이징 시험 제어기(120-1~120-n), 에이징 시험 제어기(120-1~120-n)의 제어에 따라 LCM(160-1,160-2)에 대해 시험패턴을 인가하고 LCM(160-1,160-2)에서 소비되는 전류와 전압을 감시하여 LCM(160-1,160-2)을 시험하는 에이징 시험 수행부(130-1~130-32)로 이루어 진다.

시험 운영 컴퓨터(110)는 에이징 시험 장치를 운영 및 관리하기 위한 프로그램을 탑재한 컴퓨터(PC)로서, 이더넷(102)을 통해 다수의 에이징 시험 제어기(ROMS32: 120-1~120-n)와 통신하여 에이징 시험과정을 제어하고 시험결과를 통계 처리함과 아울러 데이터베이스화한다.

에이징 시험 제어기들(120-1~120-n)은 허브(HUB)를 TCP/IP 프로토콜로 시g험 운영 컴퓨터(110)와 통신하고, 32개의 RS232C 포트를 제공하여 32개의 에이징 시험 수행부(130-1~130-32)를 연결할 수 있다. 그리고 에징 시험 제어기(120-1~120-n)에는 원격제어장치(122-1~122-n)를 연결하여 국부적으로 시험 진행상태를 확인 및 제어할 수 있다. 이러한 에이징 시험 제어기(120-1~120-n)는 도 2에 도시된 바와 같이, 이더넷(102)을 통해 시험 운영 컴퓨터(110)와 접속하기 위한 네트웍 접속부(201)와, 통신 및 전체 동작을 제어하기 위한 프로세서(202), 각종 운영 소프트웨어와 데이터를 저장하기 위한 플래시 롬(203), SRAM(204), 통신 데이터를 일시 저장하기 위한 FIFO(205), 제어 FPGA(206), 수신 FPGA(207), 송신 FPGA(208), 32개의 RS232C 포트(210-1~210-32)로 구성되어 있다.

도 2를 참조하면, 네트웍 접속부(201)는 프로세서(202)인 MPC860의 IO 포트를 이용하여 10Mbps의 이더넷 접속기능을 제공하고, 프로세서(202)는 모토롤라사의 MPC860으로 이루어져 시험 운영 컴퓨터(110)와 통신하고, 32개의 RS232C 포트(210-1~210-32)를 지원하며 플래시 롬(203), SRAM(204)에 데이터를 저장하고 FIFO(205)를 통해 통신 데이터를 수신하며 각 부의 동작을 제어한다. 제어 FPGA(206)는 CPU와 RS232C 입출력을 인터페이스하고, 수신 FPGA(207)는 RS232C의 수신기능을 처리하며, 송신 FPGA(208)는 송신기능을 처리한다. 이와 같이 송수신 FPGA를 통해 32개의 RS232C 포트(210-1210-32)를 제공하여 32개의 에이징 시험 수행부(130-1~130-32)와 통신한다.

다시 도 1을 참조하면, 에이징 시험 수행부(130-1~130-32)는 패턴 발생기(PGB: 140)와 2개의 버퍼보드(I/F: 150-1,150-2), 2개의 시험대상 LCM(160-1,160-2), 2개의 인버터(170-1,170-2)로 구성된다. 즉, 하나의 패턴 발생기(140)는 2 채널을 제공하여 2개의 LCM(160-1,160-2)을 동시에 시험할 수 있다.

버퍼보드(150-1,150-2)는 패턴 발생기(140)로부터 구동 패턴과 전원을 입력받아 LCD모듈(160-1,160-2)이 요구하는 신호규격의 구동신호로 변환하여 제공한다. 본 발명의 실시예에서 제공하는 신호규격은 TTL구동신호, LVDS구동신호, TMDS구동신호 등으로서 LCD모듈(160-1,160-2)에 따라 정해진다. 그리고 LCM(160-1,1602)은 시험대상으로서 다양한 종류를 동시에 시험할 수 있으며, 인버터(170-1,170-2)는 LCD모듈(160-1,160-2)의 백라이트를 위한 전원을 발생하여 제공한다.

패턴 발생기(140)는 도 3에 도시된 바와 같이, 직렬 통신부(RS232C:301)와, 메인 프로세서 제어부(302), SRAM(303), 플래시 메모리(304), 신호 제어부(310), 패턴부(320), BMP부(330), 비디오램(VRAM:332), 및 서브 프로세서 제어부(C8051: 318)로 구성되고, 서브 프로세서 제어부(318)는 디지털 아날로그 변환기(DAC:312), 포텐쇼메터(PM:313,314), 전원제어부(316), 아날로그 디지털 변환기(ADC: 317)로 이루어지고 신호 제어부(310)와 버퍼(311) 및 래치(315)를 거쳐 연결된다. 즉, 패턴 발생기(140)는 에이징 시험 제어기(120-1~120-n)와 물리적으로 접속되어 ID를 제공받으며, 이 ID에 의해 시험 운영 컴퓨터(110)로부터 수신된 데이터중에서 자기의 ID에 대한 명령을 선별하여 실행한다.

도 3을 참조하면, 직렬 통신부(RS232C: 301)는 에이징 시험 제어기(120-1~120-n)와 RS232C 방식으로 인터페이스하고, 에이징 시험시 LCM(160-1,160-2)으로부터 검출된 시험 데이터를 시험 운영 컴퓨터(110)로 전달한다. 프로세서 제어부(302)는 모토롤라사의 MC68302 프로세서로 이루어지고, 플래시 메모리(림노: 304), SRAM(303), 리셋회로(미도시) 등과 연결되어 후술한 바와 같은 펌웨어를 처리한다. SRAM(303)은 1 MByte의 사이즈를 갖고 있으며, 메인 프로세서인 MC68302의 임시 스토리지(Temporary Storage), 룩-업 테이블(Look-up Table)을 위해 사용되며, 플래시 메모리(304)를 업데이트시 플래시 메모리의 디버그 프로그램부를 제외한 응용 프로그램을 백업 받아 임시적으로 프로그램을 수행할 수 있다. 또한 메인 프로세서(302)의 직렬통신제어기(SCC)를 통해 수신받은 BMP 패턴 데이터를 VRAM(332)에 라이트하기 전에 임시적으로 저장한다. 플래시 메모리(304)는 1M바이트이며, 하위 512K는 메인 프로세서(302)의 디버그 프로그램 및 응용 프로그램을 저장하고 있고, 상위 512K에는 FPGA(310,320,330)의 다운로드 데이터가 저장되어 있다. 따라서 리셋 후 메인 프로세서(302)가 정상 동작 후 플래시 메모리(304)의 상위 512K 를 리드하여 직렬 데이터로 변환하여 FPGA(330)로 다운로드한다.

서브 프로세서 제어부(318)는 C8051 프로세서를 사용하는데, 이 프로세서에는 ADC, DAC, I²C, UART 및 32K 플래시 메모리가 내장되어 있다. 서브 프로세서(318)는 하나의 DAC(312)를 사용하여 블럭 백라이트 전원에 대한 CV 레퍼런스 전압을 제공하며, I²C버스에 8개의 슬레이브 디바이스가 연결되는데, 7개는 채널1과 채널2에 대한 LCD 구동전원(VCC, VDD, VBR) 및 LVCC에 대한 레퍼런스 전원을 제공하기 위해 7개의 포텐쇼 메터(CH1_VCC, CH1_VDD, CH1_VBR, CH2_VCC, CH2_VDD, CH2_VBR, LVCC)와 전류 및 전압 조정(Calibration) 데이터를 저장하기 위한 EEPROM이 연결되어 있다. 각 채널에 대한 VCC, VDD는 LM2678을 사용하여 최대 5A의 용량을 제공하고, VBR은 포텐쇼메터(PM)를 통해 각 채널의 인터버에 대한 밝기 제어(Bright Control) 기능을 수행하고, LVCC는 LM317을 사용하여 최대 1A를 출력한다. 그리고 본 발명에 사용되는 프로세서는 8CH의 ADC만을 내장하고 있으므로 19CH ( (VDD1, VDD2, VBL, VBR, IDD1, IDD2, IBL, IBR0, IBR1)X2, LVCC)의 ADC를 위해 아날로그 먹스를 사용한다. 특히, 관전류에 대한 등관전류를 제공하기 위해 2포트에서 IBR0, IBR1을 감지(Sensing)하여 보상한다. 또한 EDID LCM을 위한 DDC인터페이스를 제공하며, 유지보수를 위하여 어답터 카드 오픈, 케이블 오픈 기능이 있다. 따라서 서브 프로세서(318)는 채널 온/오프 스위치, 온/오프 LED 제어기능, 전원 시퀀스, TMDS모드 설정, LCM 및 내부 패턴 생성부를 위한 시스템 클럭을 위한 PLL 제어기능을 수행한다. 그리고 메인 프로세서(302)와 서브 프로세서(318)는 SCC2를 사용하여 서로 통신한다.

패턴부(320)는 Alter사의 EP1K50을 사용하여 QXGA까지의 해상도를 지원하는 내부 패턴과 LCD구동신호를 발생하며, BMP부(330)는 옵션 사항으로 착탈식으로 되어 있으며, BMP패턴 생성을 위해 12MB의 VRAM(332)과 Lattice사의 FPGA로 이루어져 있다.

이와 같이 패터 발생기의 메인 프로세서(302)는 3개의 직렬통신제어기(SCC1~ SCC3)를 사용하는데, 'SCC1'은 ROMS 32(120-1~120-n)와의 통신을 위해 사용되며, UART로 구성된다. 'SCC2'는 2가지 목적으로 사용되는데, 하나는 BMP 패턴 수신을 위한 하프 듀플랙스 동기 데이터 링크로 사용되고, 블럭 스타트(Block Start) 후 에이징 시험 제어기(120-1~120-n)로부터 수 초 내지 수십 초 동안 데이터를 수신받아 VRAM(332)에 저장한다. 그리고 수신 완료 후에 서브 프로세서 제어부(318)와 통신을 위해 UART로 구성된다. 'SCC3'는 디버그 포트를 위해 사용되며 UART로 구성된다.

그리고 본 발명의 실시예에서 패턴 발생기(PGB)에 의해 구동 가능한 LCD모듈로는 VGA(25 MHz)부터 UXGA-D(81 MHz)까지 다양한 종류의 LCD모듈을 시험할 수 있고, 구동모드도 VGA, SVGA, XGA-S, XGA-D, SXGA-D, UXGA-P, SYNC only 모드, DE 모드로 매우 다양하게 지원할 수 있다. LCD 패턴 종류로는 대략 50여개의 패턴을 등록하여 자동 혹은 수동 모드에서 시험할 수 있으며, 패턴간 디스플레이 간격도 선택할 수 있다.

시험 운영 컴퓨터(110)와 에이징 시험 제어기(120-1~120-n) 간의 데이터 포맷은 "스타트, 에이징 시험 제어기 번호, 길이, 모드, 데이터, CRC" 등으로 이루어지고, 에이징 시험 제어기(120-1~120-n)와 패턴발생기(PGB:140) 간의 데이터 포맷은 "스타트, 길이, 모드, 블럭, 데이터 포맷, CRC"로 이루어진다.

도 4는 도 3에 도시된 패턴 발생기의 펌웨어 흐름도로서, 메인 프로세(Master 68302)와 서브 프로세서(Slave 8051)의 동작 절차가 도시되어 있다.

도 4를 참조하면, 메인 프로세(302)와 서브 프로세서(318)는 온되면 자체 메모리를 시험하고 상태를 검사한다(S101,S102). 이어 메인 프로세서(302)는 FPGA DOWN COMMAND를 수신하면 서브 프로세서(318)로 FPGA 데이터를 전송하고, 서브 프로세서(318)는 성공하면 "FPGA Down Done OK"를 메인 프로세서(302)로 전송한다(S102, S202, S203).

메인 프로세서(302)는 다운완료(FPGA Down Done OK)를 수신하면 블럭 스타트(Block Start) 명령을 대기하고, 다운완료가 수신되지 않으면 타임 아웃(Time out)을 체크한 후 FPGA DOWN을 재시도(Retry)한다(S103, S104, S105). 에이징 시험 제어기(120-1)로부터 블럭 스타트 명령이 수신되면, 메인 프로세서(302)는 모듈과 전원정보(Module, Power Info)를 서브 프로세서(318)에 전달하고, 서브 프로세서(318)는 정상적으로 수신하여 설정하면 설정완료(Set Done)를 메인 프로세서(302)에 통지한다(S106, S204, S205).

메인 프로세서(302)는 설정완료(Set Done)이면 채널이 온(CH ON)인지를 판단하여 서브 프로세서(318)로부터 채널 온이 수신되면 패턴을 발생하여 LCM측으로 라이트하고, ADC 리드 명령을 서브 프로세서(318)로 전달한다(S107, S108, S109, S110). 서브 프로세서(318)는 채널 온 후 ADC를 이용하여 LCM으로부터 감지 전류/전압값을 읽어오다가 메인 프로세서(302)로부터 ADC리드 명령이 수신되면 ADC값을 메인 프로세서로 전달한다(S206, S207, S208, S209). 이어 서브 프로세서(318)는 채널 오프(CH-SW Off)인지 상태(Status)가 NG인지를 판단하여 반복적으로 시험을 수행하면서 감지 데이터 및 상태를 메인 프로세서(302)로 보고한다(S210,S211).

메인 프로세서(302)는 서브 프로세서(318)로부터 전달된 ADC 데이터를 에이징 시험 제어기(120-1~120-n)로 전송하거나 저장하고, 서브 프로세서(318)로부터 수신된 데이터들을 저장한다(S111). 이어 패턴 인터발 타임(Pattern Interval time)을 체크하고 설정된 에이징 시험시간(Aging Time Off)이 끝나지 않았으면 상기 과정을 반복하고 에이징 타임 오프(Aging Time Off)이면 시험을 종료한다(S112,S113).

이어서, 상기와 같이 구성되는 본 발명의 에이징 시험 장치의 동작을 도 5를 참조하여 자세히 설명한다.

본 발명에 따른 에이징 시험 장치를 구성한 후 시험 운영 컴퓨터(110)에 셋업 프로그램을 설치히고 운영환경을 설정하면 메인화면이 디스플레이 된다. 메인화면에서 유지보수를 선택하면 메인티넌스 모드(Maintenance mode)에서 시험환경을 설정할 수 있고, 운영모드에서 실제로 LCM에 대한 시험을 시험을 진행할 수 있다. 따라서 통상적으로 에이징 시험 순서는 메인티넌스 모드에서 디스플레이하고자 하는 패턴을 편집하여 등록하고, 시험할 LCD모듈 타입을 지정 등록한 후, 운영 모드(Operator mode)에서 지정된 그룹이나 블럭에 대해 LCD모듈을 시험한다. 그리고 에이징 시험 도중에 온도, 전류 모니터, NG상태 서브 메뉴를 선택하여 해당 스크린에서 시험 결과 및 진행상황을 감시할 수 있다.

도 5를 참조하면, 에이징 시험 장치를 정상적으로 작동시키고 시험 운영 컴퓨터에서 시험 프로그램을 실행시키면, 운영 컴퓨터 화면에 도 6에 도시된 바와 같은 메인 화면(Operator screen)이 나타난다(S1, S2). 이때 메인화면은 운영화면이 으로 되어 있다. 그리고 운영화면에서 제어할 에이징 시험 제어기(ROMS Group)를 지정한다(S3).

도 6을 참조하면, 운영 화면의 상측에 시작, 중지, 모드전환, 시간초기화, 유지보수, 에러 데이터, 온도설정, 종료 등의 메뉴 버튼이 있다. 그리고 화면 좌측에는 에이징 시험 제어기 연결 정보가 표시되는데, 활성화된 ROMS번호가 초록색으로 깜박이고, 좌측하단에는 LED 상태정보가 표시된다. 그리고 화면에는 에이징 온도와 현재온도, 현재시간이 표시되고, 중앙에는 활성화된 ROMS번호의 블럭정보나 전압전류정보가 표시된다. 블럭정보에는 각 블럭의 상태(중지, 자동, Test Model, Aging Time, Elapsed Time)를 표시되고, 우측에는 각 블럭의 채널 상태가 표시된다. 운영 화면에서 전압/전류버튼을 클릭하면 도 7에 도시된 바와 같이 각 블럭의 전압전류정보가 표시되는데, 전압/전류정보 화면에는 각 채널의 VDD1, VDD2, VBL, VBR, IDD1, IDD2, IBL 값이 표시된다.

다시 도 5를 참조하면, 운영자가 운영 화면(Operator Screen)에서 메인티넌스(Maintenance) 메뉴를 선택하면, 패스워드(password)를 입력하도록 하고, 입력된 패스워드가 인증되면 모듈 등록이나 패턴 등록, 신호 체크(Signal Check)를 수행할 수 있게 한다(S4~S8). 즉, 메인티넌스 모드는 엔지니어가 사용하는 메뉴로서 신규모델이 출시되면 등록하고, 디스플레이 패턴을 편집하며, 패턴그룹으로 등록하는데 사용한다. 그리고 구동보드의 데이터 신호 이상 유무를 체크할 수도 있다. 메인티넌스 모드 스크린에는 패턴 등록 스크린(Pattern Registration)과, 모듈 등록 스크린(Module Registration), 신호 체크스크린(Data signal Check) 등이 있다.

모듈 등록 스크린을 선택하면, 도 8에 도시된 바와 같은 모듈 등록 스크린이 나타나는데, 모듈 등록 스크린은 에이징할 신규 모듈이 출시되면 LCM의 스펙을 엔지니어가 사전에 등록하는 기능을 제공하는 화면이다. 등록내용은 LCD 픽셀, VDD1/VDD2, 시그널전압, 도트 클럭, 수평/수직 데이터, 패턴 인터발 타임 및 시험할 패턴 그룹 등을 입력한다. 이렇게 등록된LCM은 운영자가 운영 스크린의 시험 모델 창에서 자유롭게 불러다 사용할 수 있다(S6).

패턴 등록 스크린을 선택하면, 패턴 등록 스크린이 열리는데, 패턴 등록 스크린은 에이징 시험용 패턴들을 생성하여 등록하는 기능의 스크린으로서, 복수개의 에이징 시험용 패턴 그룹을 등록할 수 있다. 패턴등록 스크린에서 패턴 편집 항목을 선택하면 패턴 편집 스크린은 도 9에 도시된 바와 같은 패턴 편집 화면이 나타나 에이징 시험을 위해 필요한 패턴을 생성할 수 있게 한다. 패턴 편집 화면에서 생성된 패턴은 이름이 부여된 후 패턴 이름 윈도우에 등록된다(S7,S8). 신호 체크 스크린을 선택하면, 자체 진단 절차에 따라 구동보드의 데이터신호를 검사할 수 있다(S8).

이어서, 메인티넌스 메뉴에 대한 설정이 완료되면, 다시 운영 스크린(Operator screen)에서 시험 환경을 설정한다(S9). 즉, 운영 스크린에서 시험할 LCD모듈의 블럭 및 에이징 조건을 지정한다.

이와 같이 설정이 완료된 후에 운영 스크린에서 '에이징 시작(Aging start)' 버튼을 클릭하여 에이징 시험을 시작한다(S10).

에이징 시험중인 각 시험상태는 운영 화면의 각 블록에서 디스플레이 된다. 각 블록은 8개의 채널로 이루어지고, 각 채널별 에이징 시험 상태는 칼러로 표시된다. 녹색은 정상 에이징 채널을 나타내고, 적색은 LCM 에이징 시험중로우 혹은 하이 리밋(Low Limit or High Limit)이 발생한 채널을 나타낸다. 그리고 운영자가 설정한 온도와 현재 온도및 현재 시간도 나타난다.

에이징 시험중에 운영 화면(operator screen)에서 'NG상태(NGtatus)' 메뉴를 선택하면, NG(No Good) 상태 스크린이 디스플레이된다. NG 상태 스크린은 에이징 운용중 각 채널별로 문제가 발생할 경우 사유와 발생시간을 운용자에게 제공하는 화면이다. 문제발생 사유는 하한 및 상한 제한치를 벗어난 경우이다(S11).

그리고 에이징 시험중에 운영 화면에서 '전류 모니터(Current monitor)' 메뉴를 선택하면, 전류 모니터 스크린(current monitor screen)이 디스플레이된다. 전류 모니터 스크린은 에이징 시스템 운용중 각 채널의 VDD1/VDD2의 소비 전류 측정 결과를 모니터하는 스크린이다(S12).

그리고 운영 스크린이나 메인티넌스 메뉴를 선택하여 운영조건을 변경할 수 있다. 특히, 운영 스크린에서 '자동/수동(Auto/Manu)' 버튼을 클릭하여 수동으로 처리한 후 원격제어장치(RCB)로 시험조건을 다양하게 변경하면서 정밀하게 검사할 수 있다(S13,S14).

이어 설정된 에이징 시험시간이 만료되었는지를 판단하여 끝나지 않았으면 계속 에이징 시험을 진행하면서 운용자의 조작에 따라 해당 스크린을 디스플레이하고, 만료시간이 되면 에이징 시험을 종료한다(S15,S16).

이상에서 살펴본 바와 같이, 본 발명에 따른 에이징 시험 시스템은 다양한 LCD모듈의 요구조건을 충족시키면서 설정값에 따라 자동으로 에이징 시험을 수행할 수 있다. 특히, 시험 운영자 컴퓨터와 에이징 시험 제어기 사이에 이더넷 방식으로 연결되어 확장이 용이하고, 에이징 시험 시스템을 필요에 따라 확장하여 한꺼번에 많은 LCD모듈을 에이징 시험할 수 있으며, 운영자가 조작패널에서 터치 스크린을 이용하여 각종 상태를 쉽게 모니터링할 수 있어 편리하다. 그리고 블록별로 에이징 조건을 달리 설정할 수 있으므로 다양한 종류의 LCD모듈을 한꺼번에 에이징 시험할 수 있다.

도 1은 본 발명에 따른 에이징 시험 장치의 전체 구성을 도시한 도면,

도 2는 도 1에 도시된 시험 제어기의 세부 구성도,

도 3은 도 1에 패턴 발생기의 세부 구성도,

도 4는 도 3에 도시된 패턴 발생기의 펌웨어 흐름도,

도 5는 본 발명에 따른 에이징 시험 장치의 전체 동작 흐름도,

도 6은 본 발명에 따른 메인 화면의 예,

도 7은 본 발명에 따른 전압전류정보 화면의 예,

도 8은 본 발명에 따른 모듈 등록 정보 화면의 예,

도 9는 본 발명에 따른 패턴 편집 화면의 예.

☞도면의 주요부분에 대한 부호의 설명☜

110: 시험 운영 컴퓨터 102: 이더넷

120-1~120-n: 에이징 시험 제어기 122-1~122-n: 원격제어장치

130-1~130-32: 에이징 시험 수행부 140: 패턴 발생기

150-1,150-2: 버퍼보드 160-1,160-2: LCD모듈

170-1,170-2: 인버터

Claims

삭제
삭제
삭제
시험조건들을 설정하고 운영자가 전체 시험 운영상태를 모니터링하기 위한 시험 운영 컴퓨터와, 상기 시험 운영 컴퓨터와 이더넷으로 연결되고 에이징 시험 수행부와 RS232C로 인터페이스하여 데이터 전송을 담당하는 에이징 시험 제어기와, 상기 에이징 시험 제어기의 제어에 따라 상기 LCD모듈에 대해 시험패턴을 인가하고 상기 LCD모듈에서 소비되는 전류와 전압을 감시하여 LCD모듈을 시험하는 에이징 시험 수행부로 이루어진 액정표시모듈의 에이징 시험 장치에 있어서,

상기 에이징 시험 제어기가,

이더넷을 통해 상기 시험 운영 컴퓨터와 접속하기 위한 네트웍 접속부와;

상기 네트웍 접속부를 통해 운영 컴퓨터와 통신하고 소정의 절차에 따라 전체 동작을 제어하기 위한 프로세서;

각종 운영 소프트웨어와 데이터를 저장하기 위한 메모리;

해당 에이징 시험 수행부로부터 수신되는 데이터를 일시 저장하기 위한 FIFO;

상기 프로세서의 제어에 따라 직렬 통신을 제어하는 통신 제어부; 및

상기 통신 제어부의 제어에 따라 해당 에이징 시험 수행부와 직렬통신을 수행하는 직렬 통신수단으로 구성되고,

상기 에이징 시험 수행부가

상기 에이징 시험 제어기로부터 시험 데이터를 다운받아 시험을 위한 패턴 데이터를 발생하고, 감지된 시험 데이터를 에이징 시험 제어기로 전달하는 패턴 발생기;

상기 패턴 발생기의 패턴신호를 LCM 타입에 따라 구동하기 위한 구동신호를 제공하는 2개의 버퍼보드; 및

시험 대상 LCM에 백라이트 전원을 공급하기 위한 2개의 인버터로 구성되며,

상기 패턴 발생기는

상기 에이징 시험 제어기와 직렬방식으로 통신하기 위한 직렬 통신부;

소정의 프로그램을 수행하여 전체 동작을 제어하기 위한 메인 프로세서부;

데이터를 저장하기 위한 메모리;

상기 메인 프로세서의 제어에 따라 LCM에 인가되는 전압/전류를 설정하도록 제어하고 수신된 감지 데이터를 상기 메인 프로세서로 전달하는 신호 제어부;

상기 신호 제어부를 통해 전달된 값으로 LCM에 인가되는 전압/전류를 설정하고, LCM으로부터 검출된 아날로그 감지값을 디지널로 변환하여 상기 신호 제어부를 통해 메인 프로세서로 전달하는 서브 프로세서; 및

상기 메인 프로세서의 제어에 따라 상기 메모리로부터 패턴 데이터를 다운로드받아 다양한 시험 패턴을 생성하는 패턴부로 구성되는 것을 특징으로 하는 액정표시모듈의 에이징 시험 장치.
제4항에 있어서, 상기 서브 프로세서는

제어부를 통해 전달된 디지털 데이터를 아날로그로 변환하기 위한 디지털 아날로그 변환기;

제어 데이터에 따라 비례적으로 아날로그값을 설정하기 위한 포텐쇼메터;

제어 데이터에 따라 입력된 전원을 제어하여 시험대상 LCM에 인가되는 전류/전압값을 설정하기 위한 전원제어부; 및

시험 대상 LCM으로부터 감지된 아날로그신호를 디지털 데이터로 변환하기 위한 아날로그 디지털 변환기로 이루어지는 것을 특징으로 하는 액정표시모듈의 에이징 시험 장치.
제4항에 있어서, 상기 패턴 발생기는

LCM시험을 위한 BMP데이터를 저장하기 위한 비디오 램;

상기 프로세서의 제어에 따라 메모리로부터 BMP 데이터를 다운받아 상기 비디오램에 저장하고, 시험시 상기 비디오램의 BMP데이터를 RGB 데이터로 변환하여 LCM에 제공하는 BMP부를 더 구비한 것을 특징으로 하는 액정표시모듈의 에이징 시험 장치.