KR100499570B1 - method for forming input metal line of liquid crystal display device - Google Patents

method for forming input metal line of liquid crystal display device Download PDF

Info

Publication number
KR100499570B1
KR100499570B1 KR10-2002-0053791A KR20020053791A KR100499570B1 KR 100499570 B1 KR100499570 B1 KR 100499570B1 KR 20020053791 A KR20020053791 A KR 20020053791A KR 100499570 B1 KR100499570 B1 KR 100499570B1
Authority
KR
South Korea
Prior art keywords
wiring layer
interlayer insulating
liquid crystal
wiring
forming
Prior art date
Application number
KR10-2002-0053791A
Other languages
Korean (ko)
Other versions
KR20040021987A (en
Inventor
남승희
조소행
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2002-0053791A priority Critical patent/KR100499570B1/en
Publication of KR20040021987A publication Critical patent/KR20040021987A/en
Application granted granted Critical
Publication of KR100499570B1 publication Critical patent/KR100499570B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 하나의 콘택홀을 통해 두 개의 배선층을 동시에 전기적으로 연결함으로서 면적을 줄이도록 한 액정표시장치의 입력배선 형성방법에 관한 것으로서, 절연 기판상의 일정영역에 형성되는 제 1 배선층과, 상기 제 1 배선층을 포함한 절연 기판의 전면에 질화 실리콘막으로 형성되는 제 1 층간 절연막과, 상기 제 1 층간 절연막상에 상기 제 1 배선층과 오버랩되도록 몰리브덴으로 형성되는 제 2 배선층과, 상기 제 2 배선층을 포함한 절연 기판의 전면에 질화 실리콘막으로 형성되는 제 2 층간 절연막과, 상기 제 1 배선층의 표면이 소정부분 노출되도록 상기 제 2 층간 절연막, 제 2 배선층 및 제 1 층간 절연막을 관통하여 형성되는 콘택홀과, 상기 콘택홀을 통해 상기 제 1 배선층 및 제 2 배선층을 전기적으로 연결하기 위해 상기 제 2 층간 절연막상에 ITO막으로 형성되는 제 3 배선층을 포함하여 구성됨을 특징으로 한다.The present invention relates to a method for forming an input wiring of a liquid crystal display device to reduce an area by electrically connecting two wiring layers simultaneously through one contact hole, the first wiring layer being formed in a predetermined region on an insulating substrate, and A first interlayer insulating film formed of a silicon nitride film on an entire surface of an insulating substrate including a first wiring layer, a second wiring layer formed of molybdenum so as to overlap the first wiring layer on the first interlayer insulating film, and the second wiring layer A second interlayer insulating film formed of a silicon nitride film on an entire surface of the insulating substrate, a contact hole formed through the second interlayer insulating film, the second wiring layer, and the first interlayer insulating film to expose a predetermined portion of the surface of the first wiring layer; I on the second interlayer insulating film to electrically connect the first wiring layer and the second wiring layer through the contact hole. And a third wiring layer formed of a TO film.

Description

액정표시장치의 입력배선 형성방법{method for forming input metal line of liquid crystal display device}Method for forming input metal line of liquid crystal display device

본 발명은 액정표시장치에 관한 것으로, 특히 면적을 줄이는데 적당한 액정표시장치의 입력배선 형성방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a method for forming input wiring of a liquid crystal display device suitable for reducing an area.

정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.As the information society develops, the demand for display devices is increasing in various forms.In recent years, liquid crystal display (LCD), plasma display panel (PDP), electro luminescent display (ELD), and vacuum fluorescent display (VFD) have been developed. Various flat panel display devices have been studied, and some are already used as display devices in various devices.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.Among them, LCD is the most widely used as a substitute for CRT (Cathode Ray Tube) for the use of mobile image display device because of the excellent image quality, light weight, thinness, and low power consumption, and mobile type such as monitor of notebook computer. In addition, it is being developed in various ways, such as a television for receiving and displaying broadcast signals, and a monitor of a computer.

이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어 졌음에도 불구하고 화면 표시장치로서 화상의 품질을 높이는 작업은 상기 장점과 배치되는 면이 많이 있다.As described above, although various technical advances have been made in order for the liquid crystal display device to serve as a screen display device in various fields, the task of improving the image quality as the screen display device has many advantages and disadvantages.

따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고 품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.Therefore, in order to use a liquid crystal display device in various parts as a general screen display device, the key to development is how much high definition images such as high definition, high brightness, and large area can be realized while maintaining the characteristics of light weight, thinness, and low power consumption. It can be said.

이와 같은 액정표시장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.Such a liquid crystal display device may be broadly divided into a liquid crystal panel displaying an image and a driving unit for applying a driving signal to the liquid crystal panel, wherein the liquid crystal panel includes first and second glass substrates having a space and are bonded to each other; It consists of a liquid crystal layer injected between the said 1st, 2nd glass substrate.

여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는, 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 상기 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성되어 있다.The first glass substrate (TFT array substrate) may include a plurality of gate lines arranged in one direction at a predetermined interval, a plurality of data lines arranged at regular intervals in a direction perpendicular to the gate lines, and A plurality of pixel electrodes formed in a matrix form in each pixel region defined by crossing each gate line and data line, and a plurality of thin films that transmit signals of the data line to each pixel electrode by being switched by signals of the gate line The transistor is formed.

그리고 제 2 유리 기판(컬러필터 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층과 화상을 구현하기 위한 공통 전극이 형성되어 있다. 물론, 횡전계 방식의 액정표시장치에서는 공통전극이 제 1 유리 기판에 형성되어 있다.The second glass substrate (color filter substrate) includes a black matrix layer for blocking light in portions other than the pixel region, an R, G, B color filter layer for expressing color colors, and a common electrode for implementing an image. Is formed. Of course, the common electrode is formed on the first glass substrate in the transverse electric field type liquid crystal display device.

이와 같은 상기 제 1, 제 2 유리 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 실재에 의해 합착되고 상기 두 기판 사이에 액정이 주입된다.The first and second glass substrates are bonded by an actual material having a predetermined space and a liquid crystal injection hole by a spacer, and a liquid crystal is injected between the two substrates.

이때, 액정 주입 방법은 상기 실재에 의해 합착된 두 기판 사이를 진공 상태로 유지하여 액정 용기에 상기 액정 주입구가 잠기도록 하면 삼투압 현상에 의해 액정이 두 기판 사이에 주입된다. 이와 같이 액정이 주입되면 상기 액정 주입구를 밀봉재로 밀봉하게 된다.In this case, in the liquid crystal injection method, the liquid crystal is injected between the two substrates by osmotic pressure when the liquid crystal injection hole is immersed in the liquid crystal container by maintaining the vacuum state between the two substrates bonded by the reality. When the liquid crystal is injected as described above, the liquid crystal injection hole is sealed with a sealing material.

도 1은 일반적인 액정표시장치를 나타낸 개략적인 구성도이다. 1 is a schematic diagram illustrating a general liquid crystal display device.

도 1에 도시한 바와 같이, 영상을 표시하는 화소영역(12)과 영상신호를 발생시키는 드라이버 IC(10,11)로 구성되고, 상기 화소영역(12) 내에는 복수개의 게이트 라인(14)과 복수개의 데이터 라인(16)이 서로 교차되어 매트릭스 형태로 형성되고, 그 교차점에는 박막 트랜지스터(13)가 형성된다. As shown in FIG. 1, a pixel region 12 for displaying an image and driver ICs 10 and 11 for generating an image signal are provided, and a plurality of gate lines 14 and The plurality of data lines 16 cross each other to form a matrix, and the thin film transistor 13 is formed at the crossing point.

그리고 도면에는 도시되어 있지 않지만 박막 트랜지스터(13)가 형성되어 있는 기판과 대향하는 대향기판에는 공통전극과 칼라필터가 형성되고, 상기 두 기판 사이에 액정이 주입되어 봉합되는 상태로 액정표시장치가 구성된다.Although not shown in the drawing, a common electrode and a color filter are formed on an opposing substrate facing the substrate on which the thin film transistor 13 is formed, and the liquid crystal display is configured in such a manner that liquid crystal is injected and sealed between the two substrates. do.

도 2는 도 1의 박막 트랜지스터를 나타낸 단면도이다.FIG. 2 is a cross-sectional view illustrating the thin film transistor of FIG. 1.

도 2에 도시한 바와 같이, 유리 기판(21)상의 일정영역에 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo) 등의 금속으로 형성되는 게이트전극(22)과, 상기 게이트 전극(22)을 포함한 유리 기판(21)의 전면에 형성되는 게이트 절연막(23)과, 상기 게이트 전극(22) 상부의 게이트 절연막(23)상에 반도체층(24), 오믹콘택층(25) 및 크롬, 몰리브덴 등의 금속으로 된 소오스 전극(26)과 드레인 전극(27)이 구성되어 있다.As shown in FIG. 2, a gate electrode 22 formed of a metal such as aluminum (Al), chromium (Cr), or molybdenum (Mo) in a predetermined region on the glass substrate 21, and the gate electrode 22. A semiconductor layer 24, an ohmic contact layer 25, and chromium and molybdenum on the gate insulating layer 23 formed on the entire surface of the glass substrate 21 including the semiconductor substrate 23 and the gate insulating layer 23 on the gate electrode 22. A source electrode 26 and a drain electrode 27 made of metal such as this are constituted.

그리고 상기 소오스 전극(26) 및 드레인 전극(27)을 포함한 유리 기판(21)의 전면에 형성되는 보호막(28)과, 상기 보호막(28)을 관통하여 상기 드레인 전극(27)과 전기적으로 연결되어 형성되는 화소전극(29)으로 구성되어 있다.The passivation layer 28 is formed on the entire surface of the glass substrate 21 including the source electrode 26 and the drain electrode 27, and is electrically connected to the drain electrode 27 through the passivation layer 28. It consists of the pixel electrode 29 formed.

여기서, 상기 게이트 전극(22)은 도 1의 게이트 라인(14)에 연결되어 있고, 소오스 전극(26)은 데이터 라인(16)에 연결되어 있으며, 드레인 전극(27)은 데이터 라인(16)과 게이트 라인(14)으로 둘러싸인 영역에 형성되는 화소전극(29)과 접촉되어 있다.Here, the gate electrode 22 is connected to the gate line 14 of FIG. 1, the source electrode 26 is connected to the data line 16, and the drain electrode 27 is connected to the data line 16. The pixel electrode 29 is in contact with the pixel electrode 29 formed in the region surrounded by the gate line 14.

상기와 같은 구조를 가지는 박막 트랜지스터는 게이트 라인(14)을 통해 데이터전압이 게이트전극(22)에 인가되면 상기 데이터 라인(16)에 흐르는 신호전압이 소오스 전극(26)에서 드레인 전극(27)으로 오믹콘택층(25) 및 반도체층(24)을 통해 인가되도록 동작한다.In the thin film transistor having the above structure, when a data voltage is applied to the gate electrode 22 through the gate line 14, the signal voltage flowing through the data line 16 is transferred from the source electrode 26 to the drain electrode 27. It operates to be applied through the ohmic contact layer 25 and the semiconductor layer 24.

상기 소오스 전극(26)에 신호전압이 인가되면, 소오스 전극(26)과 연결된 화소전극(29)에 전압이 인가됨으로써, 상기 화소전극(29)과 공통전극 사이에 전압차가 발생한다. When a signal voltage is applied to the source electrode 26, a voltage is applied to the pixel electrode 29 connected to the source electrode 26, thereby generating a voltage difference between the pixel electrode 29 and the common electrode.

상기 화소전극(29)과 공통전극의 전압차이로 인해 그 사이에 개재되어 있는 액정의 분자배열이 변화되는데, 그 액정의 분자배열이 변화되므로 인하여 화소의 광투과량이 변하게 되어 데이터전압이 인가된 화소와 인가되지 않은 화소의 색상차이가 발생한다. 이러한 색상차이를 이용하여 표시장치의 화면을 컨트롤하게 된다.Due to the voltage difference between the pixel electrode 29 and the common electrode, the molecular arrangement of the liquid crystal interposed therebetween changes, and since the molecular arrangement of the liquid crystal is changed, the light transmittance of the pixel changes, so that the data voltage is applied to the pixel. And color difference between pixels not applied. The color difference is used to control the screen of the display device.

그런데, 상기 박막 트랜지스터 등이 형성된 액정표시장치의 기판을 제조하는 과정에서 외부로부터 고압의 정전기가 발생하면 그 정전기에 의하여 TFT 어레이가 손상될 수 있으므로, 그 대책이 필요하다. However, when high voltage static electricity is generated from the outside in the process of manufacturing the substrate of the liquid crystal display device in which the thin film transistor or the like is formed, the TFT array may be damaged by the static electricity.

따라서, 일반적으로 게이트 라인과 데이터 라인에 각각 정전기 방지소자(도시되지 않음)를 설치하고 있다.Therefore, generally, an antistatic element (not shown) is provided in each of the gate line and the data line.

한편, 액정표시장치 모듈은 구동 드라이브 IC의 실장방식에 따라 COG(Chip On Glass) 실장방식과 TAB(Tape Automated Bonding) 실장방식으로 구분된다.Meanwhile, the liquid crystal display module is classified into a chip on glass (COG) mounting method and a tape automated bonding (TAB) mounting method according to a mounting method of a driving drive IC.

TAB 실장방식은 구동 드라이브 IC가 탑재된 TCP(Tape Carrier Package)를 LCD 패널과 PCB에 접속시키는 작업을 의미한다. TCP와 LCD 패널과의 접속공정은 글래스와 금속의 재질상의 특수성과 약 0.2㎜ 이하 피치(pitch)의 고정세에 따라 납 대신에 이방성 도전필름(Anisotropy Conduction Film)을 이용하며, TCP와 PCB의 접속공정은 납을 이용하여 접속하고 있다.The TAB mounting method refers to a task of connecting a tape carrier package (TCP) with a drive driver IC to an LCD panel and a PCB. The connection process between TCP and LCD panels uses anisotropic conductive film instead of lead, depending on the specificity of the glass and metal material and the fixation of the pitch of about 0.2 mm or less. The process is connected using lead.

이에 반해, COG 실장방식은 LCD 패널의 게이트 영역 및 데이터 영역에 직접 구동 드라이브 IC를 실장하여 LCD 패널에 전기적 신호를 전달하는 방식으로, 보통 이방성 도전 필름을 이용하여 구동 드라이브 IC를 LCD 패널에 접착한다.In contrast, the COG mounting method directly mounts the drive driver IC in the gate area and the data area of the LCD panel to transmit an electrical signal to the LCD panel. Usually, the anisotropic conductive film is used to adhere the drive drive IC to the LCD panel. .

한편, COG 방식 액정표시장치에 있어서 각각의 구동 드라이브 IC에 신호를 인가하기 위해서 하판 유리기판상에 도전체를 형성하는 LOG(Line On Glass)방법이 사용되고 있다.On the other hand, in the COG type liquid crystal display device, a LOG (Line On Glass) method of forming a conductor on a lower glass substrate is used to apply a signal to each driving drive IC.

도 3은 일반적인 COG 방식 액정표시장치의 구조단면도이다.3 is a structural cross-sectional view of a general COG type liquid crystal display device.

도 3에 도시한 바와 같이, 상부기판(101)과 하부기판(102), PCB(Printed Circuit Board) 기판(103), FPC(Flexible Printed Circuit)(104) 그리고 데이터 전송 케이블(105)로 구성된다.As shown in FIG. 3, the upper substrate 101, the lower substrate 102, a printed circuit board (PCB) substrate 103, a flexible printed circuit (FPC) 104, and a data transmission cable 105 are formed. .

여기서, 상기 상부기판(101)은 도면에는 도시하지 않았지만, 한쪽 면에 편광판이 부착되어 있고, 반대 면에는 칼라 필터와 공통전극이 형성되어 있다.Although the upper substrate 101 is not shown in the figure, a polarizing plate is attached to one surface, and a color filter and a common electrode are formed on the opposite surface.

그리고, 상기 하부기판(102)은 상부기판(101)보다 넓은 면적을 가지면, 도면에는 도시하지 않았지만, 한쪽 면에는 편광판이 부착되어 있다.If the lower substrate 102 has a larger area than the upper substrate 101, although not shown in the drawing, a polarizer is attached to one surface.

또한, 상기 하부기판(102)에는 편광판이 부착되지 않은 반대면은 상기 상부기판(101)의 공통전극과 대향되도록 구성되며, 게이트 구동 IC(106), 데이터 구동 IC(107) 그리고 서로 직교하는 게이트 라인(108) 및 데이터 라인(109)을 포함하여 구성된다.In addition, an opposite surface on which the polarizer is not attached to the lower substrate 102 is configured to face the common electrode of the upper substrate 101, and the gate driving IC 106, the data driving IC 107, and the gate perpendicular to each other are formed. Line 108 and data line 109.

상기 데이터 구동 IC(107)는 PCB 기판(103)의 구동회로로부터 생성된 각종 입력신호를 인가 받는다. 이때, 상기 입력신호가 흐르는 데이터 라인 구동입력배선(110)은 FPC(104)와 상기 데이터 구동 IC(107)에 접속되고, 상기 데이터 구동 IC(107)의 출력배선(111)은 데이터 라인(109)의 각 라인과 일대일 접속을 이룬다.The data driver IC 107 receives various input signals generated from the driver circuit of the PCB substrate 103. In this case, the data line driving input wiring 110 through which the input signal flows is connected to the FPC 104 and the data driving IC 107, and the output wiring 111 of the data driving IC 107 is the data line 109. Make a one-to-one connection with each line of).

상기 게이트 구동 IC(106)는 게이트 구동 입력배선(110)을 통해 FPC(104)로부터 PCB 기판(103)의 구동회로의 게이트 입력신호를 입력받아 액정표시장치의 구동에 필요한 게이트전압을 생성하여 출력단자로 출력한다. 이때, 게이트 구동 IC(106)의 출력단자는 게이트 출력배선(112)을 통해 게이트라인(108)의 각 라인과 일대일 접속을 이룬다.The gate driving IC 106 receives the gate input signal of the driving circuit of the PCB substrate 103 from the FPC 104 through the gate driving input wiring 110 to generate and output a gate voltage for driving the liquid crystal display device. Output to the terminal. At this time, the output terminal of the gate driving IC 106 makes one-to-one connection with each line of the gate line 108 through the gate output wiring 112.

상기 데이터 전송 케이블(105)은 상기 PCB 기판(103)의 구동회로에서 생성된 신호를 상기 데이터 구동 IC의 입력배선(110)에 인가하기 위해 PCB 기판(103)과 FPC(104)을 연결하도록 설치된다. 즉, 상기 PCB 기판(103)의 구동회로에서 생성된 신호는 데이터 전송 케이블(105)을 거쳐 FPC(104)의 데이터 구동 입력배선(110)으로 인가된다.The data transmission cable 105 is installed to connect the PCB substrate 103 and the FPC 104 in order to apply a signal generated in the driving circuit of the PCB substrate 103 to the input wiring 110 of the data driving IC. do. That is, the signal generated by the driving circuit of the PCB substrate 103 is applied to the data driving input wiring 110 of the FPC 104 via the data transmission cable 105.

그런데, 이와 같은 종래 기술에 따른 액정표시장치는 많은 양의 FPC(104)가 필요하다. 왜냐하면, 상기 구동 IC(106,107)의 입력단자에 각각 연결되는 입력배선(110)이 서로 단락되지 않으려면, 상기 FPC(104)의 폭이 넓어야 하기 때문이다.However, the LCD according to the related art requires a large amount of the FPC 104. This is because the width of the FPC 104 should be wide so that the input wirings 110 respectively connected to the input terminals of the driving ICs 106 and 107 are not shorted to each other.

그래서, 상기 FPC(104)의 사용량을 줄이기 위하여 데이터 구동 IC(107)와, 게이트 구동 IC(106)의 입력배선(110)이 하부기판(102)에 직접 형성되는 이른바 LOG(Line On Glass) 구조를 갖는 액정표시장치도 개발되었다.Thus, a so-called LOG (Line On Glass) structure in which the data driver IC 107 and the input wiring 110 of the gate driver IC 106 are formed directly on the lower substrate 102 in order to reduce the usage of the FPC 104. A liquid crystal display device having a has also been developed.

도 4는 일반적인 입력배선이 기판위에 직접 실장된 COG 방식의 액정표시장치를 나타낸 도면이다.4 is a diagram illustrating a COG type liquid crystal display device in which a general input wiring is directly mounted on a substrate.

도 4에 도시한 바와 같이, PCB 기판(103), 전송선이 형성된 FPC(104), 상부기판(101) 그리고 하부기판(102)으로 구성된다.As shown in FIG. 4, the circuit board includes a PCB substrate 103, an FPC 104 having a transmission line, an upper substrate 101, and a lower substrate 102.

상기 하부기판(102)은 하부기판(102)에 직접 실장된 게이트 구동 IC의 입력배선(114), 하부기판(102)에 직접 실장된 데이터 구동 IC의 입력배선(113) 및 공통전압배선(도시하지 않음)과, 게이트 구동 IC(106), 데이터 구동 IC(107), 게이트 라인(108) 그리고 데이터 라인(109)으로 구성된다.The lower substrate 102 may include an input wiring 114 of a gate driving IC mounted directly on the lower substrate 102, an input wiring 113 of a data driving IC mounted directly on the lower substrate 102, and a common voltage wiring (not shown). And the gate driver IC 106, the data driver IC 107, the gate line 108, and the data line 109.

상기 상부기판(101)에는 공통전극이 형성되어 있다. 도면에는 도시하지 않았지만, 상기 공통전극은 하부기판(102)의 공통전압 배선에 연결되어 있다.A common electrode is formed on the upper substrate 101. Although not shown, the common electrode is connected to the common voltage line of the lower substrate 102.

도 4에 나타낸 일반적인 액정표시장치는 PCB 기판(103)의 구동회로에서 액정표시장치의 구동에 필요한 각종 입력신호가 생성되고, 상기 입력신호는 FPC(104)의 전송선으로 입력되는 구조를 지닌다.The general liquid crystal display shown in FIG. 4 has a structure in which various input signals necessary for driving the liquid crystal display are generated in the driving circuit of the PCB substrate 103, and the input signals are input to the transmission line of the FPC 104.

상기 FPC(104)의 각 전송선은 하부기판(102)에 직접 실장된 게이트 구동 IC의 입력배선(114)과 데이터 구동 IC의 입력배선(113)에 일대일 접속을 이룬다.Each transmission line of the FPC 104 makes one-to-one connection with the input wiring 114 of the gate driving IC mounted directly on the lower substrate 102 and the input wiring 113 of the data driving IC.

상기 입력배선(113,114)에 인가된 각 입력신호들은 게이트 구동 IC(106)와 데이터 구동 IC(107)의 입력신호이고, 상기 구동 IC(106,107)의 출력신호는 각 게이트 라인(108)과 데이터 라인(109)에 인가된다. 그리고 상기 출력신호가 인가된 상기 게이트 라인(108)과 데이터 라인(109)의 신호에 따라 액정표시장치가 구동된다. The input signals applied to the input wirings 113 and 114 are input signals of the gate driving IC 106 and the data driving IC 107, and the output signals of the driving ICs 106 and 107 are the gate lines 108 and the data lines. 109 is applied. The liquid crystal display is driven according to the signals of the gate line 108 and the data line 109 to which the output signal is applied.

이하, 첨부된 도면을 참고하여 종래의 액정표시장치의 입력배선 및 그 형성방법을 설명하면 다음과 같다.Hereinafter, an input wiring and a method of forming the same will be described with reference to the accompanying drawings.

도 5는 종래 기술에 따른 액정표시장치의 입력배선을 나타낸 평면도이다.5 is a plan view illustrating input wiring of a liquid crystal display according to the related art.

도 5에 도시한 바와 같이, 일정한 간격을 갖고 형성되는 제 1 배선층(52) 및 제 2 배선층(54)과, 상기 제 1 배선층(52) 및 제 2 배선층(54)을 제 1, 제 2 콘택홀(56,57)을 통해 전기적으로 연결하는 제 3 배선층(58)으로 구성되어 있다.As shown in FIG. 5, the first and second wiring layers 52 and 54 formed at regular intervals, and the first and second wiring layers 52 and 54 are first and second contacts. The third wiring layer 58 is electrically connected through the holes 56 and 57.

도 6은 도 5의 Ⅱ-Ⅱ선에 따른 종래 액정표시장치의 LOG 입력배선의 구조단면도이다.FIG. 6 is a structural cross-sectional view of a LOG input line of a conventional liquid crystal display device according to line II-II of FIG. 5.

도 6에 도시한 바와 같이, 절연 기판(51)상의 일정영역에 제 1 배선층(52)이 형성되어 있고, 상기 제 1 배선층(52)을 포함한 절연 기판(51)의 전면에 제 1 층간 절연막(53)이 형성되어 있으며, 상기 제 1 층간 절연막(53)상에 제 2 배선층(54)이 형성되어 있다.As shown in FIG. 6, the first wiring layer 52 is formed in a predetermined region on the insulating substrate 51, and the first interlayer insulating film (1) is formed on the entire surface of the insulating substrate 51 including the first wiring layer 52. 53 is formed, and a second wiring layer 54 is formed on the first interlayer insulating film 53.

이어, 상기 제 2 배선층(54)을 포함한 절연 기판(51)의 전면에 BCB(Benzocyclobutene)와 같은 유기 절연물질로 제 2 층간 절연막(55)이 형성되어 있다.Next, a second interlayer insulating layer 55 is formed on an entire surface of the insulating substrate 51 including the second wiring layer 54 by an organic insulating material such as benzocyclobutene (BCB).

그리고 상기 제 1, 제 2 층간 절연막(53,55)이 선택적으로 제거되어 상기 제 1, 제 2 배선층(52,54)의 표면이 소정부분 노출되도록 제 1, 제 2 콘택홀(56,57)이 형성되어 있으며, 상기 제 1, 제 2 콘택홀(56,57)을 통해 상기 제 1, 제 2 배선층(52,54)과 전기적으로 연결하도록 상기 제 2 층간 절연막(55)상에 제 3 배선층(58)이 형성된다.The first and second contact holes 56 and 57 are selectively removed so that the surfaces of the first and second wiring layers 52 and 54 are partially exposed. And a third wiring layer on the second interlayer insulating layer 55 to electrically connect with the first and second wiring layers 52 and 54 through the first and second contact holes 56 and 57. 58 is formed.

도 7a 내지 도 7d는 종래의 액정표시장치의 입력배선 형성방법을 나타낸 공정단면도이다.7A to 7D are cross-sectional views illustrating a method of forming input wirings of a conventional liquid crystal display device.

도 7a에 도시한 바와 같이, 절연 기판(51)상에 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo) 등의 제 1 금속막을 증착하고, 포토 및 식각 공정을 통해 상기 제 1 금속막을 선택적으로 제거하여 제 1 배선층(52)을 형성한다.As shown in FIG. 7A, a first metal film of aluminum (Al), chromium (Cr), molybdenum (Mo), or the like is deposited on the insulating substrate 51, and the first metal film is selectively formed through a photo and etching process. Removal to form the first wiring layer 52.

도 7b에 도시한 바와 같이, 상기 제 1 배선층(52)을 포함한 절연 기판(51)의 전면에 제 1 층간 절연막(53)을 형성하고, 상기 제 1 층간 절연막(53)상에 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo) 등의 제 2 금속막을 증착한다.As shown in FIG. 7B, a first interlayer insulating film 53 is formed on the entire surface of the insulating substrate 51 including the first wiring layer 52, and aluminum (Al) is formed on the first interlayer insulating film 53. , A second metal film such as chromium (Cr) and molybdenum (Mo) is deposited.

이어, 포토 및 식각 공정을 통해 상기 제 2 금속막을 선택적으로 제거하여 제 2 배선층(54)을 형성한다.Subsequently, the second metal layer is selectively removed through a photo and etching process to form a second wiring layer 54.

도 7c에 도시한 바와 같이, 상기 제 2 배선층(54)을 포함한 절연 기판(51)의 전면에 제 2 층간 절연막(55)을 형성하고, 포토 및 식각 공정을 통해 상기 제 1 배선층(52) 및 제 2 배선층(54)의 표면이 소정부분 노출되도록 상기 제 2 층간 절연막(55) 및 제 1 층간 절연막(53)을 선택적으로 제거하여 제 1, 제 2 콘택홀(56,57)을 형성한다.As shown in FIG. 7C, a second interlayer insulating layer 55 is formed on the entire surface of the insulating substrate 51 including the second wiring layer 54, and the first wiring layer 52 and The first and second contact holes 56 and 57 are formed by selectively removing the second interlayer insulating film 55 and the first interlayer insulating film 53 so that the surface of the second wiring layer 54 is partially exposed.

도 7d에 도시한 바와 같이, 상기 제 1, 제 2 콘택홀(56,57)을 포함한 절연 기판(51)의 전면에 ITO(Indium Tin Oxide) 등의 제 3 금속막을 형성하고, 포토 및 식각 공정을 통해 상기 제 3 금속막을 선택적으로 제거하여 상기 제 1, 제 2 콘택홀(56,57)을 통해 상기 제 1, 제 2 배선층(52,54)과 전기적으로 연결되는 제 3 배선층(58)을 형성한다. As shown in FIG. 7D, a third metal film, such as indium tin oxide (ITO), is formed on the entire surface of the insulating substrate 51 including the first and second contact holes 56 and 57, and a photo and etching process is performed. Selectively removing the third metal layer through the third wiring layer 58 electrically connected to the first and second wiring layers 52 and 54 through the first and second contact holes 56 and 57. Form.

그러나 상기와 같은 종래의 액정표시장치의 입력배선 및 그 형성방법에 있어서 다음과 같은 문제점이 있었다.However, the input wiring and the method of forming the conventional liquid crystal display device as described above have the following problems.

즉, 두 개의 배선층을 일정한 간격을 두고 형성한 후에 두 배선층을 전기적으로 연결하기 위해 각각에 콘택홀을 형성하고, 상기 각 콘택홀을 통해 두 개의 배선층을 전기적으로 연결함으로써 콘택홀 형성에 따른 공간 차지에 의해 전체적인 면적이 증가한다. That is, after forming two wiring layers at regular intervals, contact holes are formed in each of the two wiring layers to electrically connect the wiring layers, and the two wiring layers are electrically connected through the contact holes, thereby occupying space according to contact hole formation. This increases the overall area.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 하나의 콘택홀을 통해 두 개의 배선층을 동시에 전기적으로 연결함으로서 면적을 줄이도록 한 액정표시장치의 입력배선 형성방법을 제공하는데 그 목적이 있다.Disclosure of Invention The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a method for forming an input wiring of a liquid crystal display device, which reduces the area by electrically connecting two wiring layers simultaneously through one contact hole. have.

상기와 같은 목적을 달성하기 위한 본 발명에 의한 액정표시장치의 입력배선형성방법은 절연 기판상의 일정영역에 제 1 배선층을 형성하는 단계와, 상기 제 1 배선층을 포함한 전면에 질화 실리콘막으로 제 1 층간 절연막을 형성하는 단계와, 상기 제 1 층간 절연막상에 몰리브덴을 형성하고 상기 몰리브덴을 선택적으로 제거하여 상기 제 1 배선층과 오버랩되도록 제 2 배선층을 형성하는 단계와, 상기 제 2 배선층을 포함한 전면에 질화 실리콘막으로 제 2 층간 절연막을 형성하는 단계와, 상기 제 1 배선층의 표면이 소정부분 노출되도록 SF6을 포함한 식각가스로 상기 제 2 층간 절연막, 제 2 배선층, 제 1 층간 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함한 전면에 ITO막을 형성하고 상기 ITO막을 선택적으로 제거하여 상기 콘택홀을 통해 상기 제 1, 제 2 배선층과 전기적으로 연결되는 제 3 배선층을 형성하는 단계를 포함하여 형성함을 특징으로 한다.According to the present invention, there is provided a method for forming an input wiring of a liquid crystal display according to the present invention, the method comprising: forming a first wiring layer in a predetermined region on an insulating substrate, and forming a first silicon layer on the entire surface including the first wiring layer. Forming an interlayer insulating film, forming molybdenum on the first interlayer insulating film and selectively removing the molybdenum to form a second wiring layer so as to overlap the first wiring layer, and to a front surface including the second wiring layer Forming a second interlayer insulating film with a silicon nitride film, and selectively removing the second interlayer insulating film, the second wiring layer, and the first interlayer insulating film with an etching gas including SF 6 to expose a predetermined portion of the surface of the first wiring layer. Forming a contact hole, forming an ITO film on the entire surface including the contact hole, and selectively removing the ITO film. Through the contact hole characterized in that the first and formed by a step of forming a third wiring layer to be electrically connected to the second wiring layer.

삭제delete

삭제delete

삭제delete

이하, 첨부된 도면을 참고하여 본 발명에 의한 액정표시장치의 입력배선 및 그 형성방법을 상세히 설명하면 다음과 같다.Hereinafter, an input wiring and a method of forming the liquid crystal display according to the present invention will be described in detail with reference to the accompanying drawings.

도 8은 본 발명에 의한 액정표시장치의 입력배선을 나타낸 평면도이다.8 is a plan view illustrating input wiring of a liquid crystal display according to the present invention.

도 8에 도시한 바와 같이, 일정한 폭을 갖고 형성되는 제 1 배선층(62)과, 상기 제 1 배선층(62)과 소정부분이 오버랩되면서 형성되는 제 2 배선층(64)과, 상기 제 1 배선층(62)의 표면이 소정부분 노출되도록 상기 제 2 배선층(64)을 관통해 형성되는 콘택홀(66)과, 상기 콘택홀(66)을 통해 상기 제 1, 제 2 배선층(62,64)을 동시에 전기적으로 연결하는 제 3 배선층(67)으로 구성되어 있다.As shown in FIG. 8, a first wiring layer 62 having a predetermined width, a second wiring layer 64 formed by overlapping a predetermined portion with the first wiring layer 62, and the first wiring layer ( A contact hole 66 formed through the second wiring layer 64 and the first and second wiring layers 62 and 64 through the contact hole 66 at the same time so that a predetermined portion of the surface of the surface 62 is exposed; It consists of the 3rd wiring layer 67 electrically connected.

도 9는 도 8의 Ⅳ-Ⅳ선에 따른 본 발명에 의한 액정표시장치의 입력배선을 나타낸 구조단면도이다.FIG. 9 is a structural cross-sectional view illustrating an input wiring of the liquid crystal display according to the present invention along the line IV-IV of FIG. 8.

도 9에 도시한 바와 같이, 절연 기판(61)상의 일정영역에 형성되는 제 1 배선층(62)과, 상기 제 1 배선층(62)을 포함한 절연 기판(61)의 전면에 형성되는 제 1 층간 절연막(63)과, 상기 제 1 층간 절연막(63)상에 상기 제 1 배선층(62)과 소정부분이 오버랩되면서 형성되는 제 2 배선층(64)과, 상기 제 2 배선층(64)을 포함한 절연 기판(61)의 전면에 형성되는 제 2 층간 절연막(65)과, 상기 제 1 배선층(62)의 표면이 소정부분 노출되도록 상기 제 2 층간 절연막(65), 제 2 배선층(64) 및 제 1 층간 절연막(63)을 관통하여 형성되는 콘택홀(66)과, 상기 콘택홀(66)을 통해 상기 제 1 배선층(62) 및 제 2 배선층(64)을 전기적으로 연결하기 위해 상기 제 2 층간 절연막(65)상에 형성되는 제 3 배선층(67)을 포함하여 구성되어 있다.As shown in FIG. 9, the first interlayer insulating film formed on the entire surface of the insulating substrate 61 including the first wiring layer 62 formed in a predetermined region on the insulating substrate 61 and the first wiring layer 62. An insulating substrate including a second wiring layer 64 and a second wiring layer 64 formed on the first interlayer insulating layer 63 while the first wiring layer 62 overlaps a predetermined portion; The second interlayer insulating film 65, the second wiring layer 64, and the first interlayer insulating film 65 formed on the entire surface of the layer 61 and the surface of the first wiring layer 62 are partially exposed. A second interlayer insulating layer 65 for electrically connecting the first and second wiring layers 62 and 64 through the contact hole 66 formed through the 63 and the contact hole 66. It is comprised including the 3rd wiring layer 67 formed on ().

여기서, 상기 제 1 배선층(62)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 티타늄 또는 탄탈륨 등의 금속이나, MoW, MoTa 또는 MoNo 등의 몰리브덴 합금(Mo alloy) 중에 하나이고, 상기 제 2 배선층(64)은 크롬(Cr), 몰리브덴(Mo), 티타늄 또는 탄탈륨 등의 금속이나, MoW, MoTa 또는 MoNo 등의 몰리브덴 합금(Mo alloy) 중에서 어느 하나이며, 상기 제 3 배선층(67)은 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), ITZO(Indium-Tin-Zinc-Oxide), Al, AlNd, Cr, Mo 중에서 적어도 하나를 선택하여 이용한다. Here, the first wiring layer 62 is one of a metal such as aluminum (Al), chromium (Cr), molybdenum (Mo), titanium or tantalum, or a molybdenum alloy (Mo alloy) such as MoW, MoTa or MoNo, The second wiring layer 64 is any one of a metal such as chromium (Cr), molybdenum (Mo), titanium, or tantalum, or a molybdenum alloy (Mo alloy) such as MoW, MoTa, or MoNo, and the third wiring layer 67 ) Is selected from at least one of ITO (Indium-Tin-Oxide), IZO (Indium-Zinc-Oxide), ITZO (Indium-Tin-Zinc-Oxide), Al, AlNd, Cr, Mo.

또한, 상기 제 1, 제 2 층간 절연막(63,65)은 질화 실리콘(Si3N4) 또는 산화 실리콘(SiO2) 등의 무기 절연물질, 아크릴(Acryl)계 유기화합물, 테프론(Teflon), BCB(benzocyclobuten), 사이토프(Cytop), PFCB(Perfluorocyclobutane) 등의 유전 상수가 작은 유기물질 중에서 적어도 하나로 형성된다.In addition, the first and second interlayer insulating layers 63 and 65 may be formed of an inorganic insulating material such as silicon nitride (Si 3 N 4 ) or silicon oxide (SiO 2 ), an acryl-based organic compound, Teflon, The dielectric constant of BCB (benzocyclobuten), cytotop (Cytop), PFCB (Perfluorocyclobutane) is formed at least one of small organic materials.

도 10a 내지 도 10d는 본 발명에 의한 액정표시장치의 금속배선 연결방법을 나타낸 공정단면도이다.10A through 10D are cross-sectional views illustrating a method for connecting metal wirings of a liquid crystal display according to the present invention.

도 10a에 도시한 바와 같이, 절연 기판(61)상에 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 티타늄 또는 탄탈륨 등의 금속이나, MoW, MoTa 또는 MoNo 등의 몰리브덴 합금(Mo alloy) 중에서 적어도 하나를 이용하여 제 1 금속막을 증착하고, 포토 및 식각 공정을 통해 상기 제 1 금속막을 선택적으로 제거하여 제 1 배선층(62)을 형성한다.As shown in FIG. 10A, a metal such as aluminum (Al), chromium (Cr), molybdenum (Mo), titanium, or tantalum, or a molybdenum alloy such as MoW, MoTa, or MoNo (Mo alloy) is formed on the insulating substrate 61. The first metal layer is deposited using at least one of the layers), and the first metal layer is selectively removed through a photo and etching process to form the first wiring layer 62.

여기서, 상기 제 1 금속막은 CVD 방법 또는 스퍼터링(sputtering) 등의 방법으로 1500∼4000Å 정도의 두께로 증착한다.Here, the first metal film is deposited to a thickness of about 1500 to 4000 kPa by a CVD method or a sputtering method.

도 10b에 도시한 바와 같이, 상기 제 1 배선층(62)을 포함한 절연 기판(61)의 전면에 제 1 층간 절연막(63)을 형성하고, 상기 제 1 층간 절연막(63)상에 제 2 금속막을 증착한다.As shown in FIG. 10B, a first interlayer insulating film 63 is formed on the entire surface of the insulating substrate 61 including the first wiring layer 62, and a second metal film is formed on the first interlayer insulating film 63. Deposit.

여기서, 상기 제 1 층간 절연막(63)은 질화 실리콘(Si3N4) 또는 산화 실리콘(SiO2) 등의 무기 절연물질, 또는 아크릴(Acryl)계 유기화합물, 테프론(Teflon), BCB(benzocyclobuten), 사이토프(Cytop) 또는 PFCB(Perfluorocyclobutane) 등의 유전 상수가 작은 유기물질 중에서 적어도 하나를 선택하여 형성한다.Here, the first interlayer insulating layer 63 may be an inorganic insulating material such as silicon nitride (Si 3 N 4 ) or silicon oxide (SiO 2 ), or an acrylic organic compound, Teflon, BCB (benzocyclobuten) It is formed by selecting at least one of organic materials having a low dielectric constant such as Cytop, Cytop, or PFCB (Perfluorocyclobutane).

한편, 상기 제 2 금속막은 크롬(Cr), 몰리브덴(Mo), 티타늄 또는 탄탈륨 등의 금속이나, MoW, MoTa 또는 MoNo 등의 몰리브덴 합금(Mo alloy) 중에서 적어도 하나를 CVD 방법 또는 스퍼터링 방법으로 1000~2000Å 정도의 두께로 증착한다.On the other hand, the second metal film is a metal such as chromium (Cr), molybdenum (Mo), titanium or tantalum, or at least one of molybdenum alloys (Mo alloy) such as MoW, MoTa or MoNo by the CVD method or sputtering method 1000 ~ Deposit at a thickness of about 2000.

이어, 포토 및 식각 공정을 통해 상기 제 2 금속막을 선택적으로 제거하여 상기 제 1 층간 절연막(63)을 사이에 두고 상기 제 1 배선층(62)과 오버랩되는 제 2 배선층(64)을 형성한다.Subsequently, the second metal layer may be selectively removed through a photo and etching process to form a second wiring layer 64 overlapping the first wiring layer 62 with the first interlayer insulating layer 63 therebetween.

도 10c에 도시한 바와 같이, 상기 제 2 배선층(64)을 포함한 절연 기판(61)의 전면에 제 2 층간 절연막(65)을 형성하고, 포토 및 식각 공정을 통해 상기 제 1 배선층(62)의 표면이 소정부분 노출되도록 상기 제 2 층간 절연막(65), 제 2 배선층(64), 제 1 층간 절연막(63)을 선택적으로 제거하여 콘택홀(66)을 형성한다.As shown in FIG. 10C, a second interlayer insulating film 65 is formed on the entire surface of the insulating substrate 61 including the second wiring layer 64, and the photolithography and etching processes are performed on the first wiring layer 62. The contact hole 66 is formed by selectively removing the second interlayer insulating layer 65, the second wiring layer 64, and the first interlayer insulating layer 63 so that the surface is partially exposed.

여기서, 상기 제 2 층간 절연막(65)은 상기 제 1 층간 절연막(63)과 동일 물질로 형성한다.Here, the second interlayer insulating film 65 is formed of the same material as the first interlayer insulating film 63.

한편, 상기 콘택홀(66)을 형성하기 위한 식각 공정은 SF6, SF6 + O2/He, C2F6+O2 등의 식각가스를 사용하거나, 불화암모늄 + 불산의 혼합 식각액을 사용하여 건식 혹은 습식법에 의하여 진행한다.Meanwhile, the etching process for forming the contact hole 66 may use an etching gas such as SF 6 , SF 6 + O 2 / He, C 2 F 6 + O 2 , or a mixed etchant of ammonium fluoride + hydrofluoric acid. Proceed by dry or wet method.

도 10d에 도시한 바와 같이, 상기 콘택홀(66)을 포함한 절연 기판(61)의 전면에 제 3 금속막을 형성하고, 포토 및 식각 공정을 통해 상기 제 3 금속막을 선택적으로 제거하여 상기 콘택홀(66)을 통해 상기 제 1, 제 2 배선층(62,64)과 전기적으로 연결되는 제 3 배선층(67)을 형성한다.As shown in FIG. 10D, a third metal film is formed on the entire surface of the insulating substrate 61 including the contact hole 66, and the third metal film is selectively removed through photo and etching processes. A third wiring layer 67 is formed to be electrically connected to the first and second wiring layers 62 and 64 through 66.

여기서, 상기 제 3 금속막은 전도성 물질인 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide) 또는 ITZO(Indium-Tin-Zinc-Oxide), Al, AlNd, Cr, Mo 등을 CVD 방법 또는 스퍼터링 방법으로 증착한다.Here, the third metal layer is a CVD method using a conductive material such as Indium-Tin-Oxide (ITO), Indium-Zinc-Oxide (IZO), or Indium-Tin-Zinc-Oxide (ITZO), Al, AlNd, Cr, Mo, etc. Or by sputtering.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.On the other hand, the present invention described above is not limited to the above-described embodiment and the accompanying drawings, it is possible that various substitutions, modifications and changes within the scope without departing from the technical spirit of the present invention. It will be apparent to those of ordinary skill in Esau.

이상에서 설명한 바와 같이 본 발명에 의한 액정표시장치의 입력배선 형성방법은 다음과 같은 효과가 있다.As described above, the input wiring forming method of the liquid crystal display according to the present invention has the following effects.

즉, 하나의 콘택홀을 통해 두 개의 배선층을 동시에 연결시킴으로써 전체적인 면적을 줄일 수 있다.That is, by connecting two wiring layers simultaneously through one contact hole, the overall area can be reduced.

도 1은 일반적인 액정표시장치를 나타낸 개략적인 구성도1 is a schematic configuration diagram showing a general liquid crystal display device

도 2는 도 1의 박막 트랜지스터를 나타낸 단면도2 is a cross-sectional view illustrating the thin film transistor of FIG. 1.

도 3은 일반적인 COG 방식 액정표시장치의 구조단면도3 is a structural cross-sectional view of a general COG type liquid crystal display device

도 4는 일반적인 입력배선이 기판위에 직접 실장된 COG 방식의 액정표시장치를 나타낸 도면4 illustrates a COG type liquid crystal display device in which a general input wiring is directly mounted on a substrate.

도 5는 종래 기술에 따른 액정표시장치의 입력배선을 나타낸 평면도5 is a plan view illustrating input wiring of a liquid crystal display according to the related art.

도 6은 도 5의 Ⅱ-Ⅱ선에 따른 종래 액정표시장치의 LOG 입력배선의 구조단면도FIG. 6 is a structural cross-sectional view of a LOG input line of a conventional LCD according to line II-II of FIG. 5.

도 7a 내지 도 7d는 종래의 액정표시장치의 입력배선 형성방법을 나타낸 공정단면도7A to 7D are cross-sectional views illustrating a method of forming input wirings of a conventional liquid crystal display device.

도 8은 본 발명에 의한 액정표시장치의 입력배선을 나타낸 평면도8 is a plan view showing the input wiring of the liquid crystal display according to the present invention.

도 9는 도 8의 Ⅳ-Ⅳ선에 따른 본 발명에 의한 액정표시장치의 입력배선을 나타낸 구조단면도FIG. 9 is a structural cross-sectional view illustrating input wirings of a liquid crystal display according to the present invention according to line IV-IV of FIG. 8.

도 10a 내지 도 10d는 본 발명에 의한 액정표시장치의 입력배선 형성방법을 나타낸 공정단면도10A through 10D are cross-sectional views illustrating a method of forming input wirings of a liquid crystal display according to the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

61 : 절연 기판 62 : 제 1 배선층61: insulating substrate 62: first wiring layer

63 : 제 1 층간 절연막 64 : 제 2 배선층63: first interlayer insulating film 64: second wiring layer

65 : 제 2 층간 절연막 66 : 콘택홀65 second interlayer insulating film 66 contact hole

67 : 제 3 배선층67: third wiring layer

Claims (11)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 절연 기판상의 일정영역에 제 1 배선층을 형성하는 단계;Forming a first wiring layer in a predetermined region on the insulating substrate; 상기 제 1 배선층을 포함한 전면에 질화 실리콘막으로 제 1 층간 절연막을 형성하는 단계;Forming a first interlayer insulating film with a silicon nitride film over the entire surface including the first wiring layer; 상기 제 1 층간 절연막상에 몰리브덴을 형성하고 상기 몰리브덴을 선택적으로 제거하여 상기 제 1 배선층과 오버랩되도록 제 2 배선층을 형성하는 단계;Forming molybdenum on the first interlayer insulating film and selectively removing the molybdenum to form a second wiring layer to overlap the first wiring layer; 상기 제 2 배선층을 포함한 전면에 질화 실리콘막으로 제 2 층간 절연막을 형성하는 단계;Forming a second interlayer insulating film with a silicon nitride film over the entire surface including the second wiring layer; 상기 제 1 배선층의 표면이 소정부분 노출되도록 SF6을 포함한 식각가스로 상기 제 2 층간 절연막, 제 2 배선층, 제 1 층간 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계;Forming a contact hole by selectively removing the second interlayer insulating layer, the second wiring layer, and the first interlayer insulating layer with an etching gas including SF 6 to expose a predetermined portion of the surface of the first wiring layer; 상기 콘택홀을 포함한 전면에 ITO막을 형성하고 상기 ITO막을 선택적으로 제거하여 상기 콘택홀을 통해 상기 제 1, 제 2 배선층과 전기적으로 연결되는 제 3 배선층을 형성하는 단계를 포함하여 형성함을 특징으로 하는 액정표시장치의 입력배선 형성방법.And forming a third wiring layer electrically connected to the first and second wiring layers through the contact hole by forming an ITO film on the entire surface including the contact hole and selectively removing the ITO film. The input wiring forming method of the liquid crystal display device. 제 6 항에 있어서, 상기 제 1 배선층은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 티타늄 또는 탄탈륨 등의 금속이나, MoW, MoTa, 또는 MoNo 등의 몰리브덴 합금 중에서 적어도 하나를 CVD 또는 스퍼터링 방법을 증착한 후 선택적으로 제거하여 형성하는 것을 특징으로 하는 액정표시장치의 입력배선 형성방법. The method of claim 6, wherein the first wiring layer is a metal such as aluminum (Al), chromium (Cr), molybdenum (Mo), titanium or tantalum, or at least one of molybdenum alloys such as MoW, MoTa, or MoNo CVD or And forming a sputtering method by selectively removing the sputtering method. 삭제delete 삭제delete 삭제delete 삭제delete
KR10-2002-0053791A 2002-09-06 2002-09-06 method for forming input metal line of liquid crystal display device KR100499570B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0053791A KR100499570B1 (en) 2002-09-06 2002-09-06 method for forming input metal line of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0053791A KR100499570B1 (en) 2002-09-06 2002-09-06 method for forming input metal line of liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20040021987A KR20040021987A (en) 2004-03-11
KR100499570B1 true KR100499570B1 (en) 2005-07-05

Family

ID=37325947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0053791A KR100499570B1 (en) 2002-09-06 2002-09-06 method for forming input metal line of liquid crystal display device

Country Status (1)

Country Link
KR (1) KR100499570B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060139551A1 (en) * 2004-12-27 2006-06-29 Yohei Kimura Display device
KR101217500B1 (en) * 2005-12-26 2013-01-02 엘지디스플레이 주식회사 Liquid crystal display device and method for fabricating thereof
KR101254743B1 (en) * 2006-06-28 2013-04-15 엘지디스플레이 주식회사 Thin film transistor array substrate, and manufacturing method thereof
CN110095889B (en) * 2018-01-30 2022-06-17 瀚宇彩晶股份有限公司 Display panel and manufacturing method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990009398A (en) * 1997-07-09 1999-02-05 구자홍 Structure of data application part of liquid crystal display
KR19990070487A (en) * 1998-02-20 1999-09-15 구자홍 Liquid crystal display manufacturing method and liquid crystal display device by the manufacturing method
JP2000091423A (en) * 1998-09-16 2000-03-31 Nec Corp Multilayer wiring semiconductor device and its manufacture
KR20010045446A (en) * 1999-11-05 2001-06-05 구본준 Method of Fabricating Liquid Crystal Display Device
KR20020056622A (en) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 Reflective or semi-transparent type liquid crystal display and manufacturing method of the same
US9142306B2 (en) * 2013-01-11 2015-09-22 Atmel Corporation Selecting memory cells using source lines

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990009398A (en) * 1997-07-09 1999-02-05 구자홍 Structure of data application part of liquid crystal display
KR19990070487A (en) * 1998-02-20 1999-09-15 구자홍 Liquid crystal display manufacturing method and liquid crystal display device by the manufacturing method
JP2000091423A (en) * 1998-09-16 2000-03-31 Nec Corp Multilayer wiring semiconductor device and its manufacture
KR20010045446A (en) * 1999-11-05 2001-06-05 구본준 Method of Fabricating Liquid Crystal Display Device
KR20020056622A (en) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 Reflective or semi-transparent type liquid crystal display and manufacturing method of the same
US9142306B2 (en) * 2013-01-11 2015-09-22 Atmel Corporation Selecting memory cells using source lines

Also Published As

Publication number Publication date
KR20040021987A (en) 2004-03-11

Similar Documents

Publication Publication Date Title
KR100602062B1 (en) Liquid crystal display apparatus of horizontal electronic field applying type and fabricating method thereof
KR101108782B1 (en) Liquid Crystal Display device and the fabrication method thereof
US20040252267A1 (en) Liquid crystal display device and method for manufacturing the same
US8027009B2 (en) Liquid crystal display device and method of manufacturing the same
US20030179158A1 (en) Wiring substrate connected structure, and display device
KR20040024666A (en) Liquid crystal display and method of manufacturing the same
KR20030016534A (en) liquid crystal display devices
KR20110067261A (en) Liquid crystal display device and method for manufacturing thereof
US6665045B2 (en) Liquid crystal display panel and method of manufacturing the same
US7385661B2 (en) In-plane switching mode liquid crystal display device and method of manufacturing the same
US20030122978A1 (en) Liquid crystal display device having single bodied compensating pattern and method of fabricating the same
US20040263752A1 (en) Liquid crystal display device and method for manufacturing the same
KR20040086926A (en) Liquid crystal display apparatus of horizontal electronic field applying type and fabricating method thereof
KR100685945B1 (en) Liquid crystal display and manufacturing method of the same
KR100499570B1 (en) method for forming input metal line of liquid crystal display device
KR101182302B1 (en) Liquid Crystal Display Device and method of manufacturing the same
KR100864925B1 (en) Liquid crystal display device
KR100525442B1 (en) liquid crystal display device and method for fabricating the same
KR20050064753A (en) An array plate for lcd and the fabrication method thereof
KR100710151B1 (en) Thin Film Transistor Liquid Crystal Display Panel
KR20080061204A (en) In-plane switching mode liquid crystal display device
KR20120113850A (en) Liquid crystal display device and method for fabricating the same
KR100504572B1 (en) Liquid crystal display apparatus of horizontal electric field applying type and fabricating method thereof
KR100928488B1 (en) LCD and its manufacturing method
KR101340992B1 (en) Liquid crystal display device and the method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 15