KR100496424B1 - Flat Panel Display with improved white balance - Google Patents

Flat Panel Display with improved white balance Download PDF

Info

Publication number
KR100496424B1
KR100496424B1 KR10-2003-0024505A KR20030024505A KR100496424B1 KR 100496424 B1 KR100496424 B1 KR 100496424B1 KR 20030024505 A KR20030024505 A KR 20030024505A KR 100496424 B1 KR100496424 B1 KR 100496424B1
Authority
KR
South Korea
Prior art keywords
light emitting
unit pixels
transistor
emitting device
transistors
Prior art date
Application number
KR10-2003-0024505A
Other languages
Korean (ko)
Other versions
KR20040090601A (en
Inventor
구재본
박상일
이을호
김진수
정진웅
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2003-0024505A priority Critical patent/KR100496424B1/en
Priority to US10/813,391 priority patent/US7532184B2/en
Priority to CN2004100328864A priority patent/CN1541037B/en
Publication of KR20040090601A publication Critical patent/KR20040090601A/en
Application granted granted Critical
Publication of KR100496424B1 publication Critical patent/KR100496424B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Abstract

본 발명은 각 화소의 R, G, B 단위화소에 있어서, 구동 트랜지스터의 멀티게이트사이의 오프셋영역의 도핑농도를 달리하여 저항값을 변화시켜 줌으로써, 화이트 밸런스를 개선할 수 있는 평판표시장치를 개시한다.The present invention discloses a flat panel display that can improve white balance by varying the resistance value by varying the doping concentration of the offset region between the multi-gates of the driving transistor in R, G, and B unit pixels of each pixel. do.

본 발명의 평판표시장치는 각각 적색(R), 녹색(G), 청색(B)을 구현하기 위한 R, G, B 단위화소를 구비하고, 상기 각 단위화소가 멀티 게이트를 갖는 트랜지스터를 구비하는 다수의 화소를 포함하며, 상기 R, G, B 단위화소중 적어도 2개의 단위화소의 트랜지스터는 멀티 게이트사이에 서로 다른 저항값을 갖는 오프셋영역을 구비한다.The flat panel display device of the present invention includes R, G, and B unit pixels for implementing red (R), green (G), and blue (B), respectively, and each unit pixel includes a transistor having a multi-gate. The transistor of at least two unit pixels among the R, G, and B unit pixels includes a plurality of pixels and includes an offset region having different resistance values between the multi gates.

상기 서로 다른 저항값을 갖는 단위화소는 각각 발광소자를 구비하고, 상기 각 단위화소의 발광소자로의 전류공급을 제어하는 상기 트랜지스터는 모두 동일한 크기를 갖는 채널층을 구비한다. 또한, 상기 R, G, B 단위화소의 트랜지스터의 오프셋영역은 서로 다른 도핑농도를 갖으며, 상기 트랜지스터중 발광효율이 가장 높은 발광소자를 구동시켜주기 위한 트랜지스터의 오프셋영역은 상기 발광소자보다 발광효율이 낮은 발광소자를 구동시켜 주기 위한 트랜지스터의 오프셋영역보다 불순물의 도핑농도가 낮은 것을 특징으로 한다.Each of the unit pixels having different resistance values includes a light emitting device, and all of the transistors for controlling the supply of current to the light emitting devices of the unit pixels all have channel layers having the same size. In addition, the offset regions of the transistors of the R, G, and B unit pixels have different doping concentrations, and the offset regions of the transistors for driving the light emitting elements having the highest luminous efficiency among the transistors are higher than the light emitting elements. The doping concentration of the impurity is lower than that of the offset region of the transistor for driving the low light emitting device.

Description

화이트밸런스가 개선된 평판표시장치{Flat Panel Display with improved white balance}Flat Panel Display with improved white balance

본 발명은 풀칼라 평판표시장치에 관한 것으로서, 보다 구체적으로는 멀티게이트사이의 오프셋영역의 도핑농도를 달리하여 멀티게이트사이의 저항값을 변화시켜 줌으로써, 화이트밸런스를 구현할 수 있는 평판표시장치 에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a full color flat panel display device, and more particularly, to a flat display device capable of implementing white balance by varying the resistance value between the multi gates by varying the doping concentration of the offset region between the multi gates. will be.

일반적으로, 평판표시장치인 유기전계 발광표시장치는 도 1에 도시된 바와같이 매트릭스형태로 배열된 다수의 화소(100)를 구비하며, 각 화소(100)가 적색(R)을 구현하기 위한 단위화소(110R), 녹색(G)을 구현하기 위한 단위화소(120G), 청색(B)을 구현하기 위한 단위화소(130B)의 3개의 단위화소로 이루어진다. In general, an organic light emitting display device, which is a flat panel display device, includes a plurality of pixels 100 arranged in a matrix form as shown in FIG. 1, and each pixel 100 is a unit for implementing red (R). It consists of three unit pixels: a pixel 110R, a unit pixel 120G for implementing green (G), and a unit pixel 130B for implementing blue (B).

상기 R 단위화소(110R)는 적색(R) 발광층을 구비한 적색 EL소자(115)와, 상기 적색 EL소자(115)에 전류를 공급하기 위한 구동 트랜지스터(113)와, 상기 구동 트랜지스터(113)로부터 적색 EL소자(113)로의 전류공급을 스위칭하기 위한 스위칭 트랜지스터(111)로 이루어진다. 상기 G 단위화소(120G)는 녹색(G) 발광층을 구비한 녹색 EL 소자(125)와, 상기 녹색 EL소자(125)에 전류를 공급하기 위한 구동 트랜지스터(123)와, 상기 구동트랜지스터(123)로부터 녹색EL 소자(123)로의 전류공급을 스위칭하기 위한 스위칭 트랜지스터(121)로 이루어진다. 상기 B 단위화소(130B)는 청색(B) 발광층을 구비한 청색 EL소자(135)와, 상기 청색 EL소자(135)에 전류를 공급하기 위한 구동 트랜지스터(133)와, 상기 구동트랜지스터(133)로부터 상기 청색EL소자(135)로의 전류공급을 스위칭하기 위한 스위칭 트랜지스터(131)로 이루어진다. The R unit pixel 110R includes a red EL element 115 having a red (R) light emitting layer, a driving transistor 113 for supplying current to the red EL element 115, and the driving transistor 113. To the red EL element 113 from the switching transistor 111 for switching. The G unit pixel 120G includes a green EL element 125 having a green (G) light emitting layer, a driving transistor 123 for supplying current to the green EL element 125, and the driving transistor 123. Switching transistor 121 for switching the supply of current to the green EL element 123. The B unit pixel 130B includes a blue EL element 135 having a blue (B) light emitting layer, a driving transistor 133 for supplying current to the blue EL element 135, and the driving transistor 133. And a switching transistor 131 for switching the current supply to the blue EL element 135 from the above.

통상적으로, OELD 의 R, G, B 단위화소(110R, 120G, 130B)는 구동 트랜지스터(113, 123, 133)의 크기 즉, 채널층의 길이(L)에 대한 폭(W)의 비(W/L)가 모두 동일하며, EL소자은 B, R, G 순으로 높은 발광효율을 갖는다. 그러므로, R, G, B 단위화소(110R, 120G, 130B)의 구동 트랜지스터(113, 123, 133)의 채널층의 크기(W/L)가 모두 동일한 반면에 각 R, G, B EL층(115, 125, 135)의 발광효율은 서로 다르기 때문에, 화이트 밸런스(white balance)를 구현하기 어려웠다.Typically, the R, G, and B unit pixels 110R, 120G, and 130B of the OELD have a size W of the driving transistors 113, 123, and 133, that is, a ratio W of the width W to the length L of the channel layer. / L) are all the same, and the EL element has high luminous efficiency in order of B, R, and G. Therefore, while the size (W / L) of the channel layers of the driving transistors 113, 123, and 133 of the R, G, and B unit pixels 110R, 120G, and 130B are all the same, each of the R, G, and B EL layers ( Since the luminous efficiencies of the 115, 125, and 135 are different from each other, it is difficult to realize a white balance.

화이트 밸런스를 구현하기 위해서는, 발광효율이 높은 EL 소자, 예를 들어 녹색 EL소자에는 상대적으로 작은 양의 전류를 공급하여야 하며, 발광효율이 낮은 적색 및 청색 EL 소자에는 상대적으로 커다란 양의 전류를 공급해주어야 한다.In order to realize white balance, a relatively small amount of current must be supplied to an EL device having a high luminous efficiency, for example, a green EL device, and a relatively large amount of current is supplied to a red and blue EL device having a low luminous efficiency. You should.

이때, 구동 트랜지스터를 통해 EL소자로 흐르는 전류(Id)는 구동 트랜지스터가 포화상태에서 동작할 때이므로, 식 (1)과 같기 표현된다 At this time, the current Id flowing through the driving transistor to the EL element is expressed as in Equation (1) since the driving transistor is operated in a saturated state.

그러므로, 화이트 밸런스를 구현하기 위해 EL소자로 흐르는 전류를 제어하기 위한 방법중 하나로 R, G, B 단위화소의 구동 트랜지스터의 크기 즉, 트랜지스터의 채널층의 길이(L)에 대한 폭(W)의 비(W/L)를 다르게 하여 R, G, B 단위화소의 EL소자에 흐르는 전류량을 조절하는 방법이 있다. 이와같이 트랜지스터의 크기에 따라 EL 소자로 흐르는 전류량을 조절하는 방법은 일본특허 공개공보 2001-109399호에 개시되었다. 일본특허는 R, G, B 단위화소별 EL 소자의 발광효율에 따라 R, G, B 단위화소의 구동 트랜지스터의 크기를 다르게 형성하였다. 즉, 발광효율이 높은 녹색(G)을 구현하기 위한 단위화소의 구동 트랜지스터의 크기를 상대적으로 발광효율이 낮은 적색(R) 또는 청색(B)을 구현하기 위한 단위화소의 구동 트랜지스터보다 작게 형성하여 줌으로써, R, G, B 단위화소의 EL 소자로 흐르는 전류량을 제어하였다.Therefore, one of the methods for controlling the current flowing to the EL element to realize the white balance is the size of the driving transistors of the R, G, and B unit pixels, that is, the width W of the channel length L of the transistor. There is a method of controlling the amount of current flowing through the EL elements of R, G, and B unit pixels by varying the ratio (W / L). Thus, a method of controlling the amount of current flowing to the EL element according to the size of the transistor is disclosed in Japanese Patent Laid-Open No. 2001-109399. In the Japanese patent, the size of the driving transistors of the R, G and B unit pixels is formed differently according to the luminous efficiency of the EL element for each of the R, G and B unit pixels. That is, the size of the driving transistor of the unit pixel for implementing green (G) having high luminous efficiency is made smaller than that of the unit transistor for implementing red (R) or blue (B) having low luminous efficiency. The amount of current flowing to the EL elements of the R, G, and B unit pixels was controlled by zooming.

화이트 밸런스를 구현하기 위한 또 다른 방법으로 R, G, B 단위화소의 발광층의 면적을 다르게 형성하는 방법이 있는데, 이는 일본공개특허 2001-290441에 개시되었다. 상기 일본특허는 R, G, B 단위화소의 EL소자의 발광효율에 따라 발광면적을 서로 다르게 형성하여, R, G, B 단위화소의 휘도를 동일하게 발생시켰다. 즉, 발광효율이 높은 G 단위화소보다 발광효율이 낮은 R 단위화소 또는 B 단위화소의 발광면적을 상대적으로 크게 형성하여 R, G, B 단위화소를 통해 동일한 휘도가 발생되도록 하였다.Another method for implementing the white balance is a method of differently forming the area of the light emitting layer of the R, G, B unit pixels, which is disclosed in Japanese Patent Laid-Open No. 2001-290441. The Japanese patent forms light emitting areas differently according to the luminous efficiency of EL elements of R, G and B unit pixels, thereby generating the same luminance of R, G and B unit pixels. That is, the light emitting area of the R unit pixel or B unit pixel having low luminous efficiency than the G unit pixel having high luminous efficiency is formed to be relatively large so that the same luminance is generated through the R, G, and B unit pixels.

그러나, 상기한 바와같은 종래의 화이트 밸런스를 구현하기 위한 방법은 R, G, B 단위화소중 발광효율이 낮은 단위화소의 발광면적을 크게 형성하거나, 또는 R, G, B 단위화소중 발광효율이 낮은 단위화소의 트랜지스터의 크기를 증가시켜 줌으로써, 각 화소가 차지하는 면적이 증가하게 되고, 이에 따라 고해상도에 적용하기 어려운 문제점이 있었다.However, the conventional method for implementing the white balance as described above is to form a large light emitting area of the unit pixels of low luminous efficiency among the R, G, B unit pixels, or to increase the luminous efficiency of the R, G, B unit pixels. By increasing the size of the transistor of a low unit pixel, the area occupied by each pixel increases, and thus there is a problem that it is difficult to apply to high resolution.

따라서, 본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 화소면적을 증가시키 않고 화이트 밸런스를 구현할 수 있는 평판표시장치 및 그의 제조방법을 제공하는 데 그 목적이 있다.Accordingly, an object of the present invention is to provide a flat panel display device and a method for manufacturing the same, which can achieve white balance without increasing the pixel area.

본 발명의 다른 목적은 R, G, B 단위화소별 구동 트랜지스터의 멀티게이트사이의 오프셋영역의 저항값을 달리하여 화이트 밸런스를 구현할 수 있는 평판표시장치를 제공하는 데 그 목적이 있다.Another object of the present invention is to provide a flat panel display which can realize white balance by varying the resistance value of the offset region between the multi-gates of the driving transistors for each R, G, and B unit pixels.

본 발명의 다른 목적은 R, G, B 단위화소별 구동 트랜지스터의 멀티게이트사이의 오프셋영역의 도핑농도를 달리하여 화이트 밸런스를 구현할 수 있는 평판표시장치를 제공하는 데 있다.Another object of the present invention is to provide a flat panel display which can realize white balance by varying the doping concentration of the offset region between the multi-gates of the driving transistors for each R, G, and B unit pixels.

상기한 바와 같은 목적을 달성하기 위하여, 본 발명은 각각 적색(R), 녹색(G), 청색(B)을 구현하기 위한 R, G, B 단위화소를 구비하고, 상기 각 단위화소가 멀티 게이트를 갖는 트랜지스터를 구비하는 다수의 화소를 포함하며, 상기 R, G, B 단위화소중 적어도 2개의 단위화소의 트랜지스터는 멀티 게이트사이에 서로 다른 저항값을 갖는 오프셋영역을 구비하는 평판표시장치를 제공하는 것을 특징으로 한다.In order to achieve the object as described above, the present invention is provided with R, G, B unit pixels for implementing red (R), green (G), blue (B), respectively, wherein each unit pixel is a multi-gate And a plurality of pixels including a transistor having a transistor, wherein at least two unit pixels of the R, G, and B unit pixels have offset regions having different resistance values between multiple gates. Characterized in that.

상기 서로 다른 저항값을 갖는 단위화소는 각각 발광소자를 포함하며, 상기 각 단위화소의 발광소자로의 전류공급을 제어하는 상기 트랜지스터는 모두 동일한 크기를 갖는 채널층을 구비하는 것을 특징으로 한다.Each of the unit pixels having different resistance values includes a light emitting device, and the transistors for controlling the supply of current to the light emitting devices of the respective unit pixels all have channel layers having the same size.

R, G, B 단위화소는 각각 상기 트랜지스터에 의해 구동되는 발광소자를 구비하고, 상기 트랜지스터의 오프셋영역의 저항값은 상기 트랜지스터에 의해 구동되는 상기 발광소자의 발광효율에 따라 결정되며, 상기 트랜지스터중 발광효율이 가장 높은 발광소자를 구동시켜주기 위한 트랜지스터의 오프셋영역의 저항값은 상기 발광소자보다 상대적으로 발광효율이 낮은 발광소자를 구동시켜 주기 위한 트랜지스터의 오프셋영역의 저항값보다 큰 것을 특징으로 한다.Each of the R, G, and B unit pixels includes a light emitting device driven by the transistor, and a resistance value of an offset region of the transistor is determined according to the luminous efficiency of the light emitting device driven by the transistor. The resistance value of the offset region of the transistor for driving the light emitting device having the highest luminous efficiency is greater than the resistance value of the offset region of the transistor for driving the light emitting device having a lower luminous efficiency than the light emitting device. .

상기 R, G, B 단위화소의 트랜지스터의 오프셋영역은 서로 다른 도핑농도를 갖으며, 상기 트랜지스터중 발광효율이 가장 높은 발광소자를 구동시켜주기 위한 트랜지스터의 오프셋영역은 상기 발광소자보다 발광효율이 낮은 발광소자를 구동시켜 주기 위한 트랜지스터의 오프셋영역보다 불순물의 도핑농도가 낮은 것을 특징으로 한다.The offset regions of the transistors of the R, G, and B unit pixels have different doping concentrations, and the offset regions of the transistors for driving the light emitting devices having the highest luminous efficiency among the transistors have lower luminous efficiency than the light emitting devices. The doping concentration of the impurity is lower than that of the offset region of the transistor for driving the light emitting device.

각 화소는 상기 R, G, B 단위화소의 트랜지스터중 적어도 2개의 트랜지스터의 오프셋영역이 서로 다른 도핑농도로 불순물이 도핑되며, 상기 트랜지스터중 발광효율이 높은 발광소자를 구동시켜 주기 위한 트랜지스터의 오프셋영역은 다른 트랜지스터의 오프셋영역보다 낮은 불순물농도로 도핑되는 것을 특징으로 한다.In each pixel, an offset region of at least two transistors among the transistors of the R, G, and B unit pixels is doped with impurities at different doping concentrations, and an offset region of the transistor for driving a light emitting device having high luminous efficiency among the transistors Is doped with a lower impurity concentration than the offset region of another transistor.

이하, 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

도 2 내지 도 4는 본 발명의 실시예에 따른 유기전계 발광표시장치의 평면구조를 도시한 것으로서, R, G, B 단위화소의 구동 트랜지스터에 한정하여 도시한 것이다.2 to 4 illustrate a planar structure of an organic light emitting display device according to an exemplary embodiment of the present invention, which is limited to driving transistors of R, G, and B pixel units.

도 2를 참조하면, R 단위화소의 구동 트랜지스터(113)는 반도체층(210)과, 멀티 게이트(231), (235) 및 소오스/드레인 전극(251), (255)을 구비한다. 상기 반도체층(210)은 멀티 게이트(231), (235)에 대응되는 부분에 형성된 멀티 채널층(223), (227)과, 상기 채널층(223), (227)의 일측에 형성된 고농도 소오스/드레인 영역(221), (225)을 구비한다. 상기 고농도 소오스/드레인 영역(221), (225)은 각각 콘택(241), (245)을 통해 소오스/드레인 전극(251), (255)과 전기적으로 연결된다.Referring to FIG. 2, the driving transistor 113 of the R unit pixel includes a semiconductor layer 210, multi-gates 231, 235, and source / drain electrodes 251 and 255. The semiconductor layer 210 may include the multi channel layers 223 and 227 formed at portions corresponding to the multi gates 231 and 235, and a high concentration source formed at one side of the channel layers 223 and 227. / Drain regions 221 and 225. The high concentration source / drain regions 221 and 225 are electrically connected to the source / drain electrodes 251 and 255 through the contacts 241 and 245, respectively.

또한, 상기 반도체층(210)은 상기 멀티 게이트(231), (235)사이 즉, 멀티 채널층(223), (227)사이에 형성된 오프셋영역(260)을 더 구비한다. 상기 오프셋영역(260)은 고농도 소오스/드레인 영역(221), (225)과 동일한 도전형을 갖으며, 상대적으로 저농도의 불순물이 도핑된 영역이다. In addition, the semiconductor layer 210 further includes an offset region 260 formed between the multi-gates 231 and 235, that is, between the multi-channel layers 223 and 227. The offset region 260 has the same conductivity type as the high concentration source / drain regions 221 and 225 and is a region doped with a relatively low concentration of impurities.

도 3를 참조하면, G 단위화소의 구동 트랜지스터(123)는 반도체층(310)과, 멀티 게이트(331), (335) 및 소오스/드레인 전극(351), (355)을 구비한다. 상기 반도체층(310)은 멀티 게이트(331), (335)에 대응되는 부분에 형성된 멀티 채널층(323), (327)과, 상기 멀티 채널층(323), (327)의 일측에 형성된 고농도 소오스/드레인 영역(321), (325)을 구비한다. 상기 고농도 소오스/드레인 영역(321), (325)은 각각 콘택(341), (345)을 통해 소오스/드레인 전극(351), (355)과 전기적으로 연결된다.Referring to FIG. 3, the driving transistor 123 of the G unit pixel includes a semiconductor layer 310, multi gates 331, 335, and source / drain electrodes 351 and 355. The semiconductor layer 310 has a high concentration formed on one side of the multi channel layers 323 and 327 formed at portions corresponding to the multi gates 331 and 335, and the multi channel layers 323 and 327. Source / drain regions 321 and 325. The high concentration source / drain regions 321 and 325 are electrically connected to the source / drain electrodes 351 and 355 through the contacts 341 and 345, respectively.

상기 반도체층(310)은 상기 멀티 게이트(331), (335)사이 즉, 멀티 채널층(323), (327)사이에 형성된 오프셋영역(360)을 더 구비한다. 이때, 상기 오프셋영역(360)은 불순물이 도핑되지 않은 진성영역이다. 따라서, 발광효율이 가장 높은 G 단위화소에서는, 멀티 게이트(331), (335)사이의 오프셋영역(360)이 불순물이 도핑되어 있지 않으므로 상대적으로 저농도로 도핑되어 있는 R 단위화소의 오프셋영역(260)보다 큰 저항값을 갖게 된다.The semiconductor layer 310 further includes an offset region 360 formed between the multi-gates 331 and 335, that is, between the multi-channel layers 323 and 327. In this case, the offset region 360 is an intrinsic region that is not doped with impurities. Therefore, in the G unit pixel having the highest luminous efficiency, the offset region 360 between the multi-gates 331 and 335 is not doped with impurities, and thus the offset region 260 of the R unit pixel which is relatively doped with low concentration. The resistance value is larger than).

도 4를 참조하면, B 단위화소의 구동 트랜지스터(133)는 반도체층(410)과, 멀티 게이트(431), (435) 및 소오스/드레인 전극(451), (455)을 구비한다. 상기 반도체층(410)은 멀티 게이트(431), (435)에 대응되는 부분에 형성된 채널층(423), (427)과, 상기 멀티 채널층(423), (427)의 일측에 형성된 고농도 소오스/드레인 영역(421), (425)을 구비한다. 상기 고농도 소오스/드레인 영역(421), (425)은 각각 콘택(441), (445)을 통해 소오스/드레인 전극(451), (455)과 전기적으로 연결된다.Referring to FIG. 4, the driving transistor 133 of the B unit pixel includes a semiconductor layer 410, multi-gates 431, 435, and source / drain electrodes 451 and 455. The semiconductor layer 410 has a high concentration source formed on one side of the channel layers 423 and 427 formed at portions corresponding to the multi gates 431 and 435, and the multi channel layers 423 and 427. / Drain regions 421 and 425. The high concentration source / drain regions 421 and 425 are electrically connected to the source / drain electrodes 451 and 455 through the contacts 441 and 445, respectively.

또한, 상기 반도체층(410)은 상기 멀티게이트(431), (435)사이 즉, 상기 멀티 채널층(423), (427)사이에 형성된 오프셋영역(460)을 더 구비한다. 이때, 상기 B 단위화소의 오프셋영역(460)은 상기 소오스/드레인 영역(421), (425)과 동일한 도전형을 가지며, 상기 R 단위화소의 오프셋영역(260)보다 상대적으로 고농도의 불순물이 도핑된 영역이다. 그러므로, 발광효율이 가장 낮은 B 단위화소는 멀티 게이트(431), (435)사이의 오프셋영역(460)을 고농도로 도핑시켜 줌으로써, R, G, B 단위화소중 가장 낮은 저항값을 갖게 된다. The semiconductor layer 410 further includes an offset region 460 formed between the multi-gates 431 and 435, that is, between the multi-channel layers 423 and 427. In this case, the offset region 460 of the B unit pixel has the same conductivity type as that of the source / drain regions 421 and 425, and has a higher concentration of impurities doping than the offset region 260 of the R unit pixel. Area. Therefore, the B unit pixels having the lowest luminous efficiency doped the offset region 460 between the multi-gates 431 and 435 at a high concentration, thereby having the lowest resistance value among the R, G, and B unit pixels.

본 발명의 실시예에서는, 발광효율이 서로 다른 R, G, B 단위화소의 구동 트랜지스터의 채널층을 동일한 크기로 형성하고, 각 단위화소의 구동 트랜지스터의 멀티 게이트사이의 오프셋영역의 길이(Lroff, Lgoff, Lboff)를 동일하게 형성하며, 이들 오프셋영역이 서로 다른 저항값을 갖도록 형성하여 줌으로써, 화이트 밸런스를 구현하였다. In the embodiment of the present invention, the channel layers of the driving transistors of the R, G, and B unit pixels having different luminous efficiencies are formed in the same size, and the lengths of the offset regions Lroff, Lgoff and Lboff) are formed in the same manner, and the offset regions are formed to have different resistance values, thereby implementing white balance.

즉, 발광효율이 가장 높은 G 단위화소의 오프셋영역(360)은 도핑시켜 주지 않으므로써 커다란 저항값을 갖도록 형성한다. 한편, 발광효율이 가장 낮은 B 단위화소의 오프셋영역(460)은 고농도로 도핑하여 작은 저항값을 갖도록 형성하고, G 단위화소와 B 단위화소사이의 발광효율을 갖는 R 단위화소의 오프셋영역(260)은 저농도의 도핑농도를 갖도록 형성하여 줌으로써, G 단위화소와 B 단위화소사이의 저항값을 갖도록 형성한다.That is, the offset region 360 of the G unit pixel having the highest luminous efficiency is formed to have a large resistance value without being doped. On the other hand, the offset region 460 of the B unit pixel having the lowest luminous efficiency is formed to have a small resistance by doping at a high concentration, and the offset region 260 of the R unit pixel having the luminous efficiency between the G unit pixel and the B unit pixel. ) Is formed to have a low doping concentration, so as to have a resistance value between the G unit pixels and the B unit pixels.

본 발명의 실시예에서는 멀티 게이트가 2개의 게이트로 이루어지는 것을 예시하였으나, 멀티 게이트의 구조 및 게이트수에 관계없이 R, G, B 단위화소간의 구동 트랜지스터가 갖는 저항값이 다르게 되도록 형성하는 것은 모두 가능하다. 또한, G 단위화소에서는 오프셋영역이 도핑되지 않고, R 및 B 단위화소의 오프셋영역이 저농도 및 고농도로 각각 도핑되었으나, 화이트 밸런스를 구현하기 위한 저항값의 차이가 발생하도록 R, G, B 단위화소의 구동 트랜지스터의 오프셋영역을 서로 다른 도핑농도로 모두 도핑시키는 것도 가능하다.In the embodiment of the present invention, the multi-gate is composed of two gates, but the resistance value of the driving transistor between the R, G, and B unit pixels may be different regardless of the structure and the number of gates of the multi-gate. Do. In addition, although the offset region is not doped in the G unit pixels, and the offset regions of the R and B unit pixels are doped at low and high concentrations, respectively, the R, G, and B unit pixels cause a difference in resistance values to implement white balance. It is also possible to do all of the offset regions of the driving transistors with different doping concentrations.

상기한 바와같은 본 발명의 실시예에 따르면, R, G, B 단위화소의 멀티 게이트사이의 오프셋영역의 저항값을 변화시켜 줌으로써, 멀티게이트 구동 트랜지스터를 구비하는 화소의 면적의 증가없이 화이트밸런스를 구현할 수 있다.According to the embodiment of the present invention as described above, by changing the resistance value of the offset region between the multi-gate of the R, G, B unit pixels, the white balance is increased without increasing the area of the pixel having the multi-gate driving transistor. Can be implemented.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

도 1은 통상적인 평판표시장치의 R, G, B 단위화소의 배열상태를 도시한 도면,1 is a view showing an arrangement of R, G, B unit pixels of a conventional flat panel display;

도 2 내지 도 4는 본 발명의 실시예에 따른 평판표시장치에 있어서, R, G, B 단위화소의 구동 트랜지스터의 평면구조를 도시한 도면,2 to 4 illustrate a planar structure of a driving transistor of R, G and B unit pixels in a flat panel display device according to an exemplary embodiment of the present invention;

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

210, 310, 410 : 반도체층 231, 235, 331, 335, 431, 435 : 멀티게이트210, 310, 410: semiconductor layers 231, 235, 331, 335, 431, 435: multi-gate

260, 360, 460 : 오프셋영역 241, 245, 341, 345, 441, 445 : 콘택260, 360, 460: Offset area 241, 245, 341, 345, 441, 445: Contact

251, 255, 351, 355, 451, 455 : 소오스/드레인 영역251, 255, 351, 355, 451, 455: source / drain regions

223, 227, 323, 327, 423, 427 : 멀티 채널층223, 227, 323, 327, 423, 427: multi channel layer

Claims (8)

각각 적색(R), 녹색(G), 청색(B)을 구현하기 위한 R, G, B 단위화소를 구비하고, 상기 각 단위화소가 멀티 게이트를 갖는 트랜지스터를 구비하는 다수의 화소를 포함하며,A plurality of pixels each having R, G, and B unit pixels for implementing red (R), green (G), and blue (B), each unit pixel including a transistor having a multi-gate; 상기 R, G, B 단위화소중 적어도 2개의 단위화소의 트랜지스터는 멀티 게이트사이에 서로 다른 저항값을 갖는 오프셋영역을 구비하는 것을 특징으로 하는 평판표시장치.And transistors of at least two unit pixels among the R, G, and B unit pixels include offset regions having different resistance values between multiple gates. 제1항에 있어서, 상기 서로 다른 저항값을 갖는 단위화소는 각각 발광소자를 포함하며, 상기 각 단위화소의 발광소자로의 전류공급을 제어하는 상기 상기 트랜지스터는 모두 동일한 크기를 갖는 채널층을 구비하는 것을 특징으로 하는 평판표시장치.The method of claim 1, wherein the unit pixels having different resistances each include light emitting devices, and the transistors for controlling the supply of current to each light emitting device of the unit pixels are all provided with channel layers having the same size. Flat panel display device characterized in that. 제1항에 있어서, R, G, B 단위화소는 각각 상기 트랜지스터에 의해 구동되는 발광소자를 구비하며, 상기 트랜지스터의 오프셋영역의 저항값은 상기 트랜지스터에 의해 구동되는 상기 발광소자의 발광효율에 따라 결정되는 것을 특징으로 하는 평판표시장치.The light emitting device of claim 1, wherein each of the R, G, and B unit pixels includes a light emitting device driven by the transistor, and a resistance value of an offset region of the transistor depends on the luminous efficiency of the light emitting device driven by the transistor. Flat panel display, characterized in that determined. 제3항에 있어서, 상기 R, G, B 단위화소의 트랜지스터중 발광효율이 가장 높은 발광소자를 구동시켜주기 위한 트랜지스터의 오프셋영역의 저항값은 상기 발광소자보다 상대적으로 발광효율이 낮은 발광소자를 구동시켜 주기 위한 트랜지스터의 오프셋영역의 저항값보다 큰 것을 특징으로 하는 평판표시장치.The light emitting device of claim 3, wherein the resistance value of the offset region of the transistor for driving the light emitting device having the highest luminous efficiency among the transistors of the R, G, and B unit pixels is lower than that of the light emitting device. A flat panel display comprising: greater than a resistance value of an offset region of a transistor for driving. 제1항에 있어서, 상기 R, G, B 단위화소의 트랜지스터의 오프셋영역은 서로 다른 도핑농도를 갖는 것을 특징으로 하는 평판표시장치.The flat panel display of claim 1, wherein the offset regions of the transistors of the R, G, and B unit pixels have different doping concentrations. 제5항에 있어서, 각 단위화소는 상기 트랜지스터에 의해 구동되는 발광소자를 구비하며, 상기 트랜지스터중 발광효율이 가장 높은 발광소자를 구동시켜주기 위한 트랜지스터의 오프셋영역은 상기 발광소자보다 발광효율이 낮은 발광소자를 구동시켜 주기 위한 트랜지스터의 오프셋영역보다 불순물의 도핑농도가 낮은 것을 특징으로 하는 평판표시장치.The light emitting device of claim 5, wherein each unit pixel includes a light emitting device driven by the transistor, and an offset region of the transistor for driving the light emitting device having the highest luminous efficiency among the transistors is lower than that of the light emitting device. And a doping concentration of an impurity lower than an offset region of a transistor for driving a light emitting element. 제1항에 있어서, 각 단위화소는 상기 R, G, B 단위화소의 트랜지스터중 적어도 2개의 트랜지스터의 오프셋영역은 서로 다른 도핑농도로 불순물이 도핑된 것을 특징으로 하는 평판표시장치.The flat panel display of claim 1, wherein each unit pixel is doped with impurities at different doping concentrations in at least two of the transistors of the R, G, and B unit pixels. 제7항에 있어서, 상기 R, G, B 단위화소는 각각 상기 트랜지스터에 의해 구동되는 발광소자를 포함하고, 상기 트랜지스터중 발광효율이 높은 발광소자를 구동시켜 주기 위한 트랜지스터의 오프셋영역은 다른 트랜지스터의 오프셋영역보다 낮은 불순물농도로 도핑되는 것을 특징으로 하는 평판표시장치.The method of claim 7, wherein the R, G, B unit pixels each include a light emitting device driven by the transistor, wherein the offset region of the transistor for driving the light emitting device having a high luminous efficiency among the transistors of the other transistors; A flat panel display device characterized in that it is doped with an impurity concentration lower than the offset area.
KR10-2003-0024505A 2003-04-17 2003-04-17 Flat Panel Display with improved white balance KR100496424B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2003-0024505A KR100496424B1 (en) 2003-04-17 2003-04-17 Flat Panel Display with improved white balance
US10/813,391 US7532184B2 (en) 2003-04-17 2004-03-31 Flat panel display with improved white balance
CN2004100328864A CN1541037B (en) 2003-04-17 2004-04-13 White balance improved flat panel disply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0024505A KR100496424B1 (en) 2003-04-17 2003-04-17 Flat Panel Display with improved white balance

Publications (2)

Publication Number Publication Date
KR20040090601A KR20040090601A (en) 2004-10-26
KR100496424B1 true KR100496424B1 (en) 2005-06-17

Family

ID=37371625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0024505A KR100496424B1 (en) 2003-04-17 2003-04-17 Flat Panel Display with improved white balance

Country Status (1)

Country Link
KR (1) KR100496424B1 (en)

Also Published As

Publication number Publication date
KR20040090601A (en) 2004-10-26

Similar Documents

Publication Publication Date Title
US7723912B2 (en) Flat panel display with improved white balance
EP2983207B1 (en) Organic electroluminescent array substrate, manufacturing method thereof and display device
JP4593740B2 (en) Display device
KR100692329B1 (en) Organic electorluminescence panel
CN107093406B (en) Display panel and its manufacturing method, display device
KR100687145B1 (en) Organic el panel
KR100688971B1 (en) Display device
US20110241036A1 (en) Light-emitting apparatus
JP2004356052A (en) Electroluminescent display panel
US7532184B2 (en) Flat panel display with improved white balance
US7442594B2 (en) Method for manufacturing a flat panel display with improved white balance
KR100496424B1 (en) Flat Panel Display with improved white balance
KR100600851B1 (en) Flat Panel Display with improved white balance
KR100542985B1 (en) Flat Panel Display with improved white balance
KR100496421B1 (en) Flat Panel Display with improved white balance
CN111223892B (en) Display panel and display terminal
KR100501704B1 (en) Flat Panel Display
KR100496423B1 (en) Flat Panel Display with improved white balance
KR100501703B1 (en) Flat Panel Display
KR100496422B1 (en) Flat Panel Display with improved white balance using MILC
KR20060125119A (en) Organic light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 15