KR100495132B1 - Surface mountable electrical device for printed circuit board and method of manufacturing the same - Google Patents

Surface mountable electrical device for printed circuit board and method of manufacturing the same Download PDF

Info

Publication number
KR100495132B1
KR100495132B1 KR10-2002-0072112A KR20020072112A KR100495132B1 KR 100495132 B1 KR100495132 B1 KR 100495132B1 KR 20020072112 A KR20020072112 A KR 20020072112A KR 100495132 B1 KR100495132 B1 KR 100495132B1
Authority
KR
South Korea
Prior art keywords
electrode
conductive
sheet resistance
conductive layer
insulating layer
Prior art date
Application number
KR10-2002-0072112A
Other languages
Korean (ko)
Other versions
KR20040043688A (en
Inventor
고창모
최수안
한준구
이안나
이종환
김주담
이종호
Original Assignee
엘에스전선 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스전선 주식회사 filed Critical 엘에스전선 주식회사
Priority to KR10-2002-0072112A priority Critical patent/KR100495132B1/en
Publication of KR20040043688A publication Critical patent/KR20040043688A/en
Application granted granted Critical
Publication of KR100495132B1 publication Critical patent/KR100495132B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H01C7/021Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/1406Terminals or electrodes formed on resistive elements having positive temperature coefficient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components

Abstract

인쇄회로기판에 장착되어 회로를 보호하는 기능을 수행하는 표면실장형 정온도계수(Positive Temperature Coefficient; PTC) 장치는 제1 및 제2 표면 및 상기 제1 및 제2 표면과 연결되는 제1 및 제2 측면을 구비하는 박판 저항 성분; 상기 박판 저항 성분의 제1 표면상에 배치되고, 상기 제1 표면의 일부가 노출되도록 상기 제1 측면부터 상기 제2 측면을 향해 연장되는 제1 전극; 상기 박판 저항 성분의 제2 표면상에 상기 제1 측면부터 상기 제2 측면까지 연장되도록 배치된 제2 전극; 상기 박판 저항 성분의 제1 측면과 상기 제1 표면의 노출부분, 상기 제1 및 제2 전극 위에 배치되고, 상기 제1 전극의 일부를 노출시키는 절연층; 상기 절연층 위에 형성되고, 상기 제1 전극의 노출부분과 전기적으로 접촉하는 제1 전도층; 및 상기 절연층 및 상기 박판 저항 소자의 제2 측면에 형성되고, 상기 제2 측면에서 상기 제2 전극과 전기적으로 접촉하며, 상기 제1 전도층과는 전기적으로 분리된 제2 전도층을 포함한다.Surface-mounted positive temperature coefficient (PTC) devices mounted on a printed circuit board to protect a circuit include first and second surfaces and first and second surfaces connected to the first and second surfaces. A sheet resistance component having two sides; A first electrode disposed on the first surface of the sheet resistance component and extending from the first side toward the second side such that a portion of the first surface is exposed; A second electrode disposed on the second surface of the sheet resistance component to extend from the first side to the second side; An insulating layer disposed on the first side of the sheet resistance component and the exposed portion of the first surface, the first and second electrodes, and exposing a portion of the first electrode; A first conductive layer formed on the insulating layer and in electrical contact with an exposed portion of the first electrode; And a second conductive layer formed on a second side of the insulating layer and the sheet resistance element, and in electrical contact with the second electrode at the second side, and electrically separated from the first conductive layer. .

Description

인쇄회로기판의 표면실장형 전기장치 및 이를 제조하는 방법{SURFACE MOUNTABLE ELECTRICAL DEVICE FOR PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME}SURFACE MOUNTABLE ELECTRICAL DEVICE FOR PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME}

본 발명은 인쇄회로기판의 표면실장형 전기장치 및 이를 제조하는 방법에 관한 것으로서, 더욱 상세하게는 인쇄회로기판에 장착되어 회로를 보호하는 기능을 수행하는 표면실장형 정온도계수(Positive Temperature Coefficient; PTC) 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface-mounted electrical device of a printed circuit board and a method for manufacturing the same, and more particularly, to a surface-mounted positive temperature coefficient mounted on a printed circuit board to perform a function of protecting a circuit; PTC) device.

일반적으로, 결정성 고분자 수지와 전도성 물질의 혼합물로 이루어진 이른바 정온도계수(Positive Temperature Coefficient; PTC) 물질은 그 응용범위가 매우 넓다. PTC 물질은 상온과 같은 낮은 온도에서는 저항이 낮아 전류를 통과시키지만, 주위 온도가 상승하거나 과전류로 인해 물질의 온도가 상승하게 되면 저항이 103~104배 이상으로 증가되어 전류를 차단하는 기능을 갖는다.In general, a so-called positive temperature coefficient (PTC) material composed of a mixture of a crystalline polymer resin and a conductive material has a wide range of application. At low temperatures, such as room temperature, PTC materials have a low resistance to pass current, but when the ambient temperature rises or the material temperature rises due to overcurrent, the resistance increases by 10 3 to 10 4 times or more, which blocks the current. Have

이러한 PTC 물질은 금속전극과 연결되어 다양한 형태의 전기장치로 응용될 수 있으며, 주로 전기 회로에서 과전류 차단 및 회로 보호용으로 사용된다. 이러한 PTC 장치는 주로 인쇄회로기판(Printed Circuit Board; PCB) 위에 장착되는데, PCB 기판의 부품들에 의해 형상의 제약을 많이 받게 된다. 최근에는 회로 디자인이 고집적화되면서 기판 실장형 부품의 경박단소화에 대한 요구가 증대되고 있다. 이에 부응하기 위해 지금까지 PTC 장치에 대한 많은 기술이 제시되어 왔다.The PTC material is connected to a metal electrode and can be applied to various types of electric devices, and is mainly used for overcurrent blocking and circuit protection in an electric circuit. Such a PTC device is mainly mounted on a printed circuit board (PCB), which is subject to a lot of shape constraints by the components of the PCB board. In recent years, as the circuit design has been highly integrated, the demand for light and thin reduction of board mounted components has increased. To this end, many techniques for PTC devices have been proposed.

PTC 장치에 관련된 제조 기술로는, 예로 들면, 미국특허 제5,699,607호, 제5,831,510호, 제5,852,397호, 제5,864,281호, 제5,884,391호, 제5,900,800호, 제5,907,272호, 제6,020,808호, 제6,023,403호, 제6,124,781호, 제6,157,289호, 제6,172,591호, 제6,188,308호, 제6,211,771호, 제6,223,423호, 제6,242,997호, 제6,292,088호, 제6,297,722호, 제6,348,851호, 제6,377,467호, 제6,380,839호, 등이 있다.As a manufacturing technique related to a PTC device, for example, U.S. Pat. Nos. 6,124,781, 6,157,289, 6,172,591, 6,188,308, 6,211,771, 6,223,423, 6,242,997, 6,292,088, 6,297,722, 6,348,851, 6,377,6,3,6,3,6,3,8,380,393 have.

이러한 제조 공정 기술들은 대부분 인쇄회로기판가공 기술을 바탕으로 하고 있으며, PTC 특성을 가지는 기본소자의 상하부 전극을 연결하는 방식에 따라서 서로 구별된다. 위에 열거된 목록 중 대표적인 몇 특허에 대하여 설명하면 다음과 같다.Most of these manufacturing process technologies are based on a printed circuit board processing technology, and are distinguished from each other according to a method of connecting upper and lower electrodes of a basic device having PTC characteristics. Some of the representative patents listed above are described below.

먼저, 미국특허 제5,831,510호와 제5,852,397호는 PTC 물질의 양면에 금속박이 접착된 판상 형태의 PTC 소자에 구멍(Hole)을 뚫고 구멍 내부를 포함한 PTC 소자의 전체표면에 동도금을 하여 상하 전극을 연결시킨 후, 구멍 근처에서 전극을 에칭하여 양극으로 분리하도록 구성된다. 이 공정은 인쇄회로기판분야의 일반적인 기판제조공정을 차용한 것이다.First, U.S. Patent Nos. 5,831,510 and 5,852,397 connect a top and bottom electrode by drilling a hole in a plate-shaped PTC device in which metal foil is bonded to both sides of a PTC material, and copper plating the entire surface of the PTC device including the inside of the hole. And then etch the electrode near the aperture to separate it into an anode. This process is borrowed from the general board manufacturing process in the printed circuit board field.

미국특허 제5,884,391호는 PTC 소자 시트에 구멍 대신 긴 슬릿을 형성하고, 이 슬릿의 단면을 포함한 시트의 전체표면에 동도금을 하여 상하 전극을 연결시키도록 구성된다. 또한, 동도금된 상하 전극이 에칭으로 양극이 분리되고, 솔더 저항체(Solder resist)가 도포된 후, 양단면이 솔더도금(Solder plating)으로 둘러싼 형태를 가진다.U.S. Patent No. 5,884,391 is configured to form long slits instead of holes in the PTC element sheet, and to connect the upper and lower electrodes by copper plating the entire surface of the sheet including the cross section of the slits. In addition, after the copper plated upper and lower electrodes are separated from each other by etching, and a solder resist is applied, both ends of the copper plated upper and lower electrodes are surrounded by solder plating.

미국특허 제5,699,607호와 제5,900,800호는 PTC 시트에 긴 슬릿을 내고, 이 슬릿 단면을 포함한 시트의 전면표면에 솔더도금을 도포한 후, 상하부 일부분에 갭(gap)을 주어 전극면이 드러나게 하고, 양단면을 둘러싸도록 동도금을 한다. 이 방법은 전극을 에칭하지 않고 먼저 도포된 솔더도금의 일부를 제거하여 그 위에 도금된 동이 전극에 접촉할 수 있도록 하였기 때문에, 상하 전극이 구멍의 내면이나 슬릿면을 통해 연결되지 않아 각 전극의 유효면적이 증가한 것이 특징이다.U.S. Pat.Nos. 5,699,607 and 5,900,800 show a long slit on a PTC sheet, apply solder plating to the front surface of the sheet including this slit cross section, and then give a gap to the upper and lower portions to expose the electrode surface. Copper plating surrounds both ends. This method removes a portion of the first solder plating applied without etching the electrode so that copper plated on it can contact the electrode, so that the upper and lower electrodes are not connected through the inner or slit surface of the hole so that each electrode is effective. It is characterized by an increased area.

그러나, 미국특허 제5,831,510호와 제5,852,397호는 높은 열전송율(Heat Transfer Rate) 때문에 PCB 상에서 전선의 폭, 두께 및 위치와 같은 주변 환경에 쉽게 영향을 받을 수 있다는 문제가 있다. 또한, PTC 물질의 상하면에 형성된 각 전극이 에칭에 의해 분리되어야 하기 때문에 유효면적이 줄어든다는 단점이 있다. 또한, 전극을 에칭에 의해 분리하는 과정에서 폴리머로 이루어진 PTC 물질이 화학적으로 변질되거나 전극의 일부가 훼손되어 전기적인 연결을 방해할 우려가 있다. 이러한 문제는 미국특허 제5,884,391호의 경우에서도 동일하게 나타난다.However, U. S. Patent Nos. 5,831, 510 and 5,852, 397 have a problem that they can be easily affected by the surrounding environment such as the width, thickness and position of the wire on the PCB because of the high heat transfer rate. In addition, there is a disadvantage that the effective area is reduced because each electrode formed on the upper and lower surfaces of the PTC material must be separated by etching. In addition, in the process of separating the electrode by etching, there is a concern that the PTC material made of a polymer may be chemically deteriorated or a part of the electrode may be damaged to prevent electrical connection. This problem is the same in the case of US Pat. No. 5,884,391.

또한, 미국특허 제5,831,510호와 제5,852,397호는 PTC 물질의 양측면이 모두 절연체로 둘러싸여 있어 유효면적이 상대적으로 적다. PTC 물질과 전극 사이의 접촉면적을 의미하는 유효면적은 PTC 특성을 발휘하는데 중요한 요소로 작용한다. 그러나, 상술한 특허는 모두 PTC 물질의 상하면에서만 전극과 접촉하기 때문에, 상대적으로 PTC 특성이 낮아지게 된다는 문제가 있다.In addition, U. S. Patent Nos. 5,831, 510 and 5,852, 397 both have side surfaces of the PTC material surrounded by an insulator, so that the effective area is relatively small. The effective area, which means the contact area between the PTC material and the electrode, is an important factor in exhibiting PTC properties. However, the above-mentioned patents all have contact with the electrodes only on the upper and lower surfaces of the PTC material, so that the PTC characteristic is relatively low.

본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 박판 저항 성분과 전극 사이의 유효면적을 확보하면서도 전극의 에칭공정을 최대한 줄일 수 있는 인쇄회로기판의 표면실장형 정온도계수 전기장치를 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and provides a surface-mounted constant temperature coefficient electric device of a printed circuit board which can reduce the etching process of the electrode as much as possible while securing the effective area between the sheet resistance component and the electrode. Its purpose is to.

본 발명의 또 다른 목적은 상술한 전기장치를 제조하는 방법을 제공하는데 있다.Another object of the present invention is to provide a method for manufacturing the above-described electrical device.

상기와 같은 목적을 달성하기 위하여 본 발명에 따른 인쇄회로기판의 표면실장형 전기장치는 제1 및 제2 표면 및 상기 제1 및 제2 표면과 연결되는 제1 및 제2 측면을 구비하는 박판 저항 성분; 상기 박판 저항 성분의 제1 표면상에 배치되고, 상기 제1 표면의 일부가 노출되도록 상기 제1 측면부터 상기 제2 측면을 향해 연장되는 제1 전극; 상기 박판 저항 성분의 제2 표면상에 상기 제1 측면부터 상기 제2 측면까지 연장되도록 배치된 제2 전극; 상기 박판 저항 성분의 제1 측면과 상기 제1 표면의 노출부분, 상기 제1 및 제2 전극 위에 배치되고, 상기 제1 전극의 일부를 노출시키는 절연층; 상기 절연층 위에 형성되고, 상기 제1 전극의 노출부분과 전기적으로 접촉하는 제1 전도층; 및 상기 절연층 및 상기 박판 저항 소자의 제2 측면에 형성되고, 상기 제2 측면에서 상기 제2 전극과 전기적으로 접촉하며, 상기 제1 전도층과는 전기적으로 분리된 제2 전도층을 포함한다.In order to achieve the above object, the surface-mounted electrical apparatus of a printed circuit board according to the present invention has a sheet resistance having a first and a second surface and first and second side surfaces connected to the first and second surfaces. ingredient; A first electrode disposed on the first surface of the sheet resistance component and extending from the first side toward the second side such that a portion of the first surface is exposed; A second electrode disposed on the second surface of the sheet resistance component to extend from the first side to the second side; An insulating layer disposed on the first side of the sheet resistance component and the exposed portion of the first surface, the first and second electrodes, and exposing a portion of the first electrode; A first conductive layer formed on the insulating layer and in electrical contact with an exposed portion of the first electrode; And a second conductive layer formed on a second side of the insulating layer and the sheet resistance element, and in electrical contact with the second electrode at the second side, and electrically separated from the first conductive layer. .

바람직하게, 상기 박판 저항 성분은 정온도계수 특성을 갖는 전도성 중합체이다.Preferably, the sheet resistance component is a conductive polymer having a constant temperature coefficient characteristic.

이 전기장치는 한 예로서 상기 박판 저항 소자의 제1 및 제2 측면이 평탄하게 구성되고, 상기 제2 전도층은 상기 제2 측면 전체를 감싸도록 형성될 수 있다.As an example, the electrical device may be configured such that the first and second side surfaces of the sheet resistance element are flat and the second conductive layer surrounds the entirety of the second side surface.

다른 예로서, 이 전기장치는 상기 제2 측면에 홈이 형성되고, 상기 제2 전도층은 상기 홈에 적층되어 상기 제2 전극과 전기적으로 연결되도록 구성될 수도 있다.As another example, the electrical device may be configured such that a groove is formed in the second side, and the second conductive layer is stacked in the groove and electrically connected to the second electrode.

또 다른 예로서, 이 전기장치는 상기 박판 저항 소자의 제1 측면에 홈이 형성되고, 상기 홈 내에는 상기 절연층 및 제1 전도층이 형성되도록 구성될 수도 있다.As another example, the electrical device may be configured such that a groove is formed in the first side surface of the sheet resistance element, and the insulating layer and the first conductive layer are formed in the groove.

또 다르게는, 이 전기장치는 상기 박판 저항 소자의 제1 측면 및 제2 측면 모두에 각각 홈이 형성되고, 상기 제1 측면의 홈 내에는 상기 절연층 및 제1 전도층이 형성되고, 상기 제2 전도층은 상기 홈에 적층되어 상기 제2 전극과 전기적으로 연결되도룩 구성될 수도 있다.Alternatively, the electrical device has grooves formed in both the first side and the second side of the sheet resistance element, and the insulating layer and the first conductive layer are formed in the groove of the first side. The second conductive layer may be stacked in the groove to be electrically connected to the second electrode.

또한, 상기 제1 전극의 노출부분은 상기 제1 측면에서 인접하게 위치하는 것이 바람직하다.In addition, the exposed portion of the first electrode is preferably located adjacent to the first side.

바람직하게, 상기 제1 전극은 상기 박판 저항 성분의 제1 표면상에 상기 제1 측면부터 상기 제2 측면까지 연장되도록 배치된 후, 상기 제2 측면에 인접한 단부를 소정 길이만큼 에칭함에 의해 상기 제1 표면의 일부를 노출시킨다.Preferably, the first electrode is disposed on the first surface of the sheet resistance component to extend from the first side to the second side, and then the end portion adjacent to the second side is etched by a predetermined length. 1 Expose a portion of the surface.

또한, 상기 제1 및 제2 전도층은 상기 박판 저항 성분, 상기 제1 및 제2 전극 및 상기 절연층을 모두 감싸도록 함께 형성된 후, 에칭에 의해 일부를 제거함으로써 서로 전기적으로 분리되는 것이 바람직하다.In addition, the first and second conductive layers are preferably formed together to surround all of the sheet resistance component, the first and second electrodes, and the insulating layer, and are then electrically separated from each other by removing a part by etching. .

이와 같은 전기장치는 상기 제1 전도층의 측면을 감싸는 제1 솔더층; 및 상기 제2 전도층의 측면을 감싸는 제2 솔더층을 더 포함할 수 있다.Such an electric device includes a first solder layer surrounding a side surface of the first conductive layer; And a second solder layer surrounding a side surface of the second conductive layer.

바람직하게, 상기 제1 전도층 및 제2 전도층의 사이 및 상기 제1 솔더층 및 제2 솔더층의 사이에는 추가적인 절연체가 배치된다.Preferably, an additional insulator is disposed between the first conductive layer and the second conductive layer and between the first solder layer and the second solder layer.

본 발명의 또 다른 측면에 따르면, (a) 제1 및 제2 표면을 구비하고, 상기 제1 표면에는 제1 전극이 형성되고 상기 제2 표면에는 제2 전극이 형성된 박판 저항 시트를 제공하는 단계; (b) 상기 박판 저항 시트에 다수의 제1 슬릿을 형성하여 일정한 형태를 갖는 다수의 긴 스트립을 만드는 단계; (c) 각 스트립의 중심 위치에서 상기 제1 전극을 소정 간격만큼 제거하여 비전도성 갭(gap)을 형성하는 단계; (d) 상기 박판 저항 시트의 각 스트립을 절연층으로 코팅하는 단계; (e) 상기 제1 전극이 대칭된 두 개의 위치에서 노출되도록 상기 절연층의 일부를 제거하는 단계; (f) 상기 비전도성 갭의 위치에 제2 슬릿을 형성하여, 상기 제2 전극을 상기 제2 슬릿 쪽으로 노출시키는 단계; (g) 상기 박판 저항 소자의 표면 및 상기 제1 및 제2 슬릿의 내면에 상기 제1 및 제2 전극의 노출된 부분과 전기적으로 접촉하는 전도층을 형성하는 단계; (h) 상기 전도층을 서로 전기적으로 분리된 제1 및 제2 전도층으로 분리시키는 단계; 및 (i) 상기 분할된 각 스트립을 다수의 전기장치로 분할하는 단계를 포함하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법이 제공된다.According to another aspect of the invention, (a) providing a sheet resistance sheet having a first and a second surface, the first electrode is formed on the first surface and the second electrode is formed on the second surface ; (b) forming a plurality of elongated strips having a predetermined shape by forming a plurality of first slits in the sheet resistance sheet; (c) removing the first electrode by a predetermined distance from the center of each strip to form a non-conductive gap; (d) coating each strip of the sheet resistance sheet with an insulating layer; (e) removing a portion of the insulating layer such that the first electrode is exposed at two symmetric positions; (f) forming a second slit at the location of the non-conductive gap, exposing the second electrode towards the second slit; (g) forming a conductive layer in electrical contact with the exposed portions of the first and second electrodes on the surface of the sheet resistance element and the inner surfaces of the first and second slits; (h) separating the conductive layers into first and second conductive layers electrically separated from each other; And (i) dividing each of the divided strips into a plurality of electrical devices.

본 발명의 또 다른 측면에 따르면, (a) 제1 및 제2 표면을 구비하고, 상기 제1 표면에는 제1 전극이 형성되고 상기 제2 표면에는 제2 전극이 형성된 박판 저항 시트를 제공하는 단계; (b) 상기 박판 저항 시트에 다수의 구멍을 일정한 간격으로 천공하는 단계; (c) 상기 구멍의 중심 위치에서 상기 제1 전극을 소정 간격만큼 제거하여 비전도성 갭(gap)을 형성하는 단계; (d) 상기 박판 저항 시트를 상기 구멍의 내면과 함께 절연층으로 코팅하는 단계; (e) 상기 제1 전극이 대칭된 두 개의 위치에서 노출되도록 상기 절연층의 일부를 제거하는 단계; (f) 상기 비전도성 갭의 위치에 슬릿을 형성하여, 상기 제2 전극을 슬릿 쪽으로 노출시키는 단계; (g) 상기 박판 저항 시트의 표면 및 상기 구멍과 상기 슬릿의 내면에 상기 제1 및 제2 전극의 노출된 부분과 전기적으로 접촉하는 전도층을 형성하는 단계; (h) 추가의 비전도성 갭을 형성하여 상기 전도층을 제1 및 제2 전도층으로 분리시키는 단계; 및 (i) 상기 박판 저항 소자를 다수의 전기장치로 분할하는 단계를 포함하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법이 제공된다.According to another aspect of the invention, (a) providing a sheet resistance sheet having a first and a second surface, the first electrode is formed on the first surface and the second electrode is formed on the second surface ; (b) drilling a plurality of holes in the sheet resistance sheet at regular intervals; (c) removing the first electrode at a central position of the hole by a predetermined distance to form a nonconductive gap; (d) coating the sheet resistance sheet with an insulating layer together with the inner surface of the hole; (e) removing a portion of the insulating layer such that the first electrode is exposed at two symmetric positions; (f) forming a slit at the location of the non-conductive gap, exposing the second electrode towards the slit; (g) forming a conductive layer on the surface of the sheet resistance sheet and the inner surface of the hole and the slit in electrical contact with the exposed portions of the first and second electrodes; (h) forming an additional nonconductive gap to separate the conductive layer into first and second conductive layers; And (i) dividing the sheet resistance element into a plurality of electrical devices.

본 발명의 또 다른 측면에 따르면, (a) 제1 및 제2 표면을 구비하고, 상기 제1 표면에는 제1 전극이 형성되고 상기 제2 표면에는 제2 전극이 형성된 박판 저항 시트를 제공하는 단계; (b) 상기 박판 저항 시트에 다수의 슬릿을 형성하여 일정한 형태를 갖는 다수의 긴 스트립을 만드는 단계; (c) 각 스트립의 중심 위치에서 상기 제1 전극을 소정 간격만큼 제거하여 비전도성 갭(gap)을 형성하는 단계; (d) 상기 박판 저항 시트의 각 스트립을 절연층으로 코팅하는 단계; (e) 상기 제1 전극이 대칭된 두 개의 위치에서 노출되도록 상기 절연층의 일부를 제거하는 단계; (f) 상기 비전도성 갭의 위치에서 상기 비전도성 갭의 폭보다 작은 직경을 갖는 구멍을 상기 스트립을 상하 방향으로 관통하도록 천공하여, 상기 제2 전극의 단부를 상기 구멍 내로 노출시키는 단계; (g) 상기 각 스트립의 표면 및 상기 구멍의 내면에 상기 제1 및 제2 전극의 노출된 부분과 전기적으로 접촉하는 전도층을 형성하는 단계; (h) 상기 전도층을 전기적으로 분리된 제1 및 제2 전도층으로 분리시키는 단계; (i) 상기 구멍이 절단되도록 상기 각 스트립을 분할하는 단계; 및 (j) 상기 분할된 각 스트립을 다수의 전기장치로 분할하는 단계를 포함하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법이 제공된다.According to another aspect of the invention, (a) providing a sheet resistance sheet having a first and a second surface, the first electrode is formed on the first surface and the second electrode is formed on the second surface ; (b) forming a plurality of slits in the thin sheet resistance sheet to form a plurality of long strips having a predetermined shape; (c) removing the first electrode by a predetermined distance from the center of each strip to form a non-conductive gap; (d) coating each strip of the sheet resistance sheet with an insulating layer; (e) removing a portion of the insulating layer such that the first electrode is exposed at two symmetric positions; (f) drilling a hole having a diameter smaller than the width of the non-conductive gap at the position of the non-conductive gap to penetrate the strip in the vertical direction, exposing an end of the second electrode into the hole; (g) forming a conductive layer on the surface of each strip and the inner surface of the hole in electrical contact with the exposed portions of the first and second electrodes; (h) separating the conductive layer into electrically separated first and second conductive layers; (i) dividing each of the strips so that the holes are cut; And (j) dividing each of the divided strips into a plurality of electrical devices.

본 발명의 또 다른 측면에 따르면, (a) 제1 및 제2 표면을 구비하고, 상기 제1 표면에는 제1 전극이 형성되고 상기 제2 표면에는 제2 전극이 형성된 박판 저항 시트를 제공하는 단계; (b) 상기 박판 저항 시트에 다수의 제1 구멍을 일정한 간격으로 천공하는 단계; (c) 상기 구멍의 중심 위치에서 상기 제1 전극을 소정 간격만큼 제거하여 비전도성 갭(gap)을 형성하는 단계; (d) 상기 박판 저항 시트를 상기 구멍의 내면과 함께 절연층으로 코팅하는 단계; (e) 상기 제1 전극이 대칭된 두 개의 위치에서 노출되도록 상기 절연층의 일부를 제거하는 단계; (f) 상기 비전도성 갭의 위치에서 상기 비전도성 갭의 폭보다 작은 직경을 갖는 제2 구멍을 상기 스트립을 상하 방향으로 관통하도록 천공하여, 상기 제2 전극의 단부를 상기 제2 구멍 내로 노출시키는 단계; (g) 상기 박판 저항 소자의 표면 및 상기 제1 및 제2 구멍의 내면에 상기 제1 및 제2 전극의 노출된 부분과 전기적으로 접촉하는 전도층을 형성하는 단계; (h) 상기 전도층을 서로 전기적으로 분리된 제1 및 제2 전도층으로 분리시키는 단계; (i) 상기 제1 및 제2 구멍이 절단되도록 상기 각 스트립을 분할하는 단계; 및 (j) 상기 분할된 저항성 소자를 다수의 전기장치로 분할하는 단계를 포함하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법이 제공된다.According to another aspect of the invention, (a) providing a sheet resistance sheet having a first and a second surface, the first electrode is formed on the first surface and the second electrode is formed on the second surface ; (b) drilling a plurality of first holes in the sheet resistance sheet at regular intervals; (c) removing the first electrode at a central position of the hole by a predetermined distance to form a nonconductive gap; (d) coating the sheet resistance sheet with an insulating layer together with the inner surface of the hole; (e) removing a portion of the insulating layer such that the first electrode is exposed at two symmetric positions; (f) drilling a second hole having a diameter smaller than the width of the non-conductive gap at the position of the non-conductive gap to penetrate the strip in the vertical direction, thereby exposing the end of the second electrode into the second hole. step; (g) forming a conductive layer in electrical contact with the exposed portions of the first and second electrodes on the surface of the sheet resistance element and the inner surfaces of the first and second holes; (h) separating the conductive layers into first and second conductive layers electrically separated from each other; (i) dividing each strip so that the first and second holes are cut; And (j) dividing the divided resistive element into a plurality of electrical devices.

위의 네 가지 방법에서, 상기 (c)단계에서 형성된 비전도성 갭은 상기 (e)단계에서 제거된 절연층의 한 부분보다 대략 두 배의 폭을 갖는 것이 바람직하다.In the above four methods, the non-conductive gap formed in step (c) preferably has a width approximately twice that of one part of the insulating layer removed in step (e).

또한, 상기 (h)단계는, 상기 분할된 각 스트립의 외부표면 전체에 상기 제1 및 제2 전극의 노출된 부분과 전기적으로 접촉되도록 전도층을 형성하는 단계; 및 상기 전도층의 일부를 에칭하여 상기 제1 전극의 노출된 부분과 전기적으로 접촉하는 제1 전도층 및 상기 제2 전극의 노출된 부분과 전기적으로 접촉하는 제2 전도층을 서로 전기적으로 분리시키는 단계를 포함하는 것이 바람직하다.Further, the step (h) may include forming a conductive layer on the entire outer surface of each of the divided strips so as to be in electrical contact with the exposed portions of the first and second electrodes; And etching a portion of the conductive layer to electrically separate the first conductive layer in electrical contact with the exposed portion of the first electrode and the second conductive layer in electrical contact with the exposed portion of the second electrode. It is preferred to include the step.

이때, 상기 (h)단계 이후에, 상기 제1 및 제2 전도층의 측면을 각각 감싸는 제1 및 제2 솔더층을 형성하는 단계를 더 포함할 수 있으며, 상기 제1 및 제2 전도층 사이 및 상기 제1 및 제2 솔더층 사이에 추가적인 절연체를 도포하는 것이 또한 바람직하다.In this case, after step (h), the method may further include forming first and second solder layers surrounding the side surfaces of the first and second conductive layers, respectively, between the first and second conductive layers. It is also desirable to apply an additional insulator between the first and second solder layers.

대안으로서, 상기 (h)단계 이후에, 상기 분할된 각 스트립의 양측 일부를 제외한 상하표면에 추가적인 절연층을 형성하고, 상기 절연층이 형성되지 않은 상기 분할된 각 스트립의 양측에 제1 및 제2 솔더층을 형성하는 것도 가능하다.Alternatively, after step (h), an additional insulating layer is formed on the upper and lower surfaces except for a part of both sides of each of the divided strips, and the first and the second sides of each of the divided strips on which the insulating layer is not formed. It is also possible to form two solder layers.

이하 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, terms or words used in the specification and claims should not be construed as having a conventional or dictionary meaning, and the inventors should properly explain the concept of terms in order to best explain their own invention. Based on the principle that can be defined, it should be interpreted as meaning and concept corresponding to the technical idea of the present invention. Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.

제1 실시예First embodiment

도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판의 표면실장형 전기장치의 구조를 보여주는 도면이다. 도 1을 참조하면, 본 실시예의 전기장치는 소정 폭을 갖는 박판 형태의 박판 저항 성분(10)을 구비하고, 박판 저항 성분(10)은 서로 마주보는 제1 및 제2 표면(12, 14)과 상기 제1 및 제2 표면(12, 14)에 연결되는 제1 및 제2 측면(16, 18)을 갖는다. 도면에서, 박판 저항 성분(10)의 제1 표면(12)은 상부 표면, 제2 표면(14)은 하부 표면으로 나타나 있으며, 제1 측면(16)은 좌측면을, 제2 측면(18)은 우측면을 나타내는 것으로 도시되어 있다.1 is a view showing the structure of a surface mount electric device of a printed circuit board according to a first embodiment of the present invention. Referring to FIG. 1, the electrical apparatus of the present embodiment includes a sheet resistance component 10 in the form of a sheet having a predetermined width, and the sheet resistance component 10 faces the first and second surfaces 12 and 14 facing each other. And first and second side surfaces 16, 18 connected to the first and second surfaces 12, 14. In the figure, the first surface 12 of the sheet resistance component 10 is shown as an upper surface, the second surface 14 as a lower surface, the first side 16 is the left side, and the second side 18 is the same. Is shown to represent the right side.

박판 저항 성분(10)은 바람직하게는 정온도계수(Positive Temperature Coefficient; PTC) 특성을 가진다. 또한 바람직하게, 이러한 박판 저항 성분(10)은 결정성 고분자 수지와 전도성 물질의 혼합물로 구성된 전도성 중합체로 이루어진다. 전도성 물질로는 카본 블랙, 금속 입자 또는 금속 파우더 등이 사용 가능하다.The sheet resistance component 10 preferably has a positive temperature coefficient (PTC) characteristic. Also preferably, this sheet resistance component 10 is made of a conductive polymer composed of a mixture of a crystalline polymer resin and a conductive material. As the conductive material, carbon black, metal particles or metal powder may be used.

박판 저항 성분(10)의 제1 표면(12) 위에는 제1 전극(20)이 배치된다. 제1 전극(20)은 박판 저항 성분(10)의 제1 표면(12) 위에서, 제1 측면(16)으로부터 제2 측면(18)을 향해 연장된다. 이때, 제1 전극(20)은 제2 측면(18)으로부터 소정 거리만큼 이격된 위치까지만 연장되어, 제1 표면(12)의 일부분(24)이 노출된다. 이 노출부분(24)에는 절연층(26)이 개재되어 후술되는 제2 전도층(32)이 제1 전극(20)과 전기적으로 접촉하는 것을 방지하게 되며, 이는 뒤에서 상세히 설명된다.The first electrode 20 is disposed on the first surface 12 of the sheet resistance component 10. The first electrode 20 extends from the first side 16 toward the second side 18, over the first surface 12 of the sheet resistance component 10. At this time, the first electrode 20 extends only to a position spaced apart from the second side surface 18 by a predetermined distance to expose a portion 24 of the first surface 12. The exposed portion 24 is interposed with an insulating layer 26 to prevent the second conductive layer 32 described later from being in electrical contact with the first electrode 20, which will be described in detail later.

박판 저항 성분(10)의 제2 표면(14)에는 제2 전극(22)이 배치된다. 제2 전극(22)은 박판 저항 성분(10)의 제1 표면(12) 위에서, 제1 측면(16)으로부터 제2 측면(18)까지 연장된다. 이때, 제2 전극(22)은 박판 저항 성분(10)의 제2 표면(14)을 완전히 덮게 된다.The second electrode 22 is disposed on the second surface 14 of the thin sheet resistance component 10. The second electrode 22 extends from the first side 16 to the second side 18 over the first surface 12 of the sheet resistance component 10. At this time, the second electrode 22 completely covers the second surface 14 of the sheet resistance component 10.

제1 전극(20)과 제2 전극(22) 위에는 절연층(26)이 형성된다. 절연층(26)은 또한 박판 저항 성분(10)의 제1 표면(12)을 완전히 감싼다. 그러나, 박판 저항 성분(10)의 제2 표면(14)에는 절연층이 형성되지 않아서, 제2 전극(22)의 단부가 제2 표면(14)으로 노출된 상태로 남겨둔다. 또한 상술한 것처럼, 제1 표면(12)의 노출부분(24)에도 절연층이 형성된다.An insulating layer 26 is formed on the first electrode 20 and the second electrode 22. The insulating layer 26 also completely surrounds the first surface 12 of the sheet resistance component 10. However, no insulating layer is formed on the second surface 14 of the sheet resistance component 10, leaving the end of the second electrode 22 exposed to the second surface 14. In addition, as described above, an insulating layer is also formed on the exposed portion 24 of the first surface 12.

절연층(26)은 일부가 에칭 등의 공정에 의해 제거되어 제1 전극(20)의 일부(28)를 노출시키게 된다. 제1 전극(20)의 노출부분(28)은 바람직하게는 제1 측면(16)과 인접한 위치이다. 이 노출부분(28)에는 후술되는 제1 전도층(30)이 전기적으로 접촉하게 된다. 제1 전극(20)의 노출부분(28)은 제1 표면(12)의 노출부분(24)과 대략적으로 같은 폭을 갖는 것이 바람직하다.A portion of the insulating layer 26 is removed by a process such as etching to expose a portion 28 of the first electrode 20. The exposed portion 28 of the first electrode 20 is preferably in a position adjacent to the first side 16. The exposed portion 28 is in electrical contact with the first conductive layer 30 described later. The exposed portion 28 of the first electrode 20 preferably has approximately the same width as the exposed portion 24 of the first surface 12.

절연층(26) 위에는 제1 및 제2 전도층(30, 32)이 형성된다. 제1 전도층(30)은 박판 저항 성분(10)의 제1 표면(12)을 감싸며, 노출부분(28)을 통해 제1 전극(20)과 전기적으로 접촉한다. 제1 전도층(30)은 또한 제1 표면(12) 및 제2 표면(14)의 일부를 덮도록 소정 길이만큼 연장된다.First and second conductive layers 30 and 32 are formed on the insulating layer 26. The first conductive layer 30 surrounds the first surface 12 of the sheet resistance component 10 and is in electrical contact with the first electrode 20 through the exposed portion 28. The first conductive layer 30 also extends by a predetermined length to cover a portion of the first surface 12 and the second surface 14.

제2 전도층(32)은 박판 저항 성분(10)의 제2 표면(14)을 감싸며, 제2 측면(18)으로 노출된 제2 전극(22)의 단부와 전기적으로 접촉한다. 그러나, 제1 전극(12)의 단부는 절연층(26)에 의해 덮여 있으므로, 제2 전도층(32)과 서로 접촉하지 않는다. 제2 전도층(32)은 또한 제1 표면(12) 및 제2 표면(14)의 일부를 덮도록 소정 길이만큼 연장된다.The second conductive layer 32 surrounds the second surface 14 of the sheet resistive component 10 and is in electrical contact with the end of the second electrode 22 exposed to the second side 18. However, the end portions of the first electrodes 12 are covered by the insulating layer 26, so that they do not come into contact with the second conductive layers 32. The second conductive layer 32 also extends by a predetermined length to cover a portion of the first surface 12 and the second surface 14.

제1 전도층(30) 및 제2 전도층(32)은 서로 독립적으로 형성될 수도 있으나, 바람직하게는 하나의 전도층으로 형성한 후 일부를 에칭 등의 방식으로 제거하여 비전도성 갭(non-conductive gap; 34)을 형성함으로써 제1 전도층(30)과 제2 전도층(32)이 서로 전기적으로 분리되도록 형성할 수 있다.The first conductive layer 30 and the second conductive layer 32 may be formed independently of each other. Preferably, the first conductive layer 30 and the second conductive layer 32 are formed of one conductive layer, and then a portion of the first conductive layer 30 and the second conductive layer 32 are removed by etching or the like. By forming the conductive gap 34, the first conductive layer 30 and the second conductive layer 32 may be formed to be electrically separated from each other.

이와 같이 구성된 본 실시예에 따른 전기장치는 각 전극(20, 22)과 연결된 제1 및 제2 전도층(30, 32)이 단자 역할을 하여 PCB의 표면에 실장된다. 이때, 제1 및 제2 전도층(30, 32)은 동일한 표면에 있어, PCB와 전기적으로 연결되기 위한 별도의 배선을 필요로 하지 않는다. 또한, 제1 및 제2 전도층(30, 32)이 상하 방향으로 대칭을 이루기 때문에, 상면 및 하면 어느 쪽으로도 PCB의 표면에 실장될 수 있다.In the electric device according to the present embodiment configured as described above, the first and second conductive layers 30 and 32 connected to the electrodes 20 and 22 serve as terminals and are mounted on the surface of the PCB. In this case, the first and second conductive layers 30 and 32 are on the same surface, and do not require a separate wiring to be electrically connected to the PCB. In addition, since the first and second conductive layers 30 and 32 are symmetrical in the vertical direction, the first and second conductive layers 30 and 32 may be mounted on the surface of the PCB on both the upper and lower surfaces thereof.

이와 같은 전기장치는 전극의 에칭이 박판 저항 성분(10)의 노출부분(24)을 위한 곳에만 실시되어 전극의 에칭에 의한 결함을 줄이게 된다. 또한, 본 실시예의 전기장치는 제1 표면(12)과 제2 표면(14)이 모두 평탄하게 형성되고, 전극(20, 22)이 박판 저항 성분(10)의 제1 표면(12)의 대부분 및 제2 표면(14) 전체를 덮고, 전도층(30, 32)이 제2 측면(18) 전체를 덮어 상대적으로 넓은 유효면적을 제공할 수 있다.Such an electrical device is such that etching of the electrode is performed only for the exposed portion 24 of the sheet resistance component 10 to reduce the defects caused by the etching of the electrode. In addition, in the electrical apparatus of this embodiment, both the first surface 12 and the second surface 14 are formed to be flat, and the electrodes 20 and 22 have a majority of the first surface 12 of the sheet resistance component 10. And the entire second surface 14, with the conductive layers 30, 32 covering the entire second side 18 to provide a relatively large effective area.

도 2는 상술한 전기장치를 보강한 변형예이다. 도 2를 참조하면, 본 변형예의 전기장치는 도 1에 도시된 모든 구성을 포함하며, 제1 및 제2 솔더층(36, 28)과 절연체(40)가 추가되어 있다.2 is a modified example in which the above-described electrical apparatus is reinforced. Referring to FIG. 2, the electrical apparatus of the present modification includes all the configurations shown in FIG. 1, in which first and second solder layers 36 and 28 and an insulator 40 are added.

제1 솔더층(36)은 제1 측면(16)을 감싸면서 제1 전도층(30) 위에 형성된다. 제1 솔더층(36)은 제1 전도층(30)과 전기적으로 접촉하며, 제1 및 제2 표면(12, 14)으로 소정 거리만큼 연장된다. 이때, 제1 및 제2 표면(12, 14)에서 제1 솔더층(36)의 연장거리는 PCB 기판과의 전기적인 연결을 보장할 수 있는 수준으로 결정되며, 바람직하게는 제1 전도층(30)보다 짧게 형성된다.The first solder layer 36 is formed over the first conductive layer 30 while surrounding the first side surface 16. The first solder layer 36 is in electrical contact with the first conductive layer 30 and extends a predetermined distance to the first and second surfaces 12, 14. At this time, the extension distance of the first solder layer 36 on the first and second surfaces 12 and 14 is determined to a level capable of ensuring electrical connection with the PCB substrate, preferably the first conductive layer 30. It is formed shorter than).

제2 솔더층(38) 또한 제2 측면(18)을 감싸면서 제2 전도층 위에 형성된다. 제2 솔더층(38)은 제2 전도층과 전기적으로 접촉하며, 제1 및 제2 표면(12, 14)으로 소정 거리만큼 연장되고, 이때 연장거리는 제1 솔더층(36)과 동일한 것이 바람직하다.The second solder layer 38 is also formed over the second conductive layer while surrounding the second side 18. The second solder layer 38 is in electrical contact with the second conductive layer and extends to the first and second surfaces 12 and 14 by a predetermined distance, with the extension distance preferably equal to the first solder layer 36. Do.

본 변형예에서는 도 1의 예와는 달리 각 솔더층(36, 38)이 단자의 역할을 하여 PCB 기판에 전기적으로 연결된다.In this modification, unlike the example of FIG. 1, each of the solder layers 36 and 38 serves as a terminal and is electrically connected to the PCB substrate.

절연체(40)는 제1 전도층(30)과 제2 전도층(32) 사이 및 제1 솔더층(36)과 제2 솔더층(38) 사이에 배치된다. 절연체(40)는 제1 전도층(30)과 제2 전도층(32) 및 제1 솔더층(36)과 제2 솔더층(38)이 서로 전기적으로 완전히 분리되도록 도와준다.The insulator 40 is disposed between the first conductive layer 30 and the second conductive layer 32 and between the first solder layer 36 and the second solder layer 38. The insulator 40 helps the first conductive layer 30 and the second conductive layer 32 and the first solder layer 36 and the second solder layer 38 to be electrically separated from each other completely.

본 변형예에 따른 전기장치는 단자로서 보다 적합한 솔더층(36, 38)이 사용됨으로써 구조적으로 보다 안정되며, 절연체(40)를 사용하여 제1 전도층(30)과 제2 전도층(32) 및 제1 솔더층(36)과 제2 솔더층(38)을 전기적으로 보다 확실하게 분리시키게 된다.The electric device according to the present modification is more structurally stable by using more suitable solder layers 36 and 38 as terminals, and the first conductive layer 30 and the second conductive layer 32 using the insulator 40. And the first solder layer 36 and the second solder layer 38 are electrically separated more reliably.

다음으로, 도 3a 내지 도 3i를 참조하여 상술한 바와 같은 본 실시예에 따른 PCB의 표면실장형 전기장치를 제조하는 방법을 설명한다.Next, a method of manufacturing a surface mounted electric device of a PCB according to the present embodiment as described above with reference to FIGS. 3A to 3I will be described.

본 실시예의 전기장치를 제조하기 위해서는 먼저, 도 3a에 도시된 것과 같은 폭이 넓은 저항성 소자를 준비한다. 저항성 소자는 박판 저항 시트(110)와 제1 및 제2 전극(120, 122)으로 구성된다. 제1 전극(120)은 박판 저항 시트(110)의 제1 표면(112)에 형성되고, 제2 전극은 박판 저항 시트(110)의 제2 표면(114)에 형성된다.In order to manufacture the electrical apparatus of this embodiment, first, a wide resistive element as shown in FIG. 3A is prepared. The resistive element is composed of a sheet resistance sheet 110 and first and second electrodes 120 and 122. The first electrode 120 is formed on the first surface 112 of the sheet resistance sheet 110, and the second electrode is formed on the second surface 114 of the sheet resistance sheet 110.

박판 저항 시트(110)는 바람직하게는 정온도계수(Positive Temperature Coefficient; PTC) 특성을 가지며, 결정성 고분자 수지와 전도성 물질의 혼합물로 구성된 전도성 중합체로 이루어진다. 전도성 물질로는 카본 블랙, 금속 입자 또는 금속 파우더 등이 사용 가능하다.The thin sheet resistance sheet 110 preferably has a positive temperature coefficient (PTC) characteristic and is made of a conductive polymer composed of a mixture of a crystalline polymer resin and a conductive material. As the conductive material, carbon black, metal particles or metal powder may be used.

다음으로, 도 3b와 같이 박판 저항 시트(110)에 다수의 슬릿을 형성하여 일정한 형태를 갖는 다수의 긴 스트립을 만든다. 다수의 슬릿(200)을 형성하여 박판 저항 시트(110)에 다수의 스트립(111)을 만든 상태가 도 4에 도시되어 있다. 이 스트립(111)은 대략 직사각형의 단면을 가지며, 최종적으로 생산하고자 하는 전기장치의 폭보다 대략 두 배의 폭을 갖는다. 박판 저항 시트(110)와 전극(120, 122)으로 이루어진 이 스트립은 저항성 소자로서 기능한다.Next, as shown in FIG. 3B, a plurality of slits are formed in the sheet resistance sheet 110 to form a plurality of long strips having a predetermined shape. A state in which a plurality of strips 111 are formed in the sheet resistance sheet 110 by forming a plurality of slits 200 is illustrated in FIG. 4. The strip 111 has a substantially rectangular cross section and is approximately twice as wide as the width of the electrical device to be finally produced. This strip, which consists of a thin sheet resistance sheet 110 and electrodes 120 and 122, functions as a resistive element.

본 실시예는 하나의 박판 저항 시트(110)에 다수의 스트립을 형성하는 것으로 설명하고 있으나, 다른 변형예로서 상기 스트립과 동일한 폭을 갖는 하나의 저항성 소자를 준비하여 이후의 단계를 진행하는 것도 가능하다. 이 변형예는 스트립 또는 저항성 소자를 준비하는 과정만이 상이할 뿐, 그 이외의 공정은 서로 동일하다. 그러므로, 이하의 설명에서 사용되는 '스트립'이라는 용어는 구조적인 관점에서 변형예에서 '저항성 소자'와 유사한 개념인 것으로 이해하여야 한다.Although the present embodiment has been described as forming a plurality of strips in one thin sheet resistance sheet 110, as another variation, it is also possible to prepare a single resistive element having the same width as the strip and proceed to the subsequent steps. Do. This variant differs only in the process of preparing the strip or the resistive element, and the other processes are the same. Therefore, it is to be understood that the term 'strip' used in the following description is similar in concept to a 'resistive element' in a modification.

도 3b에와 같이 슬릿을 통해 다수의 스트립을 만든 후, 도 3c에 도시된 것처럼 각 스트립의 중심 위치에서 제1 전극(120)을 일부 제거한다. 제1 전극(120)의 일부를 제거하는 것은 에칭 등의 방식으로 수행된다. 제1 전극(120)의 일부를 제거하면, 서로 나뉘어진 전극 사이에는 비전도성 갭(150)이 형성되고, 제1 표면(112)은 해당 영역(124)이 외부로 노출된다.After making a plurality of strips through the slit as shown in FIG. 3b, some of the first electrodes 120 are removed at the center of each strip as shown in FIG. 3c. Removing part of the first electrode 120 is performed by etching or the like. When a portion of the first electrode 120 is removed, a non-conductive gap 150 is formed between the divided electrodes, and the first surface 112 exposes the corresponding region 124 to the outside.

다음으로, 도 3d에 도시된 것처럼 박판 저항 시트(110)의 각 스트립을 절연층(126)으로 코팅한다. 절연층(126)은 각 스트립의 양 측면(116, 118)과 각 전극(120, 122)을 완전히 덮으며, 또한 비전도성 갭(150)을 통해 제1 표면(112)의 노출 영역(124)을 덮게 된다.Next, as shown in FIG. 3D, each strip of the sheet resistance sheet 110 is coated with an insulating layer 126. An insulating layer 126 completely covers both sides 116 and 118 of each strip and each electrode 120 and 122, and also exposes the exposed area 124 of the first surface 112 through the non-conductive gap 150. Will be covered.

절연층(126)은 모든 전극(120, 122)을 완전히 덮고 있으므로, 외부 장치와의 전기적 연결의 위해서 각 전극(120, 122)을 외부에 노출시킬 필요가 있다. 전극(120, 122)을 외부에 노출시키기 위한 공정은 도 3e에 도시되어 있다.Since the insulating layer 126 completely covers all the electrodes 120 and 122, it is necessary to expose each electrode 120 and 122 to the outside for electrical connection with an external device. A process for exposing the electrodes 120 and 122 to the outside is shown in FIG. 3E.

도 3e를 참조하면, 절연층(126)은 제1 전극(120)을 외부에 노출시키기 위해서 에칭 등의 공정에 의해 일부가 제거된다. 절연층(126)을 제거하여 노출된 부분을 제1 전극(120)의 노출표면(128)이라 명명한다. 본 공정에서 제1 전극(120)의 노출표면(128)은 서로 대칭된 두 개의 위치에 형성되며, 각 노출표면(128)의 위치는 스트립의 양측면(116, 118)과 인접한 곳이 바람직하다. 이때, 제1 전극(120)의 노출표면(128)은 도 3c에서 도시된 비전도성 갭(150)보다 대략 절반의 폭을 갖는 것이 바람직하다.Referring to FIG. 3E, a portion of the insulating layer 126 is removed by a process such as etching to expose the first electrode 120 to the outside. The exposed portion by removing the insulating layer 126 is referred to as an exposed surface 128 of the first electrode 120. In this process, the exposed surface 128 of the first electrode 120 is formed at two positions symmetrical with each other, and the position of each exposed surface 128 is preferably adjacent to both sides 116 and 118 of the strip. In this case, the exposed surface 128 of the first electrode 120 preferably has a width that is approximately half that of the non-conductive gap 150 shown in FIG. 3C.

다음으로, 도 3f에 도시된 것처럼, 제2 전극(120)을 외부에 노출시키기 위해서는 비전도성 갭(150)이 분할되도록 각 스트립에 슬릿(160)을 형성한다. 각 스트립(111)에 슬릿(160)이 형성된 상태는 도 5에 잘 도시되어 있다. 이 슬릿(160)은 하나의 스트립을 완전히 두 개로 분할하여, 제2 전극(122)의 단부가 슬릿(160) 쪽으로 노출된다.Next, as shown in FIG. 3F, in order to expose the second electrode 120 to the outside, slits 160 are formed in each strip such that the non-conductive gap 150 is divided. The state in which the slit 160 is formed in each strip 111 is well illustrated in FIG. 5. The slit 160 divides one strip completely into two, so that the end of the second electrode 122 is exposed toward the slit 160.

각 전극(120, 122)을 노출시킨 상태에서, 도 3g에 도시된 것처럼 각각의 분할된 스트립에는 전도층(130)이 형성된다. 이 전도층(130)은 도 3h에 도시된 것처럼 일부가 에칭 등에 의해 제거되어 비전도성 갭(134)을 형성한다. 비전도성 갭(134)은 분할된 각 스트립의 상하면에 하나씩 형성된다. 바람직하게, 비전도성 갭(134)의 위치는 분할된 각 스트립의 상하면에서 중앙에 위치한다. 이와 같은 비전도성 갭(134)에 의해 전도층(130)은 제1 전도층(131) 및 제2 전도층(132)으로 분리된다.With each electrode 120, 122 exposed, a conductive layer 130 is formed on each divided strip as shown in FIG. 3G. This conductive layer 130 is partially removed by etching or the like as shown in FIG. 3H to form the non-conductive gap 134. Non-conductive gaps 134 are formed one on the top and bottom of each divided strip. Preferably, the location of the non-conductive gap 134 is centered on the top and bottom of each divided strip. The conductive layer 130 is separated into the first conductive layer 131 and the second conductive layer 132 by the non-conductive gap 134.

도 3h까지의 공정에 의해 제작된 스트립은 도 1에 도시된 전기장치와 동일한 단면을 갖는다. 따라서, 도 3h의 공정을 완료한 분할된 각 스트립을 단면 방향으로 분할하여 본 실시예에 따른 표면실장형 전기장치를 만들 수 있다. 이때, 스트립(111)의 분할 방향은 도 5에서 참조부호 202로 표시되어 있다.The strip produced by the process up to FIG. 3H has the same cross section as the electrical device shown in FIG. 1. Accordingly, each of the divided strips having completed the process shown in FIG. 3H may be divided in the cross-sectional direction to make the surface mounted electric device according to the present embodiment. At this time, the dividing direction of the strip 111 is indicated by the reference numeral 202 in FIG.

한편, 도 2에 도시된 바와 같은 보강된 전기장치를 만들기 위해서는 추가의 공정이 필요하다. 도 2에 도시된 전기장치를 만들기 위해서는, 각 스트립을 단면 방향으로 분할하기 전에 먼저, 도 3i에 도시된 바와 같이, 분할된 각 스트립의 상하 표면에 절연체(140)를 도포한다. 절연체(140)는 비전도성 갭(134)을 통해 절연층(126)과 접촉함으로써, 제1 전도층(131)과 제2 전도층(132)을 전기적으로 확실하게 분리시킨다. 이러한 절연체(140)는 분할된 각 스트립의 양측 측면(116, 116a, 118, 118a) 및 이들과 인접한 영역에는 도포되지 않는다.On the other hand, an additional process is required to make the reinforced electrical device as shown in FIG. In order to make the electrical device shown in FIG. 2, before dividing each strip in the cross-sectional direction, an insulator 140 is first applied to the upper and lower surfaces of each divided strip, as shown in FIG. 3I. The insulator 140 contacts the insulating layer 126 through the non-conductive gap 134 to electrically and securely separate the first conductive layer 131 and the second conductive layer 132. This insulator 140 is not applied to both sides 116, 116a, 118, 118a and adjacent areas of each divided strip.

절연체(140)가 도포되지 않은 영역에는 도 3j에 도시된 것처럼 제1 및 제2 솔더층(136, 138)이 형성된다. 제1 솔더층(136)은 분할된 각 스트립의 제1 측면(116, 116a)을 감싸면서 제1 전도층(130)과 전기적으로 연결되고, 제2 솔더층(138)은 분할된 각 스트립의 제2 측면(118, 118a)을 감싸면서 제2 전도층(132)과 전기적으로 연결된다.First and second solder layers 136 and 138 are formed in regions where the insulator 140 is not applied, as shown in FIG. 3J. The first solder layer 136 is electrically connected to the first conductive layer 130 while surrounding the first side surfaces 116 and 116a of each divided strip, and the second solder layer 138 is connected to each of the divided strips. It is electrically connected to the second conductive layer 132 while surrounding the second side surfaces 118 and 118a.

이와 같은 공정을 거친 분할된 각 스트립을 도 5에서 참조부호 202로 표시된 단면 방향으로 분할하게 되면, 도 2에 도시된 것과 같은 보강된 전기장치를 얻을 수 있게 된다.By dividing the divided strips having such a process into the cross-sectional direction indicated by reference numeral 202 in FIG. 5, a reinforced electric device as shown in FIG. 2 can be obtained.

도 3i 및 도 3j의 공정에서, 분할된 각 스트립에는 절연체(140)를 먼저 형성한 후 솔더층(136, 138)을 형성한 것으로 설명하였다. 그러나 이 순서는 필수적인 것은 아니며, 선택적으로 변경될 수 있다. 즉, 분할된 각 스트립에 솔더층(136, 138)을 먼저 형성한 후, 각 전도층(130, 132)과 각 솔더층(136, 138) 사이에 절연체(140)를 도포하는 것도 가능하다.In the processes of FIGS. 3I and 3J, an insulator 140 is first formed on each of the divided strips, and then solder layers 136 and 138 are formed. However, this order is not essential and can optionally be changed. That is, after forming the solder layers 136 and 138 on each of the strips, it is also possible to apply the insulator 140 between the conductive layers 130 and 132 and the solder layers 136 and 138.

이상과 같은 본 실시예는 하나의 박판 저항 시트(110)에 다수의 스트립을 형성하는 것으로 설명하고 있다. 그러나 다른 변형예로서, 도 3b에 도시된 스트립과 동일한 폭을 갖는 하나의 저항성 소자를 준비하여 이후의 단계를 진행하는 것도 가능하다. 이 변형예는 스트립 또는 저항성 소자를 준비하는 과정만이 상이할 뿐, 그 이외의 공정은 서로 동일하다. 그러므로, 상술한 설명에서 사용되는 '스트립'이라는 용어는 구조적인 관점에서 변형예의 '저항성 소자'와 유사한 개념인 것으로 이해하여야 한다.The present embodiment as described above has been described as forming a plurality of strips in one thin sheet resistance sheet (110). However, as another variation, it is also possible to prepare one resistive element having the same width as the strip shown in FIG. 3B and proceed with the subsequent steps. This variant differs only in the process of preparing the strip or the resistive element, and the other processes are the same. Therefore, it is to be understood that the term 'strip' used in the above description is similar in concept to the 'resistive element' of the modified example from a structural point of view.

제2 실시예Second embodiment

다음은 본 발명의 제2 실시예에 따른 PCB의 표면실장형 전기장치를 설명한다. 본 실시예는 제1 실시예와 많은 점에서 유사하나, 도 3b의 공정에서 박판 저항 시트(110)에 다수의 슬릿(200)을 형성하는 대신 구멍을 형성한다는 점에서 차이가 있다.The following describes a surface mount electric device of a PCB according to a second embodiment of the present invention. This embodiment is similar in many respects to the first embodiment, but differs in that a hole is formed in the process of FIG. 3B instead of forming a plurality of slits 200 in the sheet resistance sheet 110.

본 실시예에서는 도 3b의 공정에서, 도 6에 도시된 것처럼, 박판 저항 시트(110)에 원하는 전기장치의 폭보다 대략 두 배 넓은 폭으로 다수의 구멍(210)을 천공한다. 이 구멍(210)은 앞선 실시예의 슬릿(200)과 동일한 기능을 수행하며, 구멍(210)의 표면에는 슬릿(200)의 경우와 마찬가지로 절연층(126), 제1 전도층(131) 및 제1 도금층(136)이 순차적으로 형성된다. 그 외의 모든 과정은 앞선 실시예와 동일하다. 이와 같이 슬릿(200) 대신 구멍(210)을 이용하여 제작된 전기장치는 도 7과 같은 형태가 된다. 도 7을 참조하면, 본 실시예의 전기장치는 박판 저항 소자(110)의 제1 측면 방향으로 구멍(210)에 의한 홈이 형성된 상태가 된다. 또한 본 실시예에 따른 전기장치에는 절연층(126), 제1 전도층(131) 및 제1 도금층(136)이 모두 구멍(210)을 경유하여 형성됨을 알 수 있다.In the present embodiment, in the process of FIG. 3B, as shown in FIG. 6, a plurality of holes 210 are drilled in the sheet resistance sheet 110 with a width approximately twice as wide as the width of the desired electrical device. The hole 210 performs the same function as the slit 200 of the previous embodiment, and the insulating layer 126, the first conductive layer 131, and the first conductive layer are formed on the surface of the hole 210 as in the case of the slit 200. 1 plating layer 136 is formed sequentially. All other procedures are the same as in the previous embodiment. As such, the electric device manufactured by using the hole 210 instead of the slit 200 has a shape as shown in FIG. 7. Referring to FIG. 7, in the electrical apparatus of the present embodiment, grooves formed by the holes 210 are formed in the first lateral direction of the sheet resistance element 110. In addition, in the electric device according to the present embodiment, it can be seen that the insulating layer 126, the first conductive layer 131, and the first plating layer 136 are all formed through the hole 210.

제3 실시예Third embodiment

다음은 본 발명의 또 다른 실시예에 따른 PCB의 표면실장형 전기장치를 설명한다.The following describes a surface mount electric device of a PCB according to another embodiment of the present invention.

본 실시예에서 박판 저항 시트(110)에 전극(120, 122)을 적층하고(도 3a), 박판 저항 시트(110)에 다수의 슬릿을 형성하여 다수의 스트립을 만들고(도 3b), 각 스트립의 제1 전극(120)의 중심부분을 제거하여 비전도성 갭(150)을 형성하고(도 3c), 각 스트립에 절연층(126)을 형성하는(도 3d) 공정, 각 절연층(126)의 일부를 제거하는 공정(도 3e)은 앞선 실시예와 동일하다.In this embodiment, the electrodes 120 and 122 are stacked on the sheet resistance sheet 110 (FIG. 3A), and a plurality of slits are formed on the sheet resistance sheet 110 to form a plurality of strips (FIG. 3B). Removing the central portion of the first electrode 120 to form a non-conductive gap 150 (FIG. 3C) and forming an insulating layer 126 on each strip (FIG. 3D), each insulating layer 126 The process of removing a part of (Fig. 3e) is the same as in the previous embodiment.

그러나 도 3f의 공정에서, 본 변형예에서는 비전도성 갭(150)의 영역에 슬릿(160) 대신 다수의 구멍(170)을 천공한다. 박판 저항 시트(110)에 다수의 구멍(170)을 천공한 상태가 도 8에 도시되어 있다. 이 구멍(170)은 각 스트립(111)을 완전히 분할하지는 않으며, 다만 각 스트립(111)을 완전히 관통하도록 형성된다. 구멍(170)은 일정한 간격을 두고 형성되며, 바람직하게는 최종적으로 생산되는 전기장치의 세로방향 길이와 동일한 간격을 두고 형성된다. 도 3f의 공정에 의해서 제2 전극(122)은 구멍(170) 쪽으로 노출된다.However, in the process of FIG. 3F, in this variant, a plurality of holes 170 are drilled in the region of the non-conductive gap 150 instead of the slit 160. A state in which a plurality of holes 170 are drilled in the sheet resistance sheet 110 is illustrated in FIG. 8. The hole 170 does not divide each strip 111 completely, but is formed so as to completely penetrate each strip 111. The holes 170 are formed at regular intervals, and are preferably formed at intervals equal to the longitudinal length of the finally produced electrical device. The second electrode 122 is exposed toward the hole 170 by the process of FIG. 3F.

이와 같이 각 전극(120, 122)을 노출시킨 상태에서, 도 3g에 도시된 것처럼 각각의 천공된 스트립에는 전도층(130)이 형성된다. 전도층(130)은 각 천공된 스트립의 상하 표면과 좌우 측면(116, 118)은 물론 상기 구멍(170)의 내부 표면(172)을 모두 덮게된다. 따라서, 상하 표면의 전도층(130)은 각 측면(116, 118)은 물론 구멍(170)의 내부 표면(172)을 통해서도 서로 전기적으로 연결된다.With each electrode 120, 122 exposed in this manner, a conductive layer 130 is formed on each perforated strip as shown in FIG. 3G. The conductive layer 130 covers both the upper and lower surfaces and the left and right sides 116 and 118 of each perforated strip as well as the inner surface 172 of the hole 170. Thus, the conductive layers 130 on the top and bottom surfaces are electrically connected to each other through the inner surfaces 172 of the holes 170 as well as the respective side surfaces 116 and 118.

이 전도층(130)은 도 3h에 도시된 것처럼 일부가 에칭 등에 의해 제거되어 비전도성 갭(134)을 형성한다. 비전도성 갭(134)의 위치 및 개수는 앞선 실시예와 동일하다. 또한, 비전도성 갭(134)에 의해 전도층(130)은 제1 전도층(131) 및 제2 전도층(132)으로 분리된다.This conductive layer 130 is partially removed by etching or the like as shown in FIG. 3H to form the non-conductive gap 134. The location and number of non-conductive gaps 134 are the same as in the previous embodiment. In addition, the conductive layer 130 is separated into the first conductive layer 131 and the second conductive layer 132 by the non-conductive gap 134.

도면에서 제1 전도층(131)은 각 스트립의 측면(116, 118)을 감싸는 것이고, 제2 전도층(132)은 구멍(170)을 통해 연결되는 것을 나타내는 것으로 도시되었다.In the figure, the first conductive layer 131 is shown to surround the side surfaces 116 and 118 of each strip, and the second conductive layer 132 is shown to be connected through the hole 170.

도 3h까지의 공정에 의해 제작된 스트립은 도 1의 경우와 마찬가지로 하나의 표면실장형 전기장치로서 기능할 수 있다. 따라서, 도 3h의 공정을 완료한 천공된 각 스트립을 상기 구멍(170)을 절단하는 방향으로 분할한 후 다시 단면 방향으로 분할하면 도 9에 도시된 것과 같은 표면실장형 전기장치를 만들 수 있다. 제 9를 참조하면, 본 실시예에 따른 전기장치는 박판 저항 소자의 제1 측면쪽은 평탄한 면을 이루나, 제2 측면쪽에는 구멍(170)에 의한 홈이 형성된 것을 알 수 있다.The strip produced by the process up to FIG. 3H can function as one surface mount electrical device as in the case of FIG. Accordingly, if each of the perforated strips having completed the process of FIG. 3H is divided in the direction in which the hole 170 is cut and then divided in the cross-sectional direction, the surface-mounted electric device as shown in FIG. 9 may be manufactured. Referring to the ninth embodiment, it can be seen that in the electrical apparatus according to the present embodiment, the first side surface of the sheet resistance element forms a flat surface, but the groove formed by the hole 170 is formed in the second side surface.

본 실시예에 따른 전기장치는 또한 앞선 실시예와 마찬가지로 보다 보강된 구조를 가질 수 있으며, 이를 위해서는 앞선 실시예와 유사한 추가의 공정이 필요하다. 이를 위해서, 각 스트립을 분할하기 전에 먼저, 도 3i에 도시된 바와 같이, 천공된 각 스트립의 상하 표면에 절연체(140)를 도포한다. 절연체(140)는 비전도성 갭(134)을 통해 절연층(126)과 접촉함으로써, 제1 전도층(131)과 제2 전도층(132)을 전기적으로 확실하게 분리시킨다. 이러한 절연체(140)는 분할된 각 스트립의 양측 측면(116, 118) 및 이들과 인접한 영역, 또한 구멍(170)의 내부 표면(172) 및 구멍(170)과 인접한 영역에는 도포되지 않는다.The electrical device according to the present embodiment may also have a more reinforced structure as in the previous embodiment, which requires an additional process similar to the previous embodiment. To this end, before dividing each strip, an insulator 140 is first applied to the top and bottom surfaces of each perforated strip, as shown in FIG. 3I. The insulator 140 contacts the insulating layer 126 through the non-conductive gap 134 to electrically and securely separate the first conductive layer 131 and the second conductive layer 132. This insulator 140 is not applied to both sides 116, 118 and adjacent areas of each of the divided strips, and also to the inner surface 172 of the holes 170 and areas adjacent to the holes 170.

절연체(140)가 도포되지 않은 영역에는 도 3j에 도시된 것처럼 제1 및 제2 솔더층(136, 138)이 형성된다. 제1 솔더층(136)은 각 스트립의 측면(116, 118)을 감싸면서 제1 전도층(130)과 전기적으로 연결되고, 제2 솔더층(138)은 구멍(170)을 통해서 제2 전도층(132)과 전기적으로 연결된다.First and second solder layers 136 and 138 are formed in regions where the insulator 140 is not applied, as shown in FIG. 3J. The first solder layer 136 is electrically connected to the first conductive layer 130 while surrounding the side surfaces 116 and 118 of each strip, and the second solder layer 138 is second conductive through the hole 170. Is electrically connected to layer 132.

이와 같은 공정을 거친 천공된 각 스트립을 구멍이 절단되는 방향으로 분할 한 후 다시 단면 방향으로 분할하게 되면 본 변형예에 따른 보강된 전기장치를 만들 수 있다. 이 전기장치는 도 10에 잘 도시되어 있다.By dividing each of the perforated strips through this process in the direction in which the holes are cut and then in the cross-sectional direction, a reinforced electric apparatus according to the present modification can be made. This electrical device is shown well in FIG.

제4 실시예Fourth embodiment

다음은 본 발명의 제4 실시예에 따른 PCB의 표면실장형 전기장치를 설명한다.The following describes a surface mount type electrical apparatus of a PCB according to a fourth embodiment of the present invention.

본 실시예는 제3 실시예와 대부분 유사하나, 도 3b의 공정에서 슬릿(200)을 통해 다수의 스트립을 만드는 방식 대신, 도 6의 경우와 마찬가지로 박판 저항 시트(110)에 슬릿(200) 대신 구멍(210)을 천공한 상태에서 수행한다. 이 경우, 박판 저항 시트(110)에는 도 11과 같이 구멍(170, 210)이 형성되며, 각각의 절연층(126), 전도층(131, 132) 및 솔더층(136, 138)은 각 구멍(170, 210)의 내벽을 경유하여 형성된다. 이와 같은 변형예에 의해 제조된 전기장치는 도 12에 도시되어 있다. 도 12를 참조하면, 본 실시예에 따라 완성된 전기장치는 양측면에 각각 구멍(170, 210)에 의한 반원형의 홈이 형성된 것을 알 수 있다.This embodiment is mostly similar to the third embodiment, but instead of making a plurality of strips through the slit 200 in the process of FIG. 3B, the slit 200 is applied to the sheet resistance sheet 110 as in the case of FIG. 6. The hole 210 is carried out in a perforated state. In this case, holes 170 and 210 are formed in the sheet resistance sheet 110 as shown in FIG. 11, and the respective insulating layers 126, the conductive layers 131 and 132, and the solder layers 136 and 138 are each holes. It is formed via the inner wall of 170,210. The electrical device manufactured by this variant is shown in FIG. Referring to FIG. 12, it can be seen that the electric device completed according to the present embodiment has semicircular grooves formed by holes 170 and 210 on both sides thereof, respectively.

이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.As described above, although the present invention has been described by way of limited embodiments and drawings, the present invention is not limited thereto and is intended by those skilled in the art to which the present invention pertains. Of course, various modifications and variations are possible within the scope of equivalents of the claims to be described.

이와 같이 구성된 본 발명에 따른 인쇄회로기판의 표면실장형 전기장치는 전극을 식각하는 공정이 두 개의 전기장치에서 단 한번만 수행되므로, 전극의 식각에 따른 문제점을 최소화할 수 있다.The surface mounted electric device of the printed circuit board according to the present invention configured as described above may minimize the problem caused by etching the electrode since the process of etching the electrode is performed only once in the two electric devices.

또한, 본 발명의 전기장치는 상술한 것처럼 전극의 식각공정이 적음에도 불구하고 전극이 박판 저항 소자의 일측면과 하면 전체 및 상면의 대부분을 덮음으로써, 유효면적이 줄어드는 것을 최대한 방지하였다는 장점이 있다.In addition, the electrical apparatus of the present invention has the advantage that the electrode covers the entire surface and most of the lower surface of one side and the lower surface of the sheet resistance element, despite the small etching process of the electrode as described above, to prevent the effective area is reduced as much as possible have.

본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 후술하는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다. The following drawings attached to this specification are illustrative of preferred embodiments of the present invention, and together with the detailed description of the invention to serve to further understand the technical spirit of the present invention, the present invention is a matter described in such drawings It should not be construed as limited to

도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판의 표면실장형 전기장치를 나타내는 단면도.1 is a cross-sectional view showing a surface mount electric device of a printed circuit board according to a first embodiment of the present invention.

도 2는 도 1의 전기장치를 보강한 변형예를 도시하는 단면도.FIG. 2 is a sectional view showing a modification in which the electric device of FIG. 1 is reinforced. FIG.

도 3a 내지 도 3j는 본 발명에 따른 인쇄회로기판의 표면실장형 전기장치의 제조방법을 순차적으로 보여주는 도면.3A to 3J are views sequentially showing a method of manufacturing a surface mounted electric device of a printed circuit board according to the present invention.

도 4는 도 3b의 공정에서 슬롯을 이용하여 다수의 스트립이 형성된 박판 저항 시트를 도시하는 도면.4 illustrates a sheet resistance sheet in which a plurality of strips are formed using slots in the process of FIG. 3B.

도 5는 도 3f의 공정에서 도 4의 스트립에 슬릿을 형성한 상태를 도시하는 도면.5 is a view showing a state in which slits are formed in the strip of FIG. 4 in the process of FIG. 3F;

도 6은 본 발명의 제2 실시예에 따라 도 3b의 공정에서 슬롯 대신 구멍이 형성된 박판 저항 시트를 도시하는 도면.FIG. 6 illustrates a sheet resistance sheet with holes formed instead of slots in the process of FIG. 3B in accordance with a second embodiment of the present invention. FIG.

도 7은 본 발명의 제2 실시예에 따라 제조된 인쇄회로기판의 표면실장형 전기장치를 도시하는 사시도.Fig. 7 is a perspective view showing the surface mount electric apparatus of the printed circuit board manufactured according to the second embodiment of the present invention.

도 8은 본 발명의 제3 실시예에 따라 도 3f의 공정에서 슬롯에 의해 형성된 박판 저항 시트의 스트립에 구멍을 형성한 상태를 도시하는 도면.FIG. 8 is a view showing a state in which holes are formed in the strip of sheet resistance sheet formed by the slots in the process of FIG. 3F according to the third embodiment of the present invention.

도 9는 본 발명의 제3 실시예에 의해 제조된 인쇄회로기판의 표면실장형 전기장치의 외관을 보여주는 사시도.9 is a perspective view showing the appearance of a surface mount electric apparatus of a printed circuit board manufactured by a third embodiment of the present invention;

도 10은 도 9에 도시된 전기장치를 보강한 변형예를 도시하는 사시도.FIG. 10 is a perspective view showing a modification in which the electric device shown in FIG. 9 is reinforced. FIG.

도 11은 본 발명의 제4 실시예에 따라 도 3b의 공정에서 박판 저항 시트에 슬롯 대신 구멍을 형성하고 도 3f의 공정에서 재차 구멍을 형성한 상태를 보여주는 도면.FIG. 11 is a view showing a state in which a hole is formed in the sheet resistance sheet instead of a slot in the process of FIG. 3B and a hole is formed again in the process of FIG. 3F according to the fourth embodiment of the present invention.

도 12는 본 발명의 제4 실시예에 따라 제조된 인쇄회로기판의 표면실장형 전기장치를 도시하는 사시도.12 is a perspective view showing a surface mount electric apparatus of a printed circuit board manufactured according to the fourth embodiment of the present invention.

<도면 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10..박판 저항 성분 12,112..제1 표면 14, 114..제2 표면10. Thin sheet resistance component 12,112. First surface 14, 114. Second surface

16,116..제1 측면 18,118..제2 측면 20,120..제1 전극16,116. First side 18,118. Second side 20,120. First electrode

22,122..제2 전극 24,28,124,128..노출표면22,122..2nd electrode 24,28,124,128 .. Exposure surface

26,126..절연층 30,131..제1 전도층 32,132..제2 전도층26,126 Insulation layer 30,131 First conductive layer 32,132 Second conductive layer

34,134..비전도성 갭 36,126..제1 솔더층 38,138..제2 솔더층34,134. Non-conductive gap 36,126. First solder layer 38,138 Second solder layer

40,140..절연체 110..박판 저항 시트40,140..Insulator 110..Lamination sheet

Claims (43)

제1 및 제2 표면 및 상기 제1 및 제2 표면과 연결되는 제1 및 제2 측면을 구비하는 박판 저항 성분;A sheet resistance component having first and second surfaces and first and second side surfaces connected with the first and second surfaces; 상기 박판 저항 성분의 제1 표면상에 배치되고, 상기 제1 표면의 일부가 노출되도록 상기 제1 측면부터 상기 제2 측면을 향해 연장되는 제1 전극;A first electrode disposed on the first surface of the sheet resistance component and extending from the first side toward the second side such that a portion of the first surface is exposed; 상기 박판 저항 성분의 제2 표면상에 상기 제1 측면부터 상기 제2 측면까지 연장되도록 배치된 제2 전극;A second electrode disposed on the second surface of the sheet resistance component to extend from the first side to the second side; 상기 박판 저항 성분의 제1 측면과 상기 제1 표면의 노출부분, 상기 제1 및 제2 전극 위에 배치되고, 상기 제1 전극의 일부를 노출시키는 절연층;An insulating layer disposed on the first side of the sheet resistance component and the exposed portion of the first surface, the first and second electrodes, and exposing a portion of the first electrode; 상기 절연층 위에 형성되고, 상기 제1 전극의 노출부분과 전기적으로 접촉하는 제1 전도층; 및A first conductive layer formed on the insulating layer and in electrical contact with an exposed portion of the first electrode; And 상기 절연층 및 상기 박판 저항 소자의 제2 측면에 형성되고, 상기 제2 측면에서 상기 제2 전극과 전기적으로 접촉하며, 상기 제1 전도층과는 전기적으로 분리된 제2 전도층을 포함하는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치.And a second conductive layer formed on the insulating layer and the second side surface of the thin sheet resistance element, and electrically contacting the second electrode at the second side surface, and electrically separated from the first conductive layer. A surface mount type electrical device of a printed circuit board. 제 1항에 있어서,The method of claim 1, 상기 박판 저항 성분은 정온도계수 특성을 갖는 전도성 중합체인 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치.The sheet resistance component is a surface-mounted electrical device of a printed circuit board, characterized in that the conductive polymer having a constant temperature coefficient characteristics. 제 1항에 있어서,The method of claim 1, 상기 박판 저항 소자의 제1 및 제2 측면은 평탄하고,The first and second side surfaces of the sheet resistance element are flat, 상기 제2 전도층은 상기 제2 측면 전체를 감싸도록 형성되는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치.And the second conductive layer is formed to surround the entirety of the second side surface. 제 1항에 있어서,The method of claim 1, 상기 제2 측면에는 홈이 형성되고,Grooves are formed in the second side surface, 상기 제2 전도층은 상기 홈에 적층되어 상기 제2 전극과 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치.And the second conductive layer is stacked in the groove and electrically connected to the second electrode. 제 1항에 있어서,The method of claim 1, 상기 박판 저항 소자의 제1 측면에는 홈이 형성되고,Grooves are formed in the first side surface of the sheet resistance element, 상기 홈 내에는 상기 절연층 및 제1 전도층이 형성되는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치.And the insulating layer and the first conductive layer are formed in the groove. 제 1항에 있어서,The method of claim 1, 상기 박판 저항 소자의 제1 측면 및 제2 측면에는 각각 홈이 형성되고,Grooves are formed in the first side and the second side of the sheet resistance element, respectively. 상기 제1 측면의 홈 내에는 상기 절연층 및 제1 전도층이 형성되고,The insulating layer and the first conductive layer are formed in the groove of the first side surface, 상기 제2 전도층은 상기 홈에 적층되어 상기 제2 전극과 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치.And the second conductive layer is stacked in the groove and electrically connected to the second electrode. 제 1항에 있어서,The method of claim 1, 상기 제1 전극의 노출부분은 상기 제1 측면에 인접한 곳에 위치하는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치.And the exposed portion of the first electrode is located adjacent to the first side surface. 제 1항에 있어서,The method of claim 1, 상기 제1 전극은 상기 박판 저항 성분의 제1 표면상에 상기 제1 측면부터 상기 제2 측면까지 연장되도록 배치된 후, 상기 제2 측면에 인접한 단부를 소정 길이만큼 에칭함에 의해 상기 제1 표면의 일부를 노출시키는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치.The first electrode is disposed on the first surface of the sheet resistance component to extend from the first side to the second side, and then an end adjacent to the second side is etched by a predetermined length of the first surface. Surface-mounted electrical device of a printed circuit board, characterized in that for exposing a part. 제 1항에 있어서,The method of claim 1, 상기 제1 및 제2 전도층은 상기 박판 저항 성분, 상기 제1 및 제2 전극 및 상기 절연층을 모두 감싸도록 함께 형성된 후, 에칭에 의해 일부를 제거함으로써 서로 전기적으로 분리되는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치.The first and second conductive layers are formed together to surround all of the sheet resistance component, the first and second electrodes, and the insulating layer, and are then electrically separated from each other by removing a part by etching. Surface-mount electrical devices for circuit boards. 제 1항 내지 제 9항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 9, 상기 제1 전도층의 측면을 감싸는 제1 솔더층; 및A first solder layer surrounding a side surface of the first conductive layer; And 상기 제2 전도층의 측면을 감싸는 제2 솔더층을 더 포함하는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치.And a second solder layer surrounding the side surface of the second conductive layer. 제 10항에 있어서,The method of claim 10, 상기 제1 전도층 및 제2 전도층의 사이 및 상기 제1 솔더층 및 제2 솔더층의 사이에는 추가적인 절연체가 배치되는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치.And an additional insulator between the first conductive layer and the second conductive layer and between the first solder layer and the second solder layer. (a) 제1 및 제2 표면을 구비하고, 상기 제1 표면에는 제1 전극이 형성되고 상기 제2 표면에는 제2 전극이 형성된 박판 저항 시트를 제공하는 단계;(a) providing a sheet resistance sheet having first and second surfaces, wherein a first electrode is formed on the first surface and a second electrode is formed on the second surface; (b) 상기 박판 저항 시트에 다수의 제1 슬릿을 형성하여 일정한 형태를 갖는 다수의 긴 스트립을 만드는 단계;(b) forming a plurality of elongated strips having a predetermined shape by forming a plurality of first slits in the sheet resistance sheet; (c) 각 스트립의 중심 위치에서 상기 제1 전극을 소정 간격만큼 제거하여 비전도성 갭(gap)을 형성하는 단계;(c) removing the first electrode by a predetermined distance from the center of each strip to form a non-conductive gap; (d) 상기 박판 저항 시트의 각 스트립을 절연층으로 코팅하는 단계;(d) coating each strip of the sheet resistance sheet with an insulating layer; (e) 상기 제1 전극이 대칭된 두 개의 위치에서 노출되도록 상기 절연층의 일부를 제거하는 단계;(e) removing a portion of the insulating layer such that the first electrode is exposed at two symmetric positions; (f) 상기 비전도성 갭의 위치에 제2 슬릿을 형성하여, 상기 제2 전극을 상기 제2 슬릿 쪽으로 노출시키는 단계;(f) forming a second slit at the location of the non-conductive gap, exposing the second electrode towards the second slit; (g) 상기 박판 저항 소자의 표면 및 상기 제1 및 제2 슬릿의 내면에 상기 제1 및 제2 전극의 노출된 부분과 전기적으로 접촉하는 전도층을 형성하는 단계;(g) forming a conductive layer in electrical contact with the exposed portions of the first and second electrodes on the surface of the sheet resistance element and the inner surfaces of the first and second slits; (h) 상기 전도층을 서로 전기적으로 분리된 제1 및 제2 전도층으로 분리시키는 단계; 및(h) separating the conductive layers into first and second conductive layers electrically separated from each other; And (i) 상기 분할된 각 스트립을 다수의 전기장치로 분할하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.(i) dividing each of the divided strips into a plurality of electrical devices. 제 12항에 있어서,The method of claim 12, 상기 박판 저항 시트는 정온도계수 특성을 갖는 전도성 중합체인 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.The sheet resistance sheet is a method of manufacturing a surface mounted electrical device of a printed circuit board, characterized in that the conductive polymer having a constant temperature coefficient characteristics. 제 12항에 있어서,The method of claim 12, 상기 제1 전극의 노출부분은 각 스트립의 양 측면과 인접한 곳에 위치하는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.And wherein the exposed portion of the first electrode is positioned adjacent to both sides of each strip. 제 12항에 있어서,The method of claim 12, 상기 (c)단계에서 형성된 비전도성 갭은 상기 (e)단계에서 제거된 절연층의 한 부분보다 대략 두 배의 폭을 갖는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.And wherein the nonconductive gap formed in step (c) has approximately twice the width of one portion of the insulating layer removed in step (e). 제 12항 내지 제 15항 중 어느 한 항에 있어서, The method according to any one of claims 12 to 15, 상기 (h)단계는, 상기 전도층의 일부를 에칭하여 상기 제1 전극의 노출된 부분과 전기적으로 접촉하는 제1 전도층 및 상기 제2 전극의 노출된 부분과 전기적으로 접촉하는 제2 전도층을 서로 전기적으로 분리시키는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.In the step (h), the first conductive layer in contact with the exposed portion of the first electrode by etching a portion of the conductive layer and the second conductive layer in electrical contact with the exposed portion of the second electrode. Method for manufacturing a surface-mounted electrical device of a printed circuit board, characterized in that the electrical separation from each other. 제 16항에 있어서, 상기 (h)단계 이후에, The method of claim 16, wherein after step (h), 상기 제1 및 제2 전도층의 측면을 각각 감싸는 제1 및 제2 솔더층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.And forming first and second solder layers surrounding side surfaces of the first and second conductive layers, respectively. 제 17항에 있어서,The method of claim 17, 상기 제1 및 제2 전도층 사이 및 상기 제1 및 제2 솔더층 사이에 추가적인 절연체를 도포하는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.And applying additional insulators between the first and second conductive layers and between the first and second solder layers. 제 16항에 있어서, 상기 (h)단계 이후에, The method of claim 16, wherein after step (h), 상기 분할된 각 스트립의 양측 일부를 제외한 상하표면에 추가적인 절연층을 형성하는 단계; 및Forming an additional insulating layer on upper and lower surfaces except for a part of both sides of each of the divided strips; And 상기 절연층이 형성되지 않은 상기 분할된 각 스트립의 양측에 제1 및 제2 솔더층을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.And forming first and second solder layers on both sides of each of the divided strips on which the insulating layer is not formed. (a) 제1 및 제2 표면을 구비하고, 상기 제1 표면에는 제1 전극이 형성되고 상기 제2 표면에는 제2 전극이 형성된 박판 저항 시트를 제공하는 단계;(a) providing a sheet resistance sheet having first and second surfaces, wherein a first electrode is formed on the first surface and a second electrode is formed on the second surface; (b) 상기 박판 저항 시트에 다수의 구멍을 일정한 간격으로 천공하는 단계;(b) drilling a plurality of holes in the sheet resistance sheet at regular intervals; (c) 상기 구멍의 중심 위치에서 상기 제1 전극을 소정 간격만큼 제거하여 비전도성 갭(gap)을 형성하는 단계;(c) removing the first electrode at a central position of the hole by a predetermined distance to form a nonconductive gap; (d) 상기 박판 저항 시트를 상기 구멍의 내면과 함께 절연층으로 코팅하는 단계;(d) coating the sheet resistance sheet with an insulating layer together with the inner surface of the hole; (e) 상기 제1 전극이 대칭된 두 개의 위치에서 노출되도록 상기 절연층의 일부를 제거하는 단계;(e) removing a portion of the insulating layer such that the first electrode is exposed at two symmetric positions; (f) 상기 비전도성 갭의 위치에 슬릿을 형성하여, 상기 제2 전극을 슬릿 쪽으로 노출시키는 단계;(f) forming a slit at the location of the non-conductive gap, exposing the second electrode towards the slit; (g) 상기 박판 저항 시트의 표면 및 상기 구멍과 상기 슬릿의 내면에 상기 제1 및 제2 전극의 노출된 부분과 전기적으로 접촉하는 전도층을 형성하는 단계;(g) forming a conductive layer on the surface of the sheet resistance sheet and the inner surface of the hole and the slit in electrical contact with the exposed portions of the first and second electrodes; (h) 추가의 비전도성 갭을 형성하여 상기 전도층을 제1 및 제2 전도층으로 분리시키는 단계; 및(h) forming an additional nonconductive gap to separate the conductive layer into first and second conductive layers; And (i) 상기 박판 저항 소자를 다수의 전기장치로 분할하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.(i) dividing the thin plate resistor into a plurality of electrical devices. 제 20항에 있어서,The method of claim 20, 상기 저항성 소자는 정온도계수 특성을 갖는 전도성 중합체인 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.The resistive element is a method of manufacturing a surface-mounted electrical device of a printed circuit board, characterized in that the conductive polymer having a constant temperature coefficient characteristics. 제 20항에 있어서,The method of claim 20, 상기 제1 전극의 노출부분은 각 스트립의 양 측면과 인접한 곳에 위치하는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.And wherein the exposed portion of the first electrode is positioned adjacent to both sides of each strip. 제 20항에 있어서,The method of claim 20, 상기 (c)단계에서 형성된 비전도성 갭은 상기 (e)단계에서 제거된 절연층의 한 부분보다 대략 두 배의 폭을 갖는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.And wherein the nonconductive gap formed in step (c) has approximately twice the width of one portion of the insulating layer removed in step (e). 제 20항 내지 제 23항 중 어느 한 항에 있어서, The method according to any one of claims 20 to 23, 상기 (h)단계는, 상기 전도층의 일부를 에칭하여 상기 제1 전극의 노출된 부분과 전기적으로 접촉하는 제1 전도층 및 상기 제2 전극의 노출된 부분과 전기적으로 접촉하는 제2 전도층을 서로 전기적으로 분리시키는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.In the step (h), the first conductive layer in contact with the exposed portion of the first electrode by etching a portion of the conductive layer and the second conductive layer in electrical contact with the exposed portion of the second electrode. Method for manufacturing a surface-mounted electrical device of a printed circuit board, characterized in that the electrical separation from each other. 제 24항에 있어서, 상기 (h)단계 이후에, The method of claim 24, wherein after step (h), 상기 제1 및 제2 전도층의 측면을 각각 감싸는 제1 및 제2 솔더층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.And forming first and second solder layers surrounding side surfaces of the first and second conductive layers, respectively. 제 25항에 있어서,The method of claim 25, 상기 제1 및 제2 전도층 사이 및 상기 제1 및 제2 솔더층 사이에 추가적인 절연체를 도포하는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.And applying additional insulators between the first and second conductive layers and between the first and second solder layers. 제 24항에 있어서, 상기 (h)단계 이후에, The method of claim 24, wherein after step (h), 상기 분할된 각 스트립의 양측 일부를 제외한 상하표면에 추가적인 절연층을 형성하는 단계; 및Forming an additional insulating layer on upper and lower surfaces except for a part of both sides of each of the divided strips; And 상기 절연층이 형성되지 않은 상기 분할된 각 스트립의 양측에 제1 및 제2 솔더층을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.And forming first and second solder layers on both sides of each of the divided strips on which the insulating layer is not formed. (a) 제1 및 제2 표면을 구비하고, 상기 제1 표면에는 제1 전극이 형성되고 상기 제2 표면에는 제2 전극이 형성된 박판 저항 시트를 제공하는 단계;(a) providing a sheet resistance sheet having first and second surfaces, wherein a first electrode is formed on the first surface and a second electrode is formed on the second surface; (b) 상기 박판 저항 시트에 다수의 슬릿을 형성하여 일정한 형태를 갖는 다수의 긴 스트립을 만드는 단계;(b) forming a plurality of slits in the thin sheet resistance sheet to form a plurality of long strips having a predetermined shape; (c) 각 스트립의 중심 위치에서 상기 제1 전극을 소정 간격만큼 제거하여 비전도성 갭(gap)을 형성하는 단계;(c) removing the first electrode by a predetermined distance from the center of each strip to form a non-conductive gap; (d) 상기 박판 저항 시트의 각 스트립을 절연층으로 코팅하는 단계;(d) coating each strip of the sheet resistance sheet with an insulating layer; (e) 상기 제1 전극이 대칭된 두 개의 위치에서 노출되도록 상기 절연층의 일부를 제거하는 단계;(e) removing a portion of the insulating layer such that the first electrode is exposed at two symmetric positions; (f) 상기 비전도성 갭의 위치에서 상기 비전도성 갭의 폭보다 작은 직경을 갖는 구멍을 상기 스트립을 상하 방향으로 관통하도록 천공하여, 상기 제2 전극의 단부를 상기 구멍 내로 노출시키는 단계;(f) drilling a hole having a diameter smaller than the width of the non-conductive gap at the position of the non-conductive gap to penetrate the strip in the vertical direction, exposing an end of the second electrode into the hole; (g) 상기 각 스트립의 표면 및 상기 구멍의 내면에 상기 제1 및 제2 전극의 노출된 부분과 전기적으로 접촉하는 전도층을 형성하는 단계;(g) forming a conductive layer on the surface of each strip and the inner surface of the hole in electrical contact with the exposed portions of the first and second electrodes; (h) 상기 전도층을 전기적으로 분리된 제1 및 제2 전도층으로 분리시키는 단계;(h) separating the conductive layer into electrically separated first and second conductive layers; (i) 상기 구멍이 절단되도록 상기 각 스트립을 분할하는 단계; 및(i) dividing each of the strips so that the holes are cut; And (j) 상기 분할된 각 스트립을 다수의 전기장치로 분할하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.(j) dividing each of the divided strips into a plurality of electrical devices. 제 28항에 있어서,The method of claim 28, 상기 저항성 소자는 정온도계수 특성을 갖는 전도성 중합체인 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.The resistive element is a method of manufacturing a surface-mounted electrical device of a printed circuit board, characterized in that the conductive polymer having a constant temperature coefficient characteristics. 제 28항에 있어서,The method of claim 28, 상기 제1 전극의 노출부분은 각 스트립의 양 측면과 인접한 곳에 위치하는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.And wherein the exposed portion of the first electrode is positioned adjacent to both sides of each strip. 제 28항에 있어서,The method of claim 28, 상기 (c)단계에서 형성된 비전도성 갭은 상기 (e)단계에서 제거된 절연층의 한 부분보다 대략 두 배의 폭을 갖는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.And wherein the nonconductive gap formed in step (c) has approximately twice the width of one portion of the insulating layer removed in step (e). 제 28항 내지 제 31항 중 어느 한 항에 있어서, The method according to any one of claims 28 to 31, 상기 (h)단계는, 상기 전도층의 일부를 에칭하여 상기 제1 전극의 노출된 부분과 전기적으로 접촉하는 제1 전도층 및 상기 제2 전극의 노출된 부분과 전기적으로 접촉하는 제2 전도층을 서로 전기적으로 분리시키는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.In the step (h), the first conductive layer in contact with the exposed portion of the first electrode by etching a portion of the conductive layer and the second conductive layer in electrical contact with the exposed portion of the second electrode. Method for manufacturing a surface-mounted electrical device of a printed circuit board, characterized in that the electrical separation from each other. 제 32항에 있어서, 상기 (h)단계 이후에, The method of claim 32, wherein after step (h), 상기 천공된 스트립을 측면을 각각 감싸는 제1 솔더층 및 상기 구멍의 내벽 및 그 주변을 감싸는 제2 솔더층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.Manufacturing a surface mount type electrical device of a printed circuit board, further comprising forming a first solder layer covering each side of the perforated strip and a second solder layer covering an inner wall of the hole and a periphery thereof. How to. 제 33항에 있어서,The method of claim 33, 상기 제1 및 제2 전도층 사이 및 상기 제1 및 제2 솔더층 사이에 추가적인 절연체를 도포하는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.And applying additional insulators between the first and second conductive layers and between the first and second solder layers. 제 32항에 있어서, 상기 (h)단계 이후에, The method of claim 32, wherein after step (h), 상기 천공된 스트립의 양측 일부 및 상기 구멍의 주변영역을 제외한 상하표면에 추가적인 절연층을 형성하는 단계; 및Forming an additional insulating layer on upper and lower surfaces of the perforated strip except for a portion of both sides and a peripheral area of the hole; And 상기 절연층이 형성되지 않은 영역에 제1 및 제2 솔더층을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.And forming first and second solder layers in the region where the insulating layer is not formed. (a) 제1 및 제2 표면을 구비하고, 상기 제1 표면에는 제1 전극이 형성되고 상기 제2 표면에는 제2 전극이 형성된 박판 저항 시트를 제공하는 단계;(a) providing a sheet resistance sheet having first and second surfaces, wherein a first electrode is formed on the first surface and a second electrode is formed on the second surface; (b) 상기 박판 저항 시트에 다수의 제1 구멍을 일정한 간격으로 천공하는 단계;(b) drilling a plurality of first holes in the sheet resistance sheet at regular intervals; (c) 상기 구멍의 중심 위치에서 상기 제1 전극을 소정 간격만큼 제거하여 비전도성 갭(gap)을 형성하는 단계;(c) removing the first electrode at a central position of the hole by a predetermined distance to form a nonconductive gap; (d) 상기 박판 저항 시트를 상기 구멍의 내면과 함께 절연층으로 코팅하는 단계;(d) coating the sheet resistance sheet with an insulating layer together with the inner surface of the hole; (e) 상기 제1 전극이 대칭된 두 개의 위치에서 노출되도록 상기 절연층의 일부를 제거하는 단계;(e) removing a portion of the insulating layer such that the first electrode is exposed at two symmetric positions; (f) 상기 비전도성 갭의 위치에서 상기 비전도성 갭의 폭보다 작은 직경을 갖는 제2 구멍을 상기 스트립을 상하 방향으로 관통하도록 천공하여, 상기 제2 전극의 단부를 상기 제2 구멍 내로 노출시키는 단계;(f) drilling a second hole having a diameter smaller than the width of the non-conductive gap at the position of the non-conductive gap to penetrate the strip in the vertical direction, thereby exposing the end of the second electrode into the second hole. step; (g) 상기 박판 저항 소자의 표면 및 상기 제1 및 제2 구멍의 내면에 상기 제1 및 제2 전극의 노출된 부분과 전기적으로 접촉하는 전도층을 형성하는 단계;(g) forming a conductive layer in electrical contact with the exposed portions of the first and second electrodes on the surface of the sheet resistance element and the inner surfaces of the first and second holes; (h) 상기 전도층을 서로 전기적으로 분리된 제1 및 제2 전도층으로 분리시키는 단계;(h) separating the conductive layers into first and second conductive layers electrically separated from each other; (i) 상기 제1 및 제2 구멍이 절단되도록 상기 각 스트립을 분할하는 단계; 및(i) dividing each strip so that the first and second holes are cut; And (j) 상기 분할된 저항성 소자를 다수의 전기장치로 분할하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.(j) dividing the divided resistive element into a plurality of electrical devices. 제 36항에 있어서,The method of claim 36, 상기 저항성 소자는 정온도계수 특성을 갖는 전도성 중합체인 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.The resistive element is a method of manufacturing a surface-mounted electrical device of a printed circuit board, characterized in that the conductive polymer having a constant temperature coefficient characteristics. 제 36항에 있어서,The method of claim 36, 상기 제1 전극의 노출부분은 각 스트립의 양 측면과 인접한 곳에 위치하는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.And wherein the exposed portion of the first electrode is positioned adjacent to both sides of each strip. 제 36항에 있어서,The method of claim 36, 상기 (c)단계에서 형성된 비전도성 갭은 상기 (e)단계에서 제거된 절연층의 한 부분보다 대략 두 배의 폭을 갖는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.And wherein the nonconductive gap formed in step (c) has approximately twice the width of one portion of the insulating layer removed in step (e). 제 36항 내지 제 39항 중 어느 한 항에 있어서, The method according to any one of claims 36 to 39, wherein 상기 (h)단계는, 상기 전도층의 일부를 에칭하여 상기 제1 전극의 노출된 부분과 전기적으로 접촉하는 제1 전도층 및 상기 제2 전극의 노출된 부분과 전기적으로 접촉하는 제2 전도층을 서로 전기적으로 분리시키는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.In the step (h), the first conductive layer in contact with the exposed portion of the first electrode by etching a portion of the conductive layer and the second conductive layer in electrical contact with the exposed portion of the second electrode. Method for manufacturing a surface-mounted electrical device of a printed circuit board, characterized in that the electrical separation from each other. 제 40항에 있어서, 상기 (h)단계 이후에, The method of claim 40, wherein after step (h), 상기 천공된 스트립을 측면을 각각 감싸는 제1 솔더층 및 상기 구멍의 내벽 및 그 주변을 감싸는 제2 솔더층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.And manufacturing a first solder layer covering each side of the perforated strip and a second solder layer surrounding the inner wall and the periphery of the hole. How to. 제 41항에 있어서,42. The method of claim 41 wherein 상기 제1 및 제2 전도층 사이 및 상기 제1 및 제2 솔더층 사이에 추가적인 절연체를 도포하는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.And applying additional insulators between the first and second conductive layers and between the first and second solder layers. 제 40항에 있어서, 상기 (h)단계 이후에, The method of claim 40, wherein after step (h), 상기 천공된 스트립의 양측 일부 및 상기 구멍의 주변영역을 제외한 상하표면에 추가적인 절연층을 형성하는 단계; 및Forming an additional insulating layer on upper and lower surfaces of the perforated strip except for a portion of both sides and a peripheral area of the hole; And 상기 절연층이 형성되지 않은 영역에 제1 및 제2 솔더층을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 표면실장형 전기장치를 제조하는 방법.And forming first and second solder layers in the region where the insulating layer is not formed.
KR10-2002-0072112A 2002-11-19 2002-11-19 Surface mountable electrical device for printed circuit board and method of manufacturing the same KR100495132B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0072112A KR100495132B1 (en) 2002-11-19 2002-11-19 Surface mountable electrical device for printed circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0072112A KR100495132B1 (en) 2002-11-19 2002-11-19 Surface mountable electrical device for printed circuit board and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20040043688A KR20040043688A (en) 2004-05-24
KR100495132B1 true KR100495132B1 (en) 2005-06-14

Family

ID=37340117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0072112A KR100495132B1 (en) 2002-11-19 2002-11-19 Surface mountable electrical device for printed circuit board and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR100495132B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922471B1 (en) 2007-09-27 2009-10-21 삼성에스디아이 주식회사 Protection Circuit Module of Secondary Battery and Secondary Battery using the same
US10083781B2 (en) 2015-10-30 2018-09-25 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
US10438729B2 (en) 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000048513A (en) * 1996-09-20 2000-07-25 모리시타 요이찌 Ptc thermistor
KR20010087389A (en) * 1998-11-13 2001-09-15 추후보정 Multilayer conductive polymer device and method of manufacturing same
KR20010101297A (en) * 1998-12-18 2001-11-14 추후보정 Improved conductive polymer device and method for manufacturing same
JP2002231507A (en) * 2001-02-05 2002-08-16 Nichias Corp Electronic device and method for manufacturing the same
JP2002359104A (en) * 2001-05-31 2002-12-13 Mitsubishi Materials Corp Chip type thermistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000048513A (en) * 1996-09-20 2000-07-25 모리시타 요이찌 Ptc thermistor
KR20010087389A (en) * 1998-11-13 2001-09-15 추후보정 Multilayer conductive polymer device and method of manufacturing same
KR20010101297A (en) * 1998-12-18 2001-11-14 추후보정 Improved conductive polymer device and method for manufacturing same
JP2002231507A (en) * 2001-02-05 2002-08-16 Nichias Corp Electronic device and method for manufacturing the same
JP2002359104A (en) * 2001-05-31 2002-12-13 Mitsubishi Materials Corp Chip type thermistor

Also Published As

Publication number Publication date
KR20040043688A (en) 2004-05-24

Similar Documents

Publication Publication Date Title
EP0801803B1 (en) Improvements in ceramic chip fuses
US6108184A (en) Surface mountable electrical device comprising a voltage variable material
US6640420B1 (en) Process for manufacturing a composite polymeric circuit protection device
US5914649A (en) Chip fuse and process for production thereof
JP7461422B2 (en) Chip Resistors
JP2007037397A (en) Transient voltage suppression device, transient voltage suppression chip device, manufacturing method of transient voltage suppression device, impedance material, and manufacturing method of impedance material
US9460882B2 (en) Laminated electrical fuse
EP0148506B1 (en) Circuit board
US20140266565A1 (en) Laminated electrical fuse
US6380839B2 (en) Surface mount conductive polymer device
KR20150020043A (en) Electric contact terminal
KR100495132B1 (en) Surface mountable electrical device for printed circuit board and method of manufacturing the same
US10181718B2 (en) Surface-mountable electrical circuit protection device
KR19990081968A (en) Surface-Mounted Electrical Equipment Including PTC Element
KR100507625B1 (en) Surface mountable electric device using cream solder and method of manufacturing the same
KR100505475B1 (en) PTC thermistor having electrodes on the same surface and method thereof
KR100495128B1 (en) Surface mountable electric device using electrical wire
KR100495129B1 (en) Method of manufacturing surface mountable electrical device using conducting wire
KR100496450B1 (en) Surface mountable electrical device for printed circuit board and method of manufacturing the same
JP2007288225A (en) Structure of surface-mounting overcurrent protection device capable of reset, and method of manufacturing same
KR100495130B1 (en) Method of manufacturing surface mountable electrical device for printed circuit board using heat welding and surface mountable electrical device made by the method
KR100505476B1 (en) Surface mountable electrical device using ablation and its manufacturing method
KR100485890B1 (en) positive temperature coefficient electrical device for surface mounting and method thereof
KR101141401B1 (en) Resistor of parallel structure and fabrication method thereof
KR100495131B1 (en) method of positive temperature coefficient electrical device for surface mounting

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080331

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee