KR100495129B1 - Method of manufacturing surface mountable electrical device using conducting wire - Google Patents

Method of manufacturing surface mountable electrical device using conducting wire Download PDF

Info

Publication number
KR100495129B1
KR100495129B1 KR10-2002-0072109A KR20020072109A KR100495129B1 KR 100495129 B1 KR100495129 B1 KR 100495129B1 KR 20020072109 A KR20020072109 A KR 20020072109A KR 100495129 B1 KR100495129 B1 KR 100495129B1
Authority
KR
South Korea
Prior art keywords
conductive
sheet resistance
sheet
resistance sheet
wires
Prior art date
Application number
KR10-2002-0072109A
Other languages
Korean (ko)
Other versions
KR20040043685A (en
Inventor
고창모
최수안
한준구
이안나
이종환
김주담
이종호
Original Assignee
엘에스전선 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스전선 주식회사 filed Critical 엘에스전선 주식회사
Priority to KR10-2002-0072109A priority Critical patent/KR100495129B1/en
Publication of KR20040043685A publication Critical patent/KR20040043685A/en
Application granted granted Critical
Publication of KR100495129B1 publication Critical patent/KR100495129B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/1406Terminals or electrodes formed on resistive elements having positive temperature coefficient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H01C7/021Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermistors And Varistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

인쇄회로기판에 장착되어 회로를 보호하는 기능을 수행하는 도선을 이용한 표면실장형 정온도계수(Positive Temperature Coefficient; PTC) 장치의 제조방법은 (a) 내부에 쌍으로 이루어진 다수의 도선이 일정 간격으로 삽입되고, 상기 도선쌍이 각각 제1 및 제2 표면으로 노출되는 박판 저항 시트를 준비하는 단계; (b) 상기 박판 저항 시트의 제1 및 제2 표면에 상기 도선쌍과 전기적으로 연결되도록 각각 제1 및 제2 전도층을 형성하는 단계; (c) 상기 도선쌍 사이의 소정 위치에서 상기 제1 및 제2 전도층의 일부를 제거하여 비전도성 갭을 형성하는 단계; (d) 상기 도선쌍이 각각의 도선으로 분리되는 방향으로 상기 박판 저항 시트를 절단하는 단계; 및 (e) 상기 박판 저항 시트를 상기 도선쌍과 수직한 방향으로 분할하여 다수의 전기장치를 만드는 단계를 포함한다.In the method of manufacturing a surface-mount positive temperature coefficient (PTC) device using a conductor mounted on a printed circuit board to protect a circuit, (a) a plurality of pairs of pairs of conductors are arranged at regular intervals. Preparing a sheet resistance sheet inserted and exposing the pair of conductors to the first and second surfaces, respectively; (b) forming first and second conductive layers, respectively, on the first and second surfaces of the sheet resistance sheet to be electrically connected to the pair of conductors; (c) removing a portion of the first and second conductive layers at a predetermined position between the pair of conductors to form a non-conductive gap; (d) cutting the thin sheet resistance sheet in a direction in which the wire pair is separated into respective wires; And (e) dividing the sheet resistance sheet in a direction perpendicular to the wire pair to make a plurality of electrical devices.

Description

도선을 이용한 표면실장형 전기장치 제조방법{METHOD OF MANUFACTURING SURFACE MOUNTABLE ELECTRICAL DEVICE USING CONDUCTING WIRE}Method for manufacturing surface-mounted electric devices using wires {METHOD OF MANUFACTURING SURFACE MOUNTABLE ELECTRICAL DEVICE USING CONDUCTING WIRE}

본 발명은 표면실장형 전기장치의 제조방법에 관한 것으로서, 더욱 상세하게는 인쇄회로기판에 장착되어 회로를 보호하는 기능을 수행하는 도선을 이용한 표면실장형 정온도계수(Positive Temperature Coefficient; PTC) 장치의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a surface mounted electric device, and more particularly, to a surface mounted positive temperature coefficient (PTC) device using a conductor mounted on a printed circuit board to perform a function of protecting a circuit. It relates to a manufacturing method of.

일반적으로, 결정성 고분자 수지와 전도성 물질의 혼합물로 이루어진 이른바 정온도계수(Positive Temperature Coefficient; PTC) 물질은 그 응용범위가 매우 넓다. PTC 물질은 상온과 같은 낮은 온도에서는 저항이 낮아 전류를 통과시키지만, 주위 온도가 상승하거나 과전류로 인해 물질의 온도가 상승하게 되면 저항이 103~104배 이상으로 증가되어 전류를 차단하는 기능을 갖는다.In general, a so-called positive temperature coefficient (PTC) material composed of a mixture of a crystalline polymer resin and a conductive material has a wide range of application. At low temperatures, such as room temperature, PTC materials have a low resistance to pass current, but when the ambient temperature rises or the material temperature rises due to overcurrent, the resistance increases by 10 3 to 10 4 times or more, which blocks the current. Have

이러한 PTC 물질은 금속전극과 연결되어 다양한 형태의 전기장치로 응용될 수 있으며, 주로 전기 회로에서 과전류 차단 및 회로 보호용으로 사용된다. 이러한 PTC 장치는 주로 인쇄회로기판(Printed Circuit Board; PCB) 위에 장착되는데, PCB 기판의 부품들에 의해 형상의 제약을 많이 받게 된다. 최근에는 회로 디자인이 고집적화되면서 기판 실장형 부품의 경박단소화에 대한 요구가 증대되고 있다. 이에 부응하기 위해 지금까지 PTC 장치에 대한 많은 기술이 제시되어 왔다.The PTC material is connected to a metal electrode and can be applied to various types of electric devices, and is mainly used for overcurrent blocking and circuit protection in an electric circuit. Such a PTC device is mainly mounted on a printed circuit board (PCB), which is subject to a lot of shape constraints by the components of the PCB board. In recent years, as the circuit design has been highly integrated, the demand for light and thin reduction of board mounted components has increased. To this end, many techniques for PTC devices have been proposed.

PTC 장치에 관련된 제조 기술로는, 예로 들면, 미국특허 제5,699,607호, 제5,831,510호, 제5,852,397호, 제5,864,281호, 제5,884,391호, 제5,900,800호, 제5,907,272호, 제6,020,808호, 제6,023,403호, 제6,124,781호, 제6,157,289호, 제6,172,591호, 제6,188,308호, 제6,211,771호, 제6,223,423호, 제6,242,997호, 제6,292,088호, 제6,297,722호, 제6,348,851호, 제6,377,467호, 제6,380,839호 등이 있다.As manufacturing techniques related to PTC devices, for example, U.S. Patent Nos. 5,699,607, 5,831,510, 5,852,397, 5,864,281, 5,884,391, 5,900,800, 5,907,272, 6,020,808, 6,023,403, claim there are 6,124,781, 1 - 6157289, 1 - 6172591, 1 - 6188308, 1 - 6211771, 1 - 6223423, 1 - 6242997, 1 - 6292088, 1 - 6297722, 1 - 6348851, 1 - 6377467, 1 - 6380839 call, etc. .

이러한 제조 공정 기술들은 대부분 인쇄회로기판가공 기술을 바탕으로 하고 있으며, PTC 특성을 가지는 기본소자의 상하부 전극을 연결하는 방식에 따라서 서로 구별된다. 위에 열거된 목록 중 대표적인 몇 특허에 대하여 설명하면 다음과 같다.Most of these manufacturing process technologies are based on a printed circuit board processing technology, and are distinguished from each other according to a method of connecting upper and lower electrodes of a basic device having PTC characteristics. Some of the representative patents listed above are described below.

먼저, 미국특허 제5,831,510호와 제5,852,397호는 PTC 물질의 양면에 금속박이 접착된 판상 형태의 PTC 소자에 구멍(Hole)을 뚫고 구멍 내부를 포함한 PTC 소자의 전체표면에 동도금을 하여 상하 전극을 연결시킨 후, 구멍 근처에서 전극을 에칭하여 양극으로 분리하도록 구성된다. 이 공정은 인쇄회로기판분야의 일반적인 기판제조공정을 차용한 것이다.First, U.S. Patent Nos. 5,831,510 and 5,852,397 connect a top and bottom electrode by drilling a hole in a plate-shaped PTC device in which metal foil is bonded to both sides of a PTC material, and copper plating the entire surface of the PTC device including the inside of the hole. And then etch the electrode near the aperture to separate it into an anode. This process is borrowed from the general board manufacturing process in the printed circuit board field.

미국특허 제5,884,391호는 PTC 소자 시트에 구멍 대신 긴 슬릿을 형성하고, 이 슬릿의 단면을 포함한 시트의 전체표면에 동도금을 하여 상하 전극을 연결시키도록 구성된다. 또한, 동도금된 상하 전극이 에칭으로 양극이 분리되고, 솔더 저항체(Solder resist)가 도포된 후, 양단면이 솔더도금(Solder plating)으로 둘러싼 형태를 가진다.U.S. Patent No. 5,884,391 is configured to form long slits instead of holes in the PTC element sheet, and to connect the upper and lower electrodes by copper plating the entire surface of the sheet including the cross section of the slits. In addition, after the copper plated upper and lower electrodes are separated from each other by etching, and a solder resist is applied, both ends of the copper plated upper and lower electrodes are surrounded by solder plating.

미국특허 제5,699,607호와 제5,900,800호는 PTC 시트에 긴 슬릿을 내고, 이 슬릿 단면을 포함한 시트의 전면표면에 솔더도금을 도포한 후, 상하부 일부분에 갭(gap)을 주어 전극면이 드러나게 하고, 양단면을 둘러싸도록 동도금을 한다. 이 방법은 전극을 에칭하지 않고 먼저 도포된 솔더도금의 일부를 제거하여 그 위에 도금된 동이 전극에 접촉할 수 있게 하였다.U.S. Pat.Nos. 5,699,607 and 5,900,800 show a long slit on a PTC sheet, apply solder plating to the front surface of the sheet including this slit cross section, and then give a gap to the upper and lower portions to expose the electrode surface. Copper plating surrounds both ends. This method eliminated some of the previously applied solder plating without etching the electrodes so that copper plated thereon could contact the electrodes.

이와 같은 종래의 다양한 PTC 장치 중 한 예가 도 1에 도시되어 있다. 도 1에 도시된 예는 특히 미국특허 제5,831,510호와 제5,852,397호에 제시된 것과 유사한 형태이다.One example of such various conventional PTC devices is shown in FIG. 1. The example shown in FIG. 1 is particularly similar to that shown in US Pat. Nos. 5,831,510 and 5,852,397.

도 1을 참조하면, 종래의 PTC 장치(1)는 박판 저항 성분(2)의 상하 표면에 각각 전극(3)을 형성하고, 상하 표면의 전극(3)을 연결하는 도금층(4)을 형성한 후, 전극(3)과 도금층(4)의 일부를 제거하여 비전도성 갭(5)을 형성하고, 비전도성 갭(5) 및 도금층(4)의 표면 일부에 절연물(6)을 코팅하고, 절연물(6)이 코팅하지 않은 영역에 추가적인 도금층(7)을 형성하도록 구성되어 있다.Referring to FIG. 1, the conventional PTC device 1 forms electrodes 3 on the upper and lower surfaces of the sheet resistance component 2, and forms a plating layer 4 connecting the electrodes 3 on the upper and lower surfaces. After that, a portion of the electrode 3 and the plating layer 4 is removed to form a non-conductive gap 5, and an insulator 6 is coated on a portion of the surface of the non-conductive gap 5 and the plating layer 4, and the insulator (6) is configured to form an additional plating layer 7 in the uncoated region.

상술한 바와 같은 표면실장형 PTC 장치는 공통적으로 넓은 시트에 슬릿 또는 구멍을 형성하여, 이 슬릿 또는 구멍을 통해 전도층을 형성하여 상하 전극을 연결한다는 공통점을 가지고 있다. 즉, 지금까지 상하전극을 연결하기 위해 슬릿 또는 구멍을 형성하는 것은 필수적인 것으로 여겨졌으며, 어느 누구도 다른 대안을 제시하지는 못하는 실정이다. 그러나, 종래의 기술은 시트 내에 미세한 구멍 또는 슬릿을 형성하고 그 구멍 또는 슬릿에 전도층을 형성하는 복잡한 공정으로 인해 제조시간 및 비용이 많이 든다는 단점이 있다. 또한, 이러한 공정은 매우 높은 기술력을 필요로 하며, 좁은 영역 내에 균일한 전도층을 형성하는 과정에서 불량발생률이 높다. 특히, 이와 같이 좁은 영역에 형성된 전도층은 PTC 장치의 설치과정에서 충격 또는 눌림 등에 의해 파손될 우려가 많다.Surface-mounted PTC devices as described above have a common point in that slits or holes are commonly formed in a wide sheet, and a conductive layer is formed through these slits or holes to connect upper and lower electrodes. That is, until now, it was considered necessary to form a slit or a hole to connect the vertical electrodes, and no one can suggest another alternative. However, the prior art has the disadvantage that manufacturing time and cost are high due to the complicated process of forming fine holes or slits in the sheet and forming a conductive layer in the holes or slits. In addition, this process requires a very high technical force, a high incidence of defects in the process of forming a uniform conductive layer in a narrow area. In particular, the conductive layer formed in such a narrow area is likely to be damaged by impact or pressing during the installation of the PTC device.

또한, PTC 장치의 PTC 조성물은 온도에 따라서 수축과 팽창을 반복하게 되는데, 이 과정에서 PTC 조성물에 형성된 매우 얇은 전도층, 특히 조성물의 측면을 감싸는 전도층이 손상을 입을 수 있다는 단점이 있다.In addition, the PTC composition of the PTC device is repeatedly contracted and expanded depending on the temperature, and in this process, a very thin conductive layer formed on the PTC composition, in particular, a conductive layer surrounding the side of the composition may be damaged.

본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 도선을 이용해 상하 전극을 연결함으로서 외부의 충격이나 압력에 대해 구조적으로 보다 안정적인 표면실장형 전기장치의 제조방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and an object of the present invention is to provide a method of manufacturing a surface-mounted electrical device that is structurally more stable against external impact or pressure by connecting the upper and lower electrodes using a conductive wire.

상기와 같은 목적을 달성하기 위하여 본 발명에 따른 도선을 이용한 표면실장형 전기장치 제조방법은 (a) 내부에 쌍으로 이루어진 다수의 도선이 일정 간격으로 삽입되고, 상기 도선쌍이 각각 제1 및 제2 표면으로 노출되는 박판 저항 시트를 준비하는 단계; (b) 상기 박판 저항 시트의 제1 및 제2 표면에 상기 도선쌍과 전기적으로 연결되도록 각각 제1 및 제2 전도층을 형성하는 단계; (c) 상기 도선쌍 사이의 소정 위치에서 상기 제1 및 제2 전도층의 일부를 제거하여 비전도성 갭을 형성하는 단계; (d) 상기 도선쌍이 각각의 도선으로 분리되는 방향으로 상기 박판 저항 시트를 절단하는 단계; 및 (e) 상기 박판 저항 시트를 상기 도선쌍과 수직한 방향으로 분할하여 다수의 전기장치를 만드는 단계를 포함한다.In order to achieve the above object, in the method of manufacturing a surface-mounted electric device using a wire according to the present invention, (a) a plurality of wires formed in pairs are inserted at regular intervals, and the wire pairs are first and second, respectively. Preparing a sheet resistance sheet exposed to the surface; (b) forming first and second conductive layers, respectively, on the first and second surfaces of the sheet resistance sheet to be electrically connected to the pair of conductors; (c) removing a portion of the first and second conductive layers at a predetermined position between the pair of conductors to form a non-conductive gap; (d) cutting the thin sheet resistance sheet in a direction in which the wire pair is separated into respective wires; And (e) dividing the sheet resistance sheet in a direction perpendicular to the wire pair to make a plurality of electrical devices.

바람직하게, 상기 박판 저항 시트는 정온도계수(Positive Temperature Coefficient; PTC) 특성을 갖는 전도성 중합체이고, 상기 도선은 각각 탄성 물질 및 상기 탄성 물질의 외부에 코팅된 전도성 금속을 포함하여 이루어진다.Preferably, the thin sheet resistance sheet is a conductive polymer having a positive temperature coefficient (PTC) characteristic, and the conductive wire includes an elastic material and a conductive metal coated on the outside of the elastic material, respectively.

또한, 상기 (a)단계는 저항성 물질을 다수의 도선쌍과 함께 압착하여 박판 저항 시트를 만드는 단계; 및 상기 박판 저항 시트의 제1 및 제2 표면을 연마하여 상기 도선쌍을 노출시키는 단계를 포함하는 것이 바람직하다.In addition, the step (a) is a step of pressing the resistive material together with a plurality of wire pairs to form a sheet resistance sheet; And polishing the first and second surfaces of the sheet resistance sheet to expose the wire pairs.

또는 대안으로서, 상기 (a) 및 (b)단계에서 상기 도선쌍을 상기 박판 저항 시트에 삽입하는 공정과 상기 제1 및 제2 전도층을 상기 박판 저항 시트의 제1 및 제2 표면에 형성하는 공정은 롤 라미네이터(roll laminator)를 이용하여 동시에 수행될 수도 있다.Alternatively, in the step (a) and (b), the step of inserting the pair of wires into the sheet resistance sheet and forming the first and second conductive layers on the first and second surfaces of the sheet resistance sheet. The process may be performed simultaneously using a roll laminator.

이때, 상기 (c)단계에서 상기 비전도성 갭은 상기 제1 전도층에서 하나의 도선쌍과 인접한 곳에 형성되고, 상기 제2 전도층에서는 이웃한 도선쌍과 인접한 곳에 형성되는 것이 또한 바람직하다.In this case, in the step (c), the non-conductive gap is preferably formed in the first conductive layer adjacent to the one pair of conductors, and in the second conductive layer is formed in the vicinity of the adjacent pair of conductors.

이와 같은 표면실장형 전기장치 제조방법은 상기 (c)단계 이후에, 상기 비전도성 갭과 상기 제1 및 제2 전도층의 적어도 일부에 절연층을 도포하는 단계; 및Such a method of manufacturing a surface mounted electric device may include applying an insulating layer to at least a portion of the non-conductive gap and the first and second conductive layers after step (c); And

상기 절연층이 도포되지 않은 상기 제1 및 제2 전도층의 표면에 솔더층을 형성하는 단계를 더 포함할 수 있다.The method may further include forming a solder layer on surfaces of the first and second conductive layers to which the insulating layer is not applied.

상기 (c)단계에서 상기 제1 전도층은 상기 비전도성 갭에 의해 제1 전극 및 제2 전극으로 분리되고, 상기 제2 전도층은 상기 비전도성 갭에 의해 제2 전극 및 제2 부가전극으로 분리되는데, 상기 절연층은 상기 비전도성 갭과 상기 제1 및 제2 전극의 일부에만 도포되는 것이 또한 바람직하다.In the step (c), the first conductive layer is separated into a first electrode and a second electrode by the non-conductive gap, and the second conductive layer is separated into a second electrode and a second additional electrode by the non-conductive gap. It is also preferred that the insulating layer be applied only to a portion of the non-conductive gap and the first and second electrodes.

본 발명의 또 다른 측면에 따르면, (a) 내부에 다수의 도선이 일정 간격으로 삽입되고, 상기 도선이 제1 및 제2 표면으로 노출되는 박판 저항 시트를 준비하는 단계; (b) 상기 박판 저항 시트의 제1 및 제2 표면에 상기 도선과 전기적으로 연결되도록 각각 제1 및 제2 전도층을 형성하는 단계; (c) 상기 도선 사이의 소정 위치에서 상기 제1 및 제2 전도층의 일부를 제거하여 비전도성 갭을 형성하는 단계; (d) 상기 각 도선의 노출부분이 분리되는 방향으로 상기 박판 저항 시트를 절단하는 단계; 및 (e) 상기 박판 저항 시트를 상기 도선과 수직한 방향으로 분할하여 다수의 전기장치를 만드는 단계를 포함하는 도선을 이용한 표면실장형 전기장치 제조방법이 제공된다.According to another aspect of the invention, (a) a step of preparing a sheet resistance sheet is inserted into a plurality of conductors at regular intervals, the conductor is exposed to the first and second surfaces; (b) forming first and second conductive layers, respectively, on the first and second surfaces of the sheet resistance sheet to be electrically connected to the conductive wires; (c) removing a portion of the first and second conductive layers at a predetermined position between the conductive lines to form a non-conductive gap; (d) cutting the sheet resistance sheet in a direction in which the exposed portions of the conductive wires are separated; And (e) dividing the sheet resistance sheet in a direction perpendicular to the conductive wire to form a plurality of electrical devices.

이하 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, terms or words used in the specification and claims should not be construed as having a conventional or dictionary meaning, and the inventors should properly explain the concept of terms in order to best explain their own invention. Based on the principle that can be defined, it should be interpreted as meaning and concept corresponding to the technical idea of the present invention. Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.

도 2 내지 도 5는 본 발명의 제1 실시예에 따른 표면실장형 전기장치 제조방법을 보여주는 도면이다.2 to 5 are views showing a method for manufacturing a surface-mounted electrical device according to a first embodiment of the present invention.

본 발명에 따른 표면실장형 전기장치를 제조하기 위해서는 먼저, 도 2에 도시된 박판 저항 시트(20)를 준비한다. 박판 저항 시트(20)는 상부 표면(22)과 하부 표면(24)을 가지며, 내부에 다수의 도선(30)이 삽입되어 있다.In order to manufacture the surface mounted electric device according to the present invention, first, a thin sheet resistance sheet 20 shown in FIG. 2 is prepared. The thin sheet resistance sheet 20 has an upper surface 22 and a lower surface 24, and a plurality of conductive wires 30 are inserted therein.

박판 저항 시트(20)는 바람직하게는 정온도계수(Positive Temperature Coefficient; PTC) 특성을 가진다. 또한 바람직하게, 이러한 박판 저항 시트(20)는 결정성 고분자 수지와 전도성 물질의 혼합물로 구성된 전도성 중합체로 이루어진다. 전도성 물질로는 카본 블랙, 금속 입자 또는 금속 파우더 등이 사용 가능하다.The thin sheet resistance sheet 20 preferably has a positive temperature coefficient (PTC) characteristic. Also preferably, the thin sheet resistance sheet 20 is made of a conductive polymer composed of a mixture of a crystalline polymer resin and a conductive material. As the conductive material, carbon black, metal particles or metal powder may be used.

보다 바람직하게, 박판 저항 시트(20)에 사용되는 결정성 고분자 수지는 HDPE(High Density Polyethylene)을 기본 수지로 사용하며, HDPE에 전도성 물질로서 카본 블랙을 35% 혼합하고, 그 외에 산화방지제 및 과산화물 가교제를 각각 0.3% 및 0.2% 함유하여 제조된다. 물론, 박판 저항 시트(20)는 위의 예 외에도 다양하게 변형될 수 있다.More preferably, the crystalline polymer resin used in the sheet resistance sheet 20 uses HDPE (High Density Polyethylene) as the base resin, and 35% of carbon black is mixed with HDPE as a conductive material, and other antioxidants and peroxides are used. It is prepared by containing 0.3% and 0.2% of a crosslinking agent, respectively. Of course, the thin sheet resistance sheet 20 may be variously modified in addition to the above example.

도선(30)은 박판 저항 시트(20) 내에 일정한 간격으로 배치되며, 일부가 제1 표면(22) 및 제2 표면(24)으로 노출된다. 본 실시예에서 도선(30)은 두 개가 한 조를 이루어 쌍으로 배치되며, 각 도선쌍(30)이 일정한 간격으로 배치된다. 도선쌍(30)의 간격은 실질적으로 완성되는 전기장치의 폭과 거의 동일하다. 쌍을 이루는 두 개의 도선은 서로 거의 인접하게 배치되며, 서로 접촉하는 것도 무방하다.The conductive wire 30 is disposed at regular intervals in the sheet resistance sheet 20, and part of the conductive wire 30 is exposed to the first surface 22 and the second surface 24. In the present embodiment, two conductive wires 30 are arranged in pairs, and each conductive wire pair 30 is disposed at regular intervals. The spacing of the wire pairs 30 is substantially equal to the width of the electrical device to be completed. The two paired wires are arranged close to each other and may contact each other.

이와 같은 박판 저항 시트(20)를 만들기 위해서는 도 6에 도시된 롤 라미네이터(roll laminator, 200)를 사용할 수 있다. 즉, 저항성 물질과 도선을 함께 롤 라미네이터(200)로 압착함으로써 도선(30)이 삽입된 박판 저항 시트(20)를 만드는 것이다.In order to make the thin sheet resistance sheet 20, a roll laminator 200 illustrated in FIG. 6 may be used. That is, by pressing the resistive material and the conductive wire together with the roll laminator 200, the thin-film resistance sheet 20 into which the conductive wire 30 is inserted is made.

롤 라미네이터(200)를 통해 압착된 박판 저항 시트(20)는 그러나 도선(30)이 외부로 노출되지 않는 경우가 발생할 수 있다. 따라서 도 7에 도시된 것처럼, 압착된 박판 저항 시트(20)의 상하 표면(22, 24) 일부를 연마하여 제거하는 공정을 더 추가할 수 있다. 이러한 연마공정에서 박판 저항 시트(20)의 상하 표면(22, 24) 일부가 제거되며, 동시에 도선(30)은 확실하게 상하 표면(22, 24)으로 노출된다. 이는 도 8에 잘 도시되어 있다. 또한, 연마공정을 거치면 도선(30)의 노출면적이 더 넓어지므로 보다 확실한 전기적 연결을 보장할 수 있다.The thin sheet resistance sheet 20 compressed through the roll laminator 200 may occur, however, when the conductive wire 30 is not exposed to the outside. Therefore, as shown in FIG. 7, a process of polishing and removing a portion of the upper and lower surfaces 22 and 24 of the pressed sheet resistance sheet 20 may be further added. In this polishing process, part of the upper and lower surfaces 22 and 24 of the sheet resistance sheet 20 is removed, and at the same time, the conductive wire 30 is reliably exposed to the upper and lower surfaces 22 and 24. This is illustrated well in FIG. 8. In addition, since the polishing area increases the exposed area of the conductive wire 30, it is possible to ensure a more reliable electrical connection.

상술한 공정을 통해 제조된 박판 저항 시트(20)에는 또한 전도층(40, 50)이 형성된다. 도면에서, 박판 저항 시트(20)의 제1 표면(22)에는 제1 전도층(40)이 형성되고, 제2 표면(24)에는 제2 전도층(50)이 형성되는 것으로 도시되었다.In the sheet resistance sheet 20 manufactured through the above-described process, conductive layers 40 and 50 are also formed. In the figure, it is shown that the first conductive layer 40 is formed on the first surface 22 of the sheet resistance sheet 20 and the second conductive layer 50 is formed on the second surface 24.

제1 및 제2 전도층(40, 50)을 형성하기 위해서, 박판 저항 시트(20)와 각 전도층(40, 50)을 동시에 압착하는 공정을 수행할 수 있다. 즉, 도선(30)과 전도층(40, 50)을 각각 순차적으로 형성하는 것이다.In order to form the first and second conductive layers 40 and 50, a process of simultaneously compressing the sheet resistance sheet 20 and the respective conductive layers 40 and 50 may be performed. That is, the conductive wires 30 and the conductive layers 40 and 50 are sequentially formed, respectively.

그러나, 대안으로서 도선(30)과 전도층(40, 50)을 동시에 형성하는 것도 가능하다. 이 대안은 도 9에 도시되어 있는데, 롤 라미네이터(200)를 이용하여 도선과 전도층을 저항성 물질과 함께 압착하게 된다. 이때, 롤 라미네이터(200)는 완성되는 박판 저항 시트(20)의 두께를 도선(30)보다 약간 작게 하는 것이 바람직하다. 롤 라미네이터(200)에 의한 압착과정에서, 도선(30)은 전도층(40, 50)과 밀착되어 서로 전기적으로 연결된다. 또한, 압착과정에서 전도층(40, 50)은 도선(30)에 약간 눌린 상태가 되며, 압착 전에 도선(30)과 전도층(40, 50) 사이에 존재하는 저항성 물질은 압착과정에서 도선(30) 주변으로 밀려나게 된다.As an alternative, however, it is also possible to simultaneously form the conductor 30 and the conductive layers 40 and 50. This alternative is shown in FIG. 9, where the roll laminator 200 is used to compress the leads and conductive layers together with the resistive material. At this time, it is preferable that the roll laminator 200 makes the thickness of the thin sheet resistance sheet 20 completed slightly smaller than the conducting wire 30. In the pressing process by the roll laminator 200, the conductive wire 30 is in close contact with the conductive layers 40 and 50 and electrically connected to each other. In addition, during the crimping process, the conductive layers 40 and 50 are slightly pressed by the conducting wire 30, and the resistive material existing between the conducting wire 30 and the conducting layers 40 and 50 before the crimping process is conducted in the crimping process. 30) pushed out to the periphery.

이 과정을 통해 제조된 박판 저항 시트(20)는 상하부의 전도층(40, 50)이 각 도선(30)에 의해 서로 전기적으로 연결된 상태가 된다.In the thin sheet resistance sheet 20 manufactured through this process, upper and lower conductive layers 40 and 50 are electrically connected to each other by the conductive wires 30.

상술한 과정을 통해 완성된 박판 저항 시트(20)는 도 2에 도시된 형태가 되며, 이 박판 저항 시트(20)에 적층된 제1 및 제2 전도층(40, 50)은 도 3에 도시된 것처럼 부분적으로 제거되어 제1 및 제2 비전도성 갭(46, 56)을 형성한다. 전도층(40, 50)의 일부를 제거하는 공정은 에칭 등의 방식으로 수행된다. 제1 및 제2 비전도성 갭(46, 56)은 도선(30)과 인접한 곳에 위치하는 것이 바람직하며, 서로 엇갈리는 위치에 있는 것이 또한 바람직하다. 도 3에서 제2 전도층(50)에 형성된 제2 비전도성 갭(56)은 하나의 도선쌍(30)과 인접한 곳에 형성되고, 제1 전도층(40)에 형성된 제1 비전도성 갭(46)은 이웃한 도선쌍(35)과 인접한 곳에 형성되는 것으로 도시되었다.The thin sheet resistance sheet 20 completed through the above-described process becomes the shape shown in FIG. 2, and the first and second conductive layers 40 and 50 stacked on the thin sheet resistance sheet 20 are illustrated in FIG. 3. Partially removed to form the first and second non-conductive gaps 46, 56. The process of removing portions of the conductive layers 40 and 50 is performed by etching or the like. The first and second non-conductive gaps 46 and 56 are preferably located adjacent to the conducting wire 30 and are also preferably in staggered positions. In FIG. 3, the second non-conductive gap 56 formed in the second conductive layer 50 is formed adjacent to one conductive pair 30, and the first non-conductive gap 46 formed in the first conductive layer 40. ) Is shown to be formed adjacent to the pair of adjacent conductors 35.

이와 같이 도선(30) 및 전도층(40, 50)이 형성된 박판 저항 시트(20)는 도 4에 도시된 것처럼 절단선(12)을 따라 다수의 스트립으로 절단된다. 이때, 절단선(12)은 도선쌍(30)이 각각의 도선으로 분리되는 방향으로 설정되며, 절단된 스트립에는 두 개의 도선이 삽입된 상태가 된다. 또한, 한 도선쌍에 있는 두 도선이 서로 인접하거나 접촉하기 때문에, 도선쌍을 분리하여 생성되는 각 스트립에는 도선(30, 35)이 각 스트립의 측면(26, 28)(도 5 참조)에 인접한 곳에 위치하게 된다.As described above, the thin sheet resistance sheet 20 having the conductive wire 30 and the conductive layers 40 and 50 is cut into a plurality of strips along the cutting line 12 as shown in FIG. 4. In this case, the cutting line 12 is set in a direction in which the wire pair 30 is separated into respective wires, and two wires are inserted into the cut strip. In addition, since the two conductors in a pair of conductors are adjacent to or in contact with each other, in each strip produced by separating the conductor pairs, the conductors 30 and 35 are adjacent to the sides 26 and 28 of each strip (see FIG. 5). It will be located there.

도 5에는 상술한 것처럼 절단선(12)에 의해 절단된 각 스트립의 단면을 도시하며, 이 단면은 완성된 전기장치(10)의 단면과 동일하다. 이후 각 스트립을 도선(30, 35)과 수직된 방향을 분할하면 다수의 전기장치를 만들어진다.5 shows a cross section of each strip cut by the cutting line 12 as described above, which is the same as the cross section of the finished electrical device 10. Subsequently, each strip is divided in a direction perpendicular to the conductors 30 and 35 to create a plurality of electrical devices.

도 5를 참조하면, 본 실시예에 따른 전기장치(10)에는 두 개의 도선(30, 35)이 서로 이격된 상태로 위치하게 된다. 또한, 비전도성 갭(46, 56)에 의해서 제1 전도층(40)은 제1 전극(42) 및 제1 부가전극(44)으로 전기적으로 분리되고, 제2 전도층(50)은 제2 전극(52) 및 제2 부가전극(54)으로 분리된다. 또한, 이 전기장치(10)에서 하나의 도선(30)은 제1 전극(42) 및 제2 부가전극(54)을 전기적으로 연결시키며, 다른 도선(35)은 제1 부가전극(44) 및 제2 전극(52)을 전기적으로 연결시킨다.Referring to FIG. 5, in the electric device 10 according to the present embodiment, two conductive wires 30 and 35 are positioned to be spaced apart from each other. In addition, the first conductive layer 40 is electrically separated from the first electrode 42 and the first additional electrode 44 by the non-conductive gaps 46 and 56, and the second conductive layer 50 is formed by the second conductive layer 50. The electrode 52 is separated from the second additional electrode 54. In addition, in the electric device 10, one conductive wire 30 electrically connects the first electrode 42 and the second additional electrode 54, and the other conductive wire 35 connects to the first additional electrode 44. The second electrode 52 is electrically connected.

이 전기장치는 인쇄회로기판(Printed Circuit Board; PCB)의 표면실장형으로 사용될 수 있다. PCB에 실장될 때, 본 실시예의 전기장치(10)는 제1 전극(42)과 제1 부가전극(44) 또는 제2 전극(52)과 제2 부가전극(54)이 PCB와 전기적으로 연결되는 단자 역할을 하게 된다.This electrical device can be used as a surface mount of a printed circuit board (PCB). When mounted on a PCB, the electrical device 10 of the present embodiment has a first electrode 42 and the first additional electrode 44 or the second electrode 52 and the second additional electrode 54 electrically connected to the PCB. It serves as a terminal.

다음은 본 발명의 제2 실시예에 따른 표면실장형 전기장치 제조방법을 설명한다. 본 실시예는 도선쌍(30)이 삽입되어 상하 전도층(40, 50)과 연결되는 박판 저항 시트(20)를 준비하는 공정(도 2 참조) 및 전도층(40, 50)에 비전도성 갭(46, 56)을 형성하는 공정(도 3 참조)에 있어서는 앞선 실시예와 동일하다. 따라서, 본 실시예는 도 2 및 도 3에 도시된 공정을 수행한 이후 단계부터 설명한다.The following describes a method for manufacturing a surface mounted electric device according to a second embodiment of the present invention. In this embodiment, a process of preparing a thin sheet resistance sheet 20 in which the wire pair 30 is inserted and connected to the upper and lower conductive layers 40 and 50 (see FIG. 2) and the non-conductive gap in the conductive layers 40 and 50 are provided. The process of forming (46, 56) (refer FIG. 3) is the same as that of the previous Example. Therefore, this embodiment will be described from the step after performing the process shown in FIGS. 2 and 3.

도 3에 도시된 것처럼 제1 및 제2 전도층(40, 50)에 비전도성 갭(46, 56)을 형성한 후, 본 실시예에서는 도 10에 도시된 것처럼, 박판 저항 시트(20)의 제1 및 제2 표면(22, 24)에 절연층(60, 62)을 도포한다. 절연층(60, 62)은 비전도성 갭(46, 56)을 완전히 채우며, 제1 및 제2 전도층(40, 50)의 일부를 덮도록 도포된다. 이때, 절연층(60, 62)은 도선쌍(30)이 삽입된 위치 부근에는 도포되지 않으며, 각 도선쌍(30) 사이의 영역에만 도포되는 것이 바람직하다.After the non-conductive gaps 46 and 56 are formed in the first and second conductive layers 40 and 50, as shown in FIG. 3, in this embodiment, as shown in FIG. Insulating layers 60, 62 are applied to the first and second surfaces 22, 24. The insulating layers 60 and 62 completely fill the non-conductive gaps 46 and 56 and are applied to cover portions of the first and second conductive layers 40 and 50. In this case, the insulating layers 60 and 62 are not applied near the position where the wire pair 30 is inserted, and are preferably applied only to the region between the wire pair 30.

다음은 도 11에 도시된 것처럼, 절연층(60, 62)이 도포되지 않은 제1 및 제2 전도층(40, 50)의 표면에 솔더층(70)을 형성한다. 솔더층(70)은 도선쌍(30)과 인접한 위치에만 형성되며, 바람직하게는 도선쌍(30)의 중심을 기준으로 좌우대칭형으로 형성된다. 솔더층(70)은 절연층(60, 62)과 동일한 평면을 이룬다.Next, as shown in FIG. 11, the solder layer 70 is formed on the surfaces of the first and second conductive layers 40 and 50 to which the insulating layers 60 and 62 are not applied. The solder layer 70 is formed only at a position adjacent to the conductive wire pair 30, and is preferably formed in left-right symmetry with respect to the center of the conductive wire pair 30. The solder layer 70 forms the same plane as the insulating layers 60 and 62.

솔더층(70)을 형성한 후, 박판 저항 시트(20)는 도 12에 도시된 절단선(14)을 따라서 절단된다. 이때, 절단선(14)은 도 4에 도시된 절단선(12)과 동일한 위치이며, 도선쌍(30)과 솔더층(70)을 반으로 나누게 된다.After the solder layer 70 is formed, the sheet resistance sheet 20 is cut along the cutting line 14 shown in FIG. In this case, the cutting line 14 is at the same position as the cutting line 12 illustrated in FIG. 4, and divides the conductive wire pair 30 and the solder layer 70 in half.

이와 같이 절단되어 형성된 스트립은 도 13에 도시된 형태가 되며, 이 단면는 본 실시예에 따라 제작된 전기장치(100)의 단면과 동일하다. 이후 제1 실시예의 경우와 마찬가지로 각 스트립을 도선(30, 35)과 수직된 방향을 분할하면 다수의 전기장치를 만들어진다. 이 전기장치는 인쇄회로기판(Printed Circuit Board; PCB)의 표면실장형으로 사용될 수 있다.The strip formed by cutting in this way becomes the shape shown in FIG. 13, and this cross section is the same as the cross section of the electric device 100 manufactured according to the present embodiment. Thereafter, as in the case of the first embodiment, when each strip is divided in a direction perpendicular to the conductive lines 30 and 35, a plurality of electrical devices are made. This electrical device can be used as a surface mount of a printed circuit board (PCB).

이와 같이 제조된 본 실시예에 따른 전기장치(100)에서, 도선(30, 35)과 전도층(40, 50)은 제1 실시예와 동일한 구조 및 배치를 갖는다. 즉, 두 개의 도선(30, 35)이 서로 이격된 상태로 위치하며, 비전도성 갭(46, 56)에 의해서 제1 전도층(40)은 제1 전극(42) 및 제1 부가전극(44)으로 전기적으로 분리되고 제2 전도층(50)은 제2 전극(52) 및 제2 부가전극(54)으로 분리된다. 또한, 이 전기장치(10)에서 하나의 도선(30)은 제1 전극(42) 및 제2 부가전극(54)을 전기적으로 연결시키며, 다른 도선(35)은 제1 부가전극(44) 및 제2 전극(52)을 전기적으로 연결시킨다. 또한, 솔더층(70)이 절단선(14)에 의해 분리되면서, 제1 전극(42)과 접촉하는 제1 솔더(72), 제1 부가전극(44)과 접촉하는 제1 부가솔더(74), 제2 전극(52)과 접촉하는 제2 솔더(76), 제2 부가전극(54)과 접촉하는 제2 부가솔더(78)를 만들게 된다. 각각의 솔더(72, 74)와 부가솔더(76, 78)는 서로 동일한 길이를 갖는다.In the electric device 100 according to the present embodiment manufactured as described above, the conductive wires 30 and 35 and the conductive layers 40 and 50 have the same structure and arrangement as those of the first embodiment. That is, the two conductive wires 30 and 35 are positioned to be spaced apart from each other, and the first conductive layer 40 is connected to the first electrode 42 and the first additional electrode 44 by the non-conductive gaps 46 and 56. ) And the second conductive layer 50 is separated into the second electrode 52 and the second additional electrode 54. In addition, in the electric device 10, one conductive wire 30 electrically connects the first electrode 42 and the second additional electrode 54, and the other conductive wire 35 connects to the first additional electrode 44. The second electrode 52 is electrically connected. In addition, while the solder layer 70 is separated by the cutting line 14, the first solder 72 in contact with the first electrode 42 and the first additional solder 74 in contact with the first additional electrode 44. ), A second solder 76 in contact with the second electrode 52, and a second additional solder 78 in contact with the second additional electrode 54 are formed. Each of the solders 72 and 74 and the additional solders 76 and 78 have the same length as each other.

PCB에 실장될 때, 본 실시예의 전기장치(100)는 제1 솔더(72)와 제1 부가솔더(74) 또는 제2 솔더(76)와 제2 부가솔더(78)가 PCB와 전기적으로 연결되는 단자 역할을 하게 된다.When mounted on a PCB, the electrical device 100 of this embodiment has a first solder 72 and a first additional solder 74 or a second solder 76 and a second additional solder 78 electrically connected to the PCB. It serves as a terminal.

본 실시예에 의해 제조된 전기장치(100)는 단자 역할을 하는 각 솔더(72, 74, 76,78)가 상하 및 좌우 방향으로 대칭구조를 이루고 있으므로, PCB의 표면실장형으로 매우 적합하다. 즉, 본 실시예에 따른 표면실장형 전기장치는 솔더층(72, 74, 76, 78)의 대칭구조로 인해 설치 방향을 임의로 결정할 수 있어 사용이 편리하다는 장점이 있다. 또한, 박판 저항 소자(20)에 삽입된 도선(30, 35)이 상하 전극을 서로 연결하는 역할을 하므로, 종래에 수행되던 랩어라운드(wrap-around) 공정이 필요치 않다. 또한, 도선(30, 35)은 박판 저항 소자(20)에 대해서 전극의 역할도 동시에 수행하게 되므로, 유효면적이 넓어지게 된다. 특히, 도선(30, 35)이 원형을 이루기 때문에, 도선에 의해 생성되는 측면의 유효면적은 종래의 랩어라운드 공정에 의한 것보다 대략 1.57배 더 커지게 된다.The electric device 100 manufactured by the present embodiment has a symmetrical structure in each of the solders 72, 74, 76, and 78 serving as terminals, in the vertical, horizontal, and horizontal directions, and thus is very suitable for the surface mount type of the PCB. That is, the surface-mounted electric device according to the present embodiment has an advantage in that the installation direction can be arbitrarily determined due to the symmetrical structure of the solder layers 72, 74, 76, and 78, which is convenient for use. In addition, since the conductive wires 30 and 35 inserted into the sheet resistance element 20 serve to connect the upper and lower electrodes to each other, a wrap-around process, which has been conventionally performed, is not necessary. In addition, since the conducting wires 30 and 35 also play a role of the electrode with respect to the sheet resistance element 20, the effective area becomes wider. In particular, since the conductors 30 and 35 are circular, the effective area of the side surfaces produced by the conductors is approximately 1.57 times larger than by the conventional wraparound process.

도 14는 도 13에 도시된 표면실장형 전기장치의 변형예이다. 본 변형예에 따른 전기장치(100a)는 앞선 실시예와 제조공정이 동일하며, 다만 사용하는 도선(30a, 35a)의 구조가 다르다.FIG. 14 is a variation of the surface mount electrical device shown in FIG. 13. The electrical apparatus 100a according to the present modification has the same manufacturing process as the previous embodiment, except that the structures of the conductive wires 30a and 35a used are different.

본 변형예에 사용되는 도선(30a, 35a)은 탄성 물질에 전도성 금속을 코팅한 것을 사용한다. 탄성 물질은 전도체와 부도체가 모두 사용 가능하며, 고무와 같이 탄성이 뛰어난 것을 사용하는 것이 바람직하다. 또한, 탄성 물질에 코팅되는 전도성 금속으로는 다양한 금속이 사용 가능하며, 특히 구리를 사용하는 것이 바람직하다. 이와 같이 탄성 물질과 전도성 금속으로 이루어진 도선(30a, 35a)은 자체적으로 탄성을 지니기 때문에, 박판 저항 소자(20)가 구부러지거나 휠 때 박판 저항 소자(20)의 변형에 의해 파손되는 것을 방지할 수 있다. 또한, 박판 저항 소자(20)에 충격이 가해지더라도 탄성 물질이 완충작용을 하기 때문에 고장발생률을 낮출 수 있다. 특히, 온도 변화에 따라 박판 저항 소자(20)가 팽창 및 수축하더라도 도선(30a, 35a)은 자체적인 탄성에 의해 크게 영향을 받지 않게 된다.The conductive wires 30a and 35a used in the present modification use a coating of a conductive metal on an elastic material. As the elastic material, both a conductor and a non-conductor can be used, and it is preferable to use an elastic material such as rubber. In addition, various conductive metals may be used as the conductive metal to be coated on the elastic material, and it is particularly preferable to use copper. Since the conductive wires 30a and 35a made of an elastic material and a conductive metal are elastic in themselves, they can be prevented from being damaged by deformation of the thin plate resistance element 20 when the sheet resistance element 20 is bent or bent. have. In addition, even if an impact is applied to the sheet resistance element 20, the failure rate may be lowered because the elastic material buffers. In particular, even when the sheet resistance element 20 expands and contracts according to the temperature change, the conductive wires 30a and 35a are not significantly affected by their elasticity.

도 15 내지 도 20은 본 발명의 제3 실시예에 따른 도선을 이용한 표면실장형 전기장치 제조방법을 설명하기 위한 도면이다.15 to 20 are views for explaining a method of manufacturing a surface-mounted electrical device using a conductive wire according to a third embodiment of the present invention.

본 실시예에서는 앞선 실시예처럼 박판 저항 시트(20)에 도선이 쌍으로 배치되는 것이 아니라, 각각의 도선이 일정 간격으로 이격되도록 배치된다. 도 15를 참조하면, 본 실시예에서는 박판 저항 시트(20) 내에 다수의 도선(130, 135)이 서로 일정한 간격만큼 이격되도록 배치된다. 또한, 각 도선(130, 135)은 박판 저항 시트(20)의 제1 및 제2 표면(22, 24)에 형성된 제1 및 제2 전도층(40, 50)과 전기적으로 접촉하도록 제1 및 제2 표면(22, 24)으로 부분적으로 노출된다. 이와 같은 박판 저항 시트(20)를 준비하는 공정은 도선이 쌍으로 이루어지지 않는다는 점에서 차이가 날 뿐, 실질적으로 제1 실시예에 설명된 것과 동일하다.In this embodiment, rather than conducting wires are arranged in pairs in the sheet resistance sheet 20 as in the previous embodiment, each wire is arranged to be spaced at a predetermined interval. Referring to FIG. 15, in the present embodiment, the plurality of conductive wires 130 and 135 are disposed to be spaced apart from each other by a predetermined interval in the sheet resistance sheet 20. In addition, each of the conductive wires 130 and 135 may be electrically connected to the first and second conductive layers 40 and 50 formed on the first and second surfaces 22 and 24 of the sheet resistance sheet 20. Partially exposed to the second surfaces 22, 24. The process of preparing the thin sheet resistance sheet 20 differs only in that the conductors are not formed in pairs, and are substantially the same as those described in the first embodiment.

상기와 같은 박판 저항 시트(20)가 준비되면, 도 16에 도시된 것처럼 제1 및 제2 전도층(40, 50)에 비전도성 갭(46, 56)을 형성한다. 비전도성 갭(46, 56)은 전도층(40, 50)의 일부를 에칭 등의 방식으로 제거함으로써 형성된다. 비전도성 갭(46, 56)의 위치는 서로 엇갈리는 것이 바람직하다. 예를 들어, 제2 전도층(50)에 형성된 비전도성 갭(56)이 하나의 도선(130)에 인접하게 형성된 경우, 제1 전도층(40)에 형성된 비전도성 갭(46)은 이웃한 도선(135)에 인접한 곳에 형성된다.When the thin sheet resistance sheet 20 is prepared as described above, non-conductive gaps 46 and 56 are formed in the first and second conductive layers 40 and 50 as shown in FIG. 16. The non-conductive gaps 46 and 56 are formed by removing portions of the conductive layers 40 and 50 by etching or the like. The positions of the non-conductive gaps 46 and 56 are preferably staggered from one another. For example, when the non-conductive gap 56 formed in the second conductive layer 50 is formed adjacent to one conductor 130, the non-conductive gap 46 formed in the first conductive layer 40 may be adjacent. A portion adjacent to the conductive line 135 is formed.

다음으로, 박판 저항 시트(20)의 제1 및 제2 표면(22, 24)에는 절연층(60, 62)이 도포된다. 이는 도 17에 잘 도시되어 있다. 절연층(60, 62)은 제1 실시예의 경우와 마찬가지로, 비전도성 갭(46, 56)과 전도층(40, 50)의 일부를 덮도록 형성된다. 또한, 절연층(60, 62)은 도선(130, 135) 부근에는 도포되지 않는다.Next, insulating layers 60 and 62 are applied to the first and second surfaces 22 and 24 of the sheet resistance sheet 20. This is illustrated well in FIG. 17. Insulating layers 60 and 62 are formed to cover portions of non-conductive gaps 46 and 56 and portions of conductive layers 40 and 50, as in the case of the first embodiment. In addition, the insulating layers 60 and 62 are not applied near the conductive wires 130 and 135.

절연층(60, 62)을 도포한 후, 도 18에 도시된 것처럼, 절연층(60, 62)이 도포되지 않은 영역에는 솔더층(70)을 형성한다. 솔더층(70)의 형성 영역은 도선(130, 135)과 인접한 전도층(40, 50)의 표면이 된다.After applying the insulating layers 60 and 62, the solder layer 70 is formed in the region where the insulating layers 60 and 62 are not applied, as shown in FIG. The formation region of the solder layer 70 becomes the surface of the conductive layers 40 and 50 adjacent to the conductive lines 130 and 135.

절연층(60, 62)과 솔더층(70)이 형성되면, 도 19에 도시된 것처럼, 박판 저항 시트(20)를 절단선(16)을 따라 다수의 스트립으로 절단한다. 이때, 절단선(16)은 각 도선(130, 135)을 상하 방향으로 양분하는 방향으로 결정되며, 바람직하게는 각 도선(130, 135)이 제1 및 제2 표면(22, 24)으로 노출되어 제1 및 제2 전도층(40, 50)과 접촉된 부위를 정확하게 양분하는 방향으로 결정된다. 즉, 각 도선(130, 135)이 양분되더라도, 각각의 분리된 반쪽의 도선이 모두 제1 및 제2 전도층(40, 50)과 전기적으로 연결된 상태를 유지하여야 한다.When the insulating layers 60 and 62 and the solder layer 70 are formed, the thin sheet resistance sheet 20 is cut into a plurality of strips along the cutting line 16, as shown in FIG. In this case, the cutting line 16 is determined in a direction dividing the conductive wires 130 and 135 in the vertical direction, and preferably, the conductive wires 130 and 135 are exposed to the first and second surfaces 22 and 24. And the portions in contact with the first and second conductive layers 40 and 50 are accurately bisected. That is, even if each of the conductive wires 130 and 135 is divided into two, the separated half of the conductive wires must be electrically connected to the first and second conductive layers 40 and 50.

이와 같이 절단된 스트립의 단면이 도 20에 도시되어 있으며, 이는 본 실시예에 의해 제조된 표면실장형 전기장치(110)의 단면과 동일하다.The cross section of the strip thus cut is shown in FIG. 20, which is the same as the cross section of the surface mounted electrical device 110 manufactured by the present embodiment.

이와 같이 박판 저항 시트(20)를 절단선(16)을 따라 절단하게 되면, 절단선(16)을 따라 제1 및 제2 전도층(40, 50)과 솔더층(70)도 절단된다. 따라서, 제1 전도층(40)은 비전도성 갭(46)을 기준으로 제1 전극(42)과 제1 부가전극(44)으로 나뉘어지고, 제2 전도층(50)은 비전도성 갭(56)을 기준으로 제2 전극(52)과 제2 부가전극(54)으로 나뉘어진다. 제1 전극(42)과 제2 부가전극(54)은 박판 저항 시트(20)의 제1 측면(26)에 위치한 반쪽의 도선(130)에 전기적으로 연결되며, 제2 전극(52)과 제1 부가전극(44)은 제2 측면(28)에 위치한 반쪽의 이웃한 도선(135)에 전기적으로 연결된다. 또한, 각 솔더층(70)은 정확하게 양분이 되어, 제1 전극(42)과 제1 전극(42)과 접촉하는 제1 솔더(72), 제1 부가전극(44)과 접촉하는 제1 부가솔더(74), 제2 전극(52)과 접촉하는 제2 솔더(76), 제2 부가전극(54)과 접촉하는 제2 부가솔더(78)를 만들게 된다. 각각의 솔더(72, 74)와 부가솔더(76, 78)는 서로 동일한 길이를 갖는다.When the thin sheet resistance sheet 20 is cut along the cutting line 16, the first and second conductive layers 40 and 50 and the solder layer 70 are also cut along the cutting line 16. Accordingly, the first conductive layer 40 is divided into the first electrode 42 and the first additional electrode 44 based on the non-conductive gap 46, and the second conductive layer 50 is the non-conductive gap 56. ) Is divided into a second electrode 52 and a second additional electrode 54. The first electrode 42 and the second additional electrode 54 are electrically connected to the half conducting wire 130 positioned on the first side 26 of the sheet resistance sheet 20, and the second electrode 52 and the second electrode 52 are electrically connected to each other. The first additional electrode 44 is electrically connected to the half neighboring conductive line 135 positioned on the second side surface 28. In addition, each solder layer 70 is precisely nutrient, and the first solder 72 and the first additional electrode 44 are in contact with the first electrode 42 and the first electrode 42. The solder 74, the second solder 76 in contact with the second electrode 52, and the second additional solder 78 in contact with the second additional electrode 54 are made. Each of the solders 72 and 74 and the additional solders 76 and 78 have the same length as each other.

상기와 같은 각 스트립은 이후 도선(130, 135)과 수직한 방향으로 분할되어 다수의 표면실장형 전기장치(110)를 만들게 된다.Each strip as described above is then divided in a direction perpendicular to the conductive wires (130, 135) to form a plurality of surface-mounted electrical device (110).

이와 같이 제조된 본 실시예에 따른 표면실장형 전기장치(110)는 앞선 실시예와 동일한 효과를 제공함은 물론, 도선의 사용을 절반으로 줄여 제조단가를 절감할 수 있다는 효과가 있다. 또한, 도선(130, 135)이 각 전극(42, 44, 52, 54)과 해당 박판 저항 소자의 양단부에서 접하므로, 제1 및 제2 표면(22, 24)에서의 유효면적을 극대화할 수 있다.The surface-mounted electrical device 110 according to the present embodiment manufactured as described above has the same effect as the previous embodiment, and has an effect of reducing the manufacturing cost by reducing the use of the conductor in half. In addition, since the conducting wires 130 and 135 contact each electrode 42, 44, 52, 54 at both ends of the thin sheet resistance element, the effective area at the first and second surfaces 22, 24 can be maximized. have.

본 실시예에서 도선(130, 135)은 전도성 물질로만 이루어진 것으로 도시되었다. 그러나 반드시 이에만 국한되는 것은 아니며, 다양한 변형이 가능하다. 예를 들어, 도선(130, 135)으로서 탄성 물질에 전도성 금속이 코팅된 것을 사용할 수도 있다. 이와 같은 변형예에 따른 전기장치(110a)는 도 21에 잘 도시되어 있다.In the present embodiment, the conductive wires 130 and 135 are shown to be made of only a conductive material. However, it is not necessarily limited thereto, and various modifications are possible. For example, conductive wires coated with an elastic material may be used as the conductive wires 130 and 135. The electrical device 110a according to this modification is well shown in FIG. 21.

또한, 본 실시예의 전기장치는, 제1 실시예와 유사하게, 절연층 및 솔더층을 제외한 형태로 구현될 수도 있다. 즉, 도 16과 같이 비전도성 갭(46, 56)을 형성한 후, 박판 저항 시트(20)를 절단 및 분할하여 전기장치를 만드는 것이다. 이 경우의 전기장치(110b)는 도 22에 도시된 형태의 단면을 갖게 된다.In addition, similar to the first embodiment, the electrical apparatus of the present embodiment may be implemented in a form except for the insulating layer and the solder layer. That is, after forming the non-conductive gaps 46 and 56 as shown in FIG. 16, the thin sheet resistance sheet 20 is cut and divided to make an electric device. The electric device 110b in this case has a cross section of the form shown in FIG.

이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.As described above, although the present invention has been described by way of limited embodiments and drawings, the present invention is not limited thereto and is intended by those skilled in the art to which the present invention pertains. Of course, various modifications and variations are possible within the scope of equivalents of the claims to be described.

예를 들어, 지금까지는 박판 저항 시트에 삽입되는 도선의 단면이 원형인 것으로 설명하였지만, 그 외에 정사각형, 직사각형, 마름모꼴, 육각형 등 다양한 형태의 단면을 가질 수 있다.For example, although the cross section of the conductive wire inserted into the sheet resistance sheet has been described so far, the cross section may have various shapes such as square, rectangle, rhombus, and hexagon.

이와 같은 본 발명에 따른 도선을 이용한 표면실장형 전기장치 제조방법은 박판 저항 소자 내에 도선을 삽입하여 상하 전극을 연결함으로써, 박판 저항 소자의 측면을 전도층으로 감싸는 랩어라운드(wrap-around) 공정이 필요치 않다.Such a method of manufacturing a surface-mounted electrical device using a wire according to the present invention includes a wrap-around process of wrapping a side of a sheet resistance element with a conductive layer by inserting a conductive wire into the sheet resistance element to connect upper and lower electrodes. It is not necessary.

박판 저항 소자에 삽입된 도선은 추가의 전극으로서도 기능하며, 랩어라운드 공정에 의한 평평한 전도층에 비해 더 넓은 유효면적을 제공하게 된다.Conductors inserted into the sheet resistance element also serve as additional electrodes, providing a larger effective area than the flat conductive layer by the wraparound process.

또한, 도선을 탄성 물질과 전도성 금속코팅으로 만든 것을 사용할 경우, 온도변화에 따라 수축과 팽창을 반복하는 박판 저항 소자에 의한 악영향을 크게 줄일 수 있다.In addition, when the wire is made of an elastic material and a conductive metal coating, it is possible to greatly reduce the adverse effect of the sheet resistance element to repeat the shrinkage and expansion according to the temperature change.

또한, 박판 저항 소자의 절단시 도선을 양분하게 되면, 도선의 사용량을 줄일 수 있을 뿐 아니라 유효 면적도 넓힐 수 있다는 장점이 있다.In addition, when dividing the lead wire when cutting the thin-film resistance element, the use amount of the lead wire can be reduced as well as the effective area can be widened.

본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 후술하는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다. The following drawings attached to this specification are illustrative of preferred embodiments of the present invention, and together with the detailed description of the invention to serve to further understand the technical spirit of the present invention, the present invention is a matter described in such drawings It should not be construed as limited to

도 1은 종래 기술에 따른 PTC 장치의 한 예를 도시하는 도면.1 is a diagram showing an example of a PTC device according to the prior art.

도 2 내지 도 5는 본 발명의 제1 실시예에 따른 표면실장형 전기장치 제조방법을 순차적으로 도시하는 도면.2 to 5 are diagrams sequentially showing a method of manufacturing a surface mounted electric device according to a first embodiment of the present invention.

도 6은 박판 저항 시트에 도선을 삽입하는 공정을 도시하는 도면.6 is a diagram illustrating a step of inserting a conductive wire into a sheet resistance sheet.

도 7 및 도 8은 박판 저항 시트를 준비하는 공정을 설명하기 위한 도면.7 and 8 are views for explaining a step of preparing a sheet resistance sheet.

도 9는 박판 저항 시트를 준비하는 공정의 다른 예를 도시하는 도면.9 is a diagram illustrating another example of the process of preparing a sheet resistance sheet.

도 10 내지 도 13은 본 발명의 제2 실시예에 따른 표면실장형 전기장치 제조방법을 순차적으로 도시하는 도면.10 to 13 are diagrams sequentially showing a method of manufacturing a surface mounted electric device according to a second embodiment of the present invention.

도 14는 도 13에 도시된 전기장치의 변형예를 도시하는 도면.FIG. 14 is a diagram showing a modification of the electrical device shown in FIG. 13. FIG.

도 15 내지 도 20은 본 발명의 제3 실시예에 따른 표면실장형 전기장치 제조방법을 순차적으로 도시하는 도면.15 to 20 are diagrams sequentially showing a method of manufacturing a surface mount electric device according to a third embodiment of the present invention.

도 21은 도 20에 도시된 전기장치의 변형예를 도시하는 도면.FIG. 21 is a view showing a modification of the electrical device shown in FIG. 20;

도 22는 도 20에 도시된 전기장치의 또 다른 변형예를 도시하는 도면.FIG. 22 shows yet another modification of the electrical apparatus shown in FIG. 20;

<도면 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10,100,100a,110,110a,110b..표면실장형 전기장치10,100,100a, 110,110a, 110b..Surface Mount Electric Device

12,14,16..절단선 20..박판 저항 시트(소자) 22..제1 표면12,14,16..Cutting line 20.Sheet resistance sheet (element) 22.First surface

24..제2 표면 26..제1 측면 28..제2 측면24. Second surface 26. First side 28. Second side

30,30a,35,35a,130,130a,135,135a..도선 40..제1 전도층30,30a, 35,35a, 130,130a, 135,135a..conductor 40..first conductive layer

42..제1 전극 44..제1 부가전극 46..제1 비전도성 갭42. First electrode 44. First additional electrode 46. First non-conductive gap

50..제2 전도층 52..제2 전극 54..제2 부가전극50. Second conductive layer 52. Second electrode 54. Second additional electrode

56..제2 비전도성 갭 60,62..절연층 70..솔더층56. Second non-conductive gap 60, 62. Insulation layer 70 Solder layer

200..롤 라미네이터200..roll laminator

Claims (17)

(a) 내부에 쌍으로 이루어진 다수의 도선이 일정 간격으로 삽입되고, 상기 도선쌍이 각각 제1 및 제2 표면으로 노출되는 박판 저항 시트를 준비하는 단계;(a) preparing a sheet resistance sheet having a plurality of conductive wires inserted in pairs at regular intervals and exposing the conductive wire pairs to the first and second surfaces, respectively; (b) 상기 박판 저항 시트의 제1 및 제2 표면에 상기 도선쌍과 전기적으로 연결되도록 각각 제1 및 제2 전도층을 형성하는 단계;(b) forming first and second conductive layers, respectively, on the first and second surfaces of the sheet resistance sheet to be electrically connected to the pair of conductors; (c) 상기 도선쌍 사이의 소정 위치에서 상기 제1 및 제2 전도층의 일부를 제거하여 비전도성 갭을 형성하는 단계;(c) removing a portion of the first and second conductive layers at a predetermined position between the pair of conductors to form a non-conductive gap; (d) 상기 도선쌍이 각각의 도선으로 분리되는 방향으로 상기 박판 저항 시트를 절단하는 단계; 및(d) cutting the thin sheet resistance sheet in a direction in which the wire pair is separated into respective wires; And (e) 상기 박판 저항 시트를 상기 도선쌍과 수직한 방향으로 분할하여 다수의 전기장치를 만드는 단계를 포함하는 것을 특징으로 하는 도선을 이용한 표면실장형 전기장치 제조방법.(e) dividing the sheet resistance sheet in a direction perpendicular to the pair of wires to form a plurality of electric devices. 제 1항에 있어서,The method of claim 1, 상기 박판 저항 시트는 정온도계수(Positive Temperature Coefficient; PTC) 특성을 갖는 전도성 중합체인 것을 특징으로 하는 도선을 이용한 표면실장형 전기장치 제조방법.The sheet resistance sheet is a surface-mounted electrical device manufacturing method using a conductive wire, characterized in that the conductive polymer having a positive temperature coefficient (PTC) characteristics. 제 1항에 있어서,The method of claim 1, 상기 쌍으로 이루어진 도선은 각각 탄성 물질 및 상기 탄성 물질의 외부에 코팅된 전도성 금속을 포함하여 이루어지는 것을 특징으로 하는 도선을 이용한 표면실장형 전기장치.The pair of conductive wires each include an elastic material and a conductive metal coated on the outside of the elastic material. 제 1항에 있어서, 상기 (a)단계는,The method of claim 1, wherein step (a) comprises: 저항성 물질을 다수의 도선쌍과 함께 압착하여 박판 저항 시트를 만드는 단계; 및Pressing the resistive material together with the plurality of wire pairs to form a sheet resistance sheet; And 상기 박판 저항 시트의 제1 및 제2 표면을 연마하여 상기 도선쌍을 노출시키는 단계를 포함하는 것을 특징으로 하는 도선을 이용한 표면실장형 전기장치 제조방법.And polishing the first and second surfaces of the sheet resistance sheet to expose the pair of conductors. 제 1항에 있어서, 상기 (a) 및 (b)단계에서,The method of claim 1, wherein in steps (a) and (b), 상기 도선쌍을 상기 박판 저항 시트에 삽입하는 공정과 상기 제1 및 제2 전도층을 상기 박판 저항 시트의 제1 및 제2 표면에 형성하는 공정은 롤 라미네이터(roll laminator)를 이용하여 동시에 수행되는 것을 특징으로 하는 도선을 이용한 표면실장형 전기장치 제조방법.The step of inserting the wire pairs into the sheet resistance sheet and the forming of the first and second conductive layers on the first and second surfaces of the sheet resistance sheet are simultaneously performed using a roll laminator. Surface-mounted electrical device manufacturing method using the conductor, characterized in that. 제 1항에 있어서, 상기 (c)단계에서,The method of claim 1, wherein in step (c), 상기 비전도성 갭은 상기 제1 전도층에서 하나의 도선쌍과 인접한 곳에 형성되고, 상기 제2 전도층에서는 이웃한 도선쌍과 인접한 곳에 형성되는 것을 특징으로 하는 도선을 이용한 표면실장형 전기장치 제조방법.Wherein the non-conductive gap is formed in the first conductive layer adjacent to one pair of conductors, the second conductive layer is a surface-mounted electrical device manufacturing method using a conductor, characterized in that formed in the vicinity of the adjacent pair of conductors. . 제 1항 내지 제 6항 중 어느 한 항에 있어서, 상기 (c)단계 이후에,The method according to any one of claims 1 to 6, wherein after step (c), 상기 비전도성 갭과 상기 제1 및 제2 전도층의 적어도 일부에 절연층을 도포하는 단계; 및Applying an insulating layer to at least a portion of the non-conductive gap and the first and second conductive layers; And 상기 절연층이 도포되지 않은 상기 제1 및 제2 전도층의 표면에 솔더층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 도선을 이용한 표면실장형 전기장치 제조방법.And forming a solder layer on the surfaces of the first and second conductive layers not coated with the insulating layer. 제 7항에 있어서,The method of claim 7, wherein 상기 (c)단계에서 상기 제1 전도층은 상기 비전도성 갭에 의해 제1 전극 및 제2 전극으로 분리되고, 상기 제2 전도층은 상기 비전도성 갭에 의해 제2 전극 및 제2 부가전극으로 분리되고,In the step (c), the first conductive layer is separated into a first electrode and a second electrode by the non-conductive gap, and the second conductive layer is separated into a second electrode and a second additional electrode by the non-conductive gap. Separate, 상기 절연층은 상기 비전도성 갭과 상기 제1 및 제2 전극의 일부에만 도포되는 것을 특징으로 하는 도선을 이용한 표면실장형 전기장치 제조방법.And the insulating layer is applied only to a portion of the non-conductive gap and the first and second electrodes. (a) 내부에 다수의 도선이 일정 간격으로 삽입되고, 상기 도선이 제1 및 제2 표면으로 노출되는 박판 저항 시트를 준비하는 단계;(a) preparing a sheet resistance sheet in which a plurality of conductive wires are inserted at regular intervals and the conductive wires are exposed to the first and second surfaces; (b) 상기 박판 저항 시트의 제1 및 제2 표면에 상기 도선과 전기적으로 연결되도록 각각 제1 및 제2 전도층을 형성하는 단계;(b) forming first and second conductive layers, respectively, on the first and second surfaces of the sheet resistance sheet to be electrically connected to the conductive wires; (c) 상기 도선 사이의 소정 위치에서 상기 제1 및 제2 전도층의 일부를 제거하여 비전도성 갭을 형성하는 단계;(c) removing a portion of the first and second conductive layers at a predetermined position between the conductive lines to form a non-conductive gap; (d) 상기 각 도선의 노출부분이 분리되는 방향으로 상기 박판 저항 시트를 절단하는 단계; 및(d) cutting the sheet resistance sheet in a direction in which the exposed portions of the conductive wires are separated; And (e) 상기 박판 저항 시트를 상기 도선과 수직한 방향으로 분할하여 다수의 전기장치를 만드는 단계를 포함하는 것을 특징으로 하는 도선을 이용한 표면실장형 전기장치 제조방법.(e) dividing the sheet resistance sheet in a direction perpendicular to the conductive wire to make a plurality of electrical devices. 제 9항에 있어서,The method of claim 9, 상기 박판 저항 시트는 정온도계수(Positive Temperature Coefficient; PTC) 특성을 갖는 전도성 중합체인 것을 특징으로 하는 도선을 이용한 표면실장형 전기장치 제조방법.The sheet resistance sheet is a surface-mounted electrical device manufacturing method using a conductive wire, characterized in that the conductive polymer having a positive temperature coefficient (PTC) characteristics. 제 9항에 있어서,The method of claim 9, 상기 도선은 각각 탄성 물질 및 상기 탄성 물질의 외부에 코팅된 전도성 금속을 포함하여 이루어지는 것을 특징으로 하는 도선을 이용한 표면실장형 전기장치.And the conductive wires each include an elastic material and a conductive metal coated on an outer surface of the elastic material. 제 9항에 있어서, 상기 (a)단계는,The method of claim 9, wherein step (a) comprises: 저항성 물질을 다수의 도선과 함께 압착하여 박판 저항 시트를 만드는 단계; 및Pressing the resistive material together with the plurality of conductors to form a sheet resistance sheet; And 상기 박판 저항 시트의 제1 및 제2 표면을 연마하여 상기 도선을 노출시키는 단계를 포함하는 것을 특징으로 하는 도선을 이용한 표면실장형 전기장치 제조방법.And polishing the first and second surfaces of the thin sheet resistance sheet to expose the conductive wires. 제 9항에 있어서, 상기 (a) 및 (b)단계에서,The method of claim 9, wherein in steps (a) and (b), 상기 도선을 상기 박판 저항 시트에 삽입하는 공정과 상기 제1 및 제2 전도층을 상기 박판 저항 시트의 제1 및 제2 표면에 형성하는 공정은 롤 라미네이터(roll laminator)를 이용하여 동시에 수행되는 것을 특징으로 하는 도선을 이용한 표면실장형 전기장치 제조방법.The step of inserting the conductive wire into the sheet resistance sheet and the step of forming the first and second conductive layers on the first and second surfaces of the sheet resistance sheet are performed simultaneously using a roll laminator. Surface-mounted electrical device manufacturing method using the conductive wire characterized in that. 제 9항에 있어서, 상기 (c)단계에서,The method of claim 9, wherein in step (c), 상기 비전도성 갭은 상기 제1 전도층에서 하나의 도선과 인접한 곳에 형성되고, 상기 제2 전도층에서는 이웃한 도선과 인접한 곳에 형성되는 것을 특징으로 하는 도선을 이용한 표면실장형 전기장치 제조방법.The non-conductive gap is formed in the first conductive layer adjacent to one of the conductive wires, the second conductive layer is a surface-mount type electrical device manufacturing method using a conductive line, characterized in that formed in the vicinity of the adjacent conductive wires. 제 9항에 있어서,The method of claim 9, 상기 (d) 단계에서 각 도선은 정확하게 이등분되는 것을 특징으로 하는 도선을 이용한 표면실장형 전기장치 제조방법.In the step (d), each wire is precisely bisected. 제 9항 내지 제 15항 중 어느 한 항에 있어서, 상기 (c)단계 이후에,The method according to any one of claims 9 to 15, wherein after step (c), 상기 비전도성 갭과 상기 제1 및 제2 전도층의 적어도 일부에 절연층을 도포하는 단계; 및Applying an insulating layer to at least a portion of the non-conductive gap and the first and second conductive layers; And 상기 절연층이 도포되지 않은 상기 제1 및 제2 전도층의 표면에 솔더층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 도선을 이용한 표면실장형 전기장치 제조방법.And forming a solder layer on the surfaces of the first and second conductive layers not coated with the insulating layer. 제 16항에 있어서,The method of claim 16, 상기 (c)단계에서 상기 제1 전도층은 상기 비전도성 갭에 의해 제1 전극 및 제2 전극으로 분리되고, 상기 제2 전도층은 상기 비전도성 갭에 의해 제2 전극 및 제2 부가전극으로 분리되고,In the step (c), the first conductive layer is separated into a first electrode and a second electrode by the non-conductive gap, and the second conductive layer is separated into a second electrode and a second additional electrode by the non-conductive gap. Separate, 상기 절연층은 상기 비전도성 갭과 상기 제1 및 제2 전극의 일부에만 도포되는 것을 특징으로 하는 도선을 이용한 표면실장형 전기장치 제조방법.And the insulating layer is applied only to a portion of the non-conductive gap and the first and second electrodes.
KR10-2002-0072109A 2002-11-19 2002-11-19 Method of manufacturing surface mountable electrical device using conducting wire KR100495129B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0072109A KR100495129B1 (en) 2002-11-19 2002-11-19 Method of manufacturing surface mountable electrical device using conducting wire

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0072109A KR100495129B1 (en) 2002-11-19 2002-11-19 Method of manufacturing surface mountable electrical device using conducting wire

Publications (2)

Publication Number Publication Date
KR20040043685A KR20040043685A (en) 2004-05-24
KR100495129B1 true KR100495129B1 (en) 2005-06-14

Family

ID=37340114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0072109A KR100495129B1 (en) 2002-11-19 2002-11-19 Method of manufacturing surface mountable electrical device using conducting wire

Country Status (1)

Country Link
KR (1) KR100495129B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4845457A (en) * 1987-11-25 1989-07-04 Kabushiki Kaisha Cubic Engineering Deformable type variable resistor element
JPH0722203A (en) * 1993-06-30 1995-01-24 Ooizumi Seisakusho:Kk Chip thermister and production thereof
JPH09232106A (en) * 1996-02-27 1997-09-05 Mitsubishi Materials Corp Manufacture of thermistor
JPH09260105A (en) * 1996-03-27 1997-10-03 Mitsubishi Materials Corp Chip type thermistor and manufacturing method thereof
JP2000150203A (en) * 1998-11-04 2000-05-30 Murata Mfg Co Ltd Organic thermistor device and method of producing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4845457A (en) * 1987-11-25 1989-07-04 Kabushiki Kaisha Cubic Engineering Deformable type variable resistor element
JPH0722203A (en) * 1993-06-30 1995-01-24 Ooizumi Seisakusho:Kk Chip thermister and production thereof
JPH09232106A (en) * 1996-02-27 1997-09-05 Mitsubishi Materials Corp Manufacture of thermistor
JPH09260105A (en) * 1996-03-27 1997-10-03 Mitsubishi Materials Corp Chip type thermistor and manufacturing method thereof
JP2000150203A (en) * 1998-11-04 2000-05-30 Murata Mfg Co Ltd Organic thermistor device and method of producing the same

Also Published As

Publication number Publication date
KR20040043685A (en) 2004-05-24

Similar Documents

Publication Publication Date Title
US6013358A (en) Transient voltage protection device with ceramic substrate
EP1010228B1 (en) A transient voltage protection device and method of making same
EP0801803B1 (en) Improvements in ceramic chip fuses
US7355504B2 (en) Electrical devices
US6108184A (en) Surface mountable electrical device comprising a voltage variable material
JP4922689B2 (en) Transient voltage suppression device, overvoltage suppression chip device, manufacturing method of overvoltage suppression device, impedance material, and manufacturing method of impedance material
CN101630674B (en) Circuit protection device including resistor and fuse element
US20090121822A1 (en) Disc Varistor and Method of Manufacturing the Same
CN113169000B (en) Method of manufacturing open cavity fuse using sacrificial member
CA1104675A (en) Flexible electrical jumper and method of making same
US6380839B2 (en) Surface mount conductive polymer device
US10181718B2 (en) Surface-mountable electrical circuit protection device
KR100495129B1 (en) Method of manufacturing surface mountable electrical device using conducting wire
KR19990081968A (en) Surface-Mounted Electrical Equipment Including PTC Element
KR100495132B1 (en) Surface mountable electrical device for printed circuit board and method of manufacturing the same
KR100495128B1 (en) Surface mountable electric device using electrical wire
KR100496450B1 (en) Surface mountable electrical device for printed circuit board and method of manufacturing the same
KR100495130B1 (en) Method of manufacturing surface mountable electrical device for printed circuit board using heat welding and surface mountable electrical device made by the method
KR100507625B1 (en) Surface mountable electric device using cream solder and method of manufacturing the same
KR100485890B1 (en) positive temperature coefficient electrical device for surface mounting and method thereof
KR100505476B1 (en) Surface mountable electrical device using ablation and its manufacturing method
JP2007288225A (en) Structure of surface-mounting overcurrent protection device capable of reset, and method of manufacturing same
JP2001143599A (en) Thin electrical component and method of fabricating the same
KR100495131B1 (en) method of positive temperature coefficient electrical device for surface mounting
JP2002231507A (en) Electronic device and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080331

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee