KR100494884B1

KR100494884B1 - 터보 코더에 공급될 데이터 블록을 정합시키기 위한 방법및 이에 상응하는 통신기기

Info

Publication number: KR100494884B1
Application number: KR10-2002-7010607A
Authority: KR
Inventors: 랄프 비드만; 베른하르트 라아프; 안드레아스 로빙어
Original assignee: 지멘스 악티엔게젤샤프트
Priority date: 2000-02-22
Filing date: 2001-01-12
Publication date: 2005-06-14
Also published as: CN100471074C; DE10008064B4; CN1404655A; EP1258085A1; JP2003524984A; KR20020079856A; WO2001063773A1; JP3648482B2; DE10008064A1; EP1258085B1; US20030014715A1; US9009572B2; DE50103467D1

Abstract

통신기기, 특히 이동 무선전화 송신기의 터보 코더(2)에 공급되는 데이터 블록에는, 데이터 블록의 데이터 비트를 코딩시키기 위하여, 공지된 값을 가진 추가 비트가 부가되고, 이에 의해 확장된 데이터 블록이 터보 코더(2)를 통한 코딩을 위하여 요구되는 최소한의 비트수를 포함하게 되며, 이 경우에 상기 추가 비트는 상기 데이터 블록에 대하여 전치된다(데이터 블록의 선행부분에 놓이게 된다). 본 발명은 특히 UMTS 통신 시스템에 사용될 수 있다.

Description

터보 코더에 공급될 데이터 블록을 정합시키기 위한 방법 및 이에 상응하는 통신기기{METHOD FOR ADAPTING THE DATA BLOCKS TO BE SUPPLIED TO A TURBO CODER AND A CORRESPONDING COMMUNICATIONS DEVICE}

본 발명은 청구범위 제 1 항의 서문에 따라서 터보 코더에 공급될 데이터 블록을 정합시키기 위한 방법에 관한 것이며, 청구범위 제 17 항의 서문에 따라서 이에 상응하는 통신기기에 관한 것이다.

통신 시스템에서는 해당 수신기로 송신될 데이터 비트를 코딩하기 위하여 소위 채널 코더가 사용된다. 채널 코딩에 의하여 실제 데이터 비트에 여분 비트가 부가되는데, 상기 여분 비트는 수신기에서 데이터 비트의 확실한 검출을 가능하게 한다.

채널 코딩과 관련하여 그중에서도 특히 소위 터보 코드의 사용이 공지되어 있는데, 상기 터보 코드는 예컨대 현행 표준화 진행중인 UMTS(Universal Mobile Telecommunication System)이동 무선 표준에도 제공된다.

터보 코더는 2개의 컨벌루션 코더로 된 병렬회로이며, 이 경우에 상기 컨벌루션 코더 중 하나의 전단(upstream)에 인터리버(Interleaver)가 연결되는데, 상기 인터리버는 코딩될 데이터 비트를 일시적으로 재배열시킨다. 상기 데이터 비트는 터보 코더에 블록단위로 공급된다. 상기 터보 코더 내부의 인터리버가 단지 특정한 블록 크기이상에서만 정의되기 때문에, 터보 코더에 공급된 각각의 데이터 블록은 이에 상응하는 최소 블록 크기 M, 다시 말해서 이에 상응하는 최소 M개의 데이터 비트를 구비하여야 한다. UMTS 표준에 따르면 이와같은 최소 블록 크기는 예컨대 M = 40 비트로 정해져 있다.

상기 터보 코더에 공급된 데이터 블록이 상기 터보 코더의 최소 블록 크기 M보다 작은 블록 크기를 갖게되면, 데이터 블록이 터보 코더에 공급되기 이전에 상기 데이터 블록의 길이가 이에 정합되어야 한다.

도 3에는 종래기술에 따른 터보 코더가 도시되는데, 상기 터보 코더는 예컨대 UMTS 이동 무선 송신기에 사용될 수 있다.

도시된 터보 코더(2)는 제 1 컨벌루션 코더(3) 및 제 2 컨벌루션 코더(4)를 포함하며, 이 경우에 각각 코딩될 데이터 블록의 데이터 비트는 인터리버(5)를 통하여 제 2 컨벌루션 코더(4)에 공급되고, 이로써 일시적으로 재배열된다. 상기 두 컨벌루션 코더(3, 4) 모두는 순환 레지스터 회로로 구성된다. 상기 터보 코더(2)의 입력부에는 코딩될 비트가 코딩되지 않은 형태로 탭-오프(tapped-off)되어 소위 정보비트(systematic bit) X(t)로서 출력된다. 제 1 컨벌루션 코더(3)로부터는 코딩된 데이터 비트에 해당하는 제 1 패리티 비트 Y(t)가 출력되며, 반면에 제 2 컨벌루션 코더(4)로부터는 제 2 패리티 비트 Y'(t)가 출력된다. 개별적인 신호 경로들 X(t), Y(t) 및 Y'(t) 사이에서 이에 상응하는 변환에 의하여 상기 터보 코더(2)의 출력부에서는 비트시퀀스 X(0), Y(0), Y'(0), X(1), Y(1), Y'(1)이 출력 비트 스트림으로서 출력된다.

데이터 비트 또는 정보 비트 전체가 코딩된 이후에는, 먼저 도 3에 도시된, 상부 컨벌루션 코더(3)에 할당되어 있는 입력 스위치가 변환됨으로써, 이에 상응하여 도 3에서 점선으로 표시되어 있는 피드백 경로가 활성화된다. 이와 동시에 하부 컨벌루션 코더(4)는 비활성화된다. 이와 같은 방식으로 획득된 X(t) 및 Y(t)에 대한 다음 3개의 값이 출력시퀀스에 부가되고, 소위 상부 컨벌루션 코더(3)의 종단(termination)에 이용됨으로써, 상기 컨벌루션 코더(3)가 정의된 초기 상태로 되돌려질 수 있다. 그런 다음에 도 3에 도시된, 하부 컨벌루션 코더(4)에 할당되어 있는 입력 스위치가 변환됨으로써, 이에 상응하여 도 3에서 점선으로 표시되어 있는 피드백 경로가 활성화된다. 이와 동시에 상부 컨벌루션 코더(3)는 비활성화된다. 이와 같은 방식으로 획득된 X'(t) 및 Y'(t)에 대한 다음 3개의 값이 마찬가지로 출력시퀀스에 부가되고, 하부 컨벌루션 코더(4)의 종단에 이용된다.

상기 터보 코더(2)에 공급된 데이터 블록을 터보 코더(2)에 최소로 요구되는 블록 길이(M)로 정합시키기 위하여, 각각의 데이터 블록의 데이터 비트 U(t)의 끝은, 구체적으로는 예컨대 값 '0'을 가진 미리정의된 비트('더미 비트(Dummy-Bits)')로 채워질 수 있다. '패딩(Padding)'으로도 불리는 상기 더미 비트를 데이터 블록 내로 삽입하는 과정은 도 3에서 상기 터보 코더(2)의 전단에 접속된 패딩 장치(1)로부터 구현된다.

그러나 개별적인 데이터 블록의 끝을 더미 비트로 채우는 것은, 이로 인하여 일정하지 않은 데이터 비트가 발생하게 되고, 상기 터보 코더(2)의 리셋 또는 종단(termination)시에 상기 일정하지 않은 데이터 비트가 전부 다 이용될 수 없게 되거나 또는 수신기의 복잡성을 높이기 때문에, 단점이 되고 있다.

도 1은 본 발명의 제 1 실시예에 따른 터보 코더를 가진 통신기기의 블록도.

도 2는 본 발명의 제 2 실시예를 따른 터보 코더를 가진 통신기기의 블록도.

도 3은 종래기술에 따른 터보 코더를 가진 공지된 통신기기의 블록도.

그러므로 본 발명의 목적은, 앞서 기술한 단점인 터보 코더의 최적화되지 못한(suboptimum) 종단 없이도 상기 데이터 블록의 블록 길이가 터보 코더에 최소로 요구되는 블록 길이로 정합시키는 것이 보장되는, 터보 코더에 공급될 데이터 블록을 정합시키기 위한 방법 및 이에 상응하는 통신기기를 제안하는 것이다.

상기 목적은 본 발명에 따라서 청구범위 제 1 항 또는 제 15 항의 특징부에 의한 방법 및 청구범위 제 17 항 또는 제 19 항에 의한 통신기기에 의해 달성된다. 본 발명의 유리하고 바람직한 실시예는 종속항에서 정의된다.

본 발명에 따라서 제안되는 점은, 터보 코더에 최소로 요구되는 블록 길이가 공지된 미리정의된 값('Dummy-Bits')을 가진 상응하는 수량의 비트가 각각의 코딩될 데이터 블록에 선행하는 방식으로 배치됨으로써 획득된다는 점이다. 상기 방식은 매우 간단하게 실행될 수 있으며, 결과적으로 높은 복잡성을 갖지 않는다. 이 외에도 상기 방식으로 보장되는 점은, 터보 코더의 리셋(종단)시에 제공되어 있는 꼬리 비트('Tail'-Bits)를 넘어서 일정하지 않은 비트가 더 이상 발생하지 않는다는 점이다. 그 밖에도 상기 추가된 여분 더미 비트는 이후에 간단한 방식으로 전송 품질을 개선하는데 이용될 수 있다.

상기 터보 코더로부터 출력되는 비트 스트림에 대한 추가적인 처리에 있어서, 상기 부가된 더미 비트가 적어도 부분적으로 터보 코딩 이후에 다시 제거되는 것이 바람직하다.

상기 목적을 위해서 제거될 더미 비트는 표시가 되고, 그런 다음에 상기 더미 비트는 데이터 전송중에 제거될 수 있는데, 이는 상기 더미 비트가 항상 3개의 비트로 된 그룹으로 제거되는 경우에 다음의 속도 정합 이전에 상기 터보 코더로부터 출력된 비트 스트림의 분리가 수행되는 것을 고려할 때 유리하다.

그 밖에도 상기 더미 비트의 배치는 각각의 비트시퀀스에 있는 개별적으로 정보 전달 비트(데이터 비트)의 반복으로도 대체될 수 있으며, 이 경우에 상기 반복은 순환적으로 및 블록단위로도 일어날 수 있다.

데이터 블록 길이를 터보 코더에 최소로 요구되는 데이터 블록 길이에 정합시키는 문제는 선택적으로 코딩될 각각의 데이터 블록이 그 데이터 비트의 반복에 의해 터보 코더에 최소로 요구되는 블록 길이가 되는 것으로도 구현될 수 있는데, 이 경우에 상기 개별적인 비트의 반복은 순환적으로 및 블록단위로도 일어날 수 있다.

본 발명은 바람직하게 UMTS 이동무선 기기에 이용될 수 있으나, 거기에 제한되는 것은 아니다.

본 발명은 첨부된 도면을 참조하는 가운데 바람직한 실시예에 의해 하기와 같이 보다 상세하게 설명된다.

도 1에서는 터보 코더(2)가 도시되는데, 상기 터보 코더는 본 발명에 따른 통신기기, 예컨대 UMTS 이동전화에 이용될 수 있는 것이다. 상기 터보 코더(2)의 구성 및 운용 방식은 도 3에서 이미 설명된 터보 코더와 동일하기 때문에 현시점에서 다시 거론하지는 않겠다. 그 보다도 하기와 같이 도 1에 도시된 구성 요소와 도 3에 도시된 터보 코더 사이의 차이점만이 설명될 것이다.

상기 터보 코더(2)에는 도 3에서와 유사하게 패딩 장치(1)가 전단부에 접속되어 있으며, 상기 패딩 장치는 코딩될 개별적인 데이터 블록을 더미 비트로 채우게 되는데, 이로써 상기 데이터 블록의 데이터 길이가 각각의 터보 코더(2)에 상응하는 최소로 요구되는 블록 길이 M에 정합하게 된다. 종래기술과는 달리, 또한 상기 패딩 장치(1)는 코딩될 각각의 데이터 블록에 대하여 해당 갯수의 더미 비트를 후치시키는 것이 아니라 전치시키도록 형성된다. 따라서 상기 터보 코더(2)에는 패딩된 더미 비트가 우선 공급된다. 이에 따른 장점은 이미 도 3에서 설명된 터보 코더(2)의 리셋(resetting)에 영향을 미치지 않는다는 점이다. 이 외에도 종래기술과는 반대로 상기의 방식에서는 오히려 제 1 패리티 비트 Y(t)가 여분적인 것으로서 표시되는데, 이것은 - 하기에서 보다 상세하게 설명된다 - 코딩된 비트 스트림의 계속되는 처리시에 장점이 될 수 있다.

N＜M 길이의 데이터 블록이 데이터 비트 U(0), U(1), U(2)...U(N-1)로 코딩되어야 한다면, 상기 패딩 장치(1)의 운용 방식은 다음과 같은 관계식으로 설명될 수 있으며, 이 경우에 X(0), X(1), X(2)...X(i)는 상기 패딩 장치(1)의 출력 비트 또는 상기 터보 코더(2)의 입력 비트(즉, 정보비트)에 상응하고, 데이터 블록을 채우기 위하여 미리정의된 값 '0'을 가진 더미 비트가 사용된다고 가정한다:

X(i) = 0 for 0 ≤i ＜ M - N

X(i) = U(i-M+N) for M - N ≤i ≤M - 1

이것은 또한 다음과 같이 기술될 수도 있다:

for i = 0 to M-N-1

X(i) = 0

end for

for i = M-N to M-1

X(i) = U(i-M+N)

end for

또는 P = M-N을 미리정의된 값 '0'을 가진 삽입된 더미 비트의 수로 가정하면 다음과 같이 기술된다:

for i = 0 to P-1

X(i) = 0

end for

for i = P to M-1

X(i) = U(i-P)

end for

또는:

i = k-1(인덱스는 1이 아닌 0에서 시작한다)

P = Y_i

M = K_i

X = o_il

U = x_i이라 가정하면 다음과 같이 기술된다:

for k = 1 to Y_i

o _i _l _k = 0

end for

for k = Y_i+1 to K_i

o _i _l _k = _i,(k-Yi)

end for

결과적으로 상기 설명된 방식은, 정보비트 X(t)의 경우에서 뿐만 아니라 제 1 패리티 비트 Y(t)의 경우 모두에서도 제 1 M-N개의 비트가 일정 값 '0'을 가지는 것을 나타낸다(UMTS의 경우에는 M = 40에 달한다). 이에 반해서 상기 패딩이 데이터 블록의 끝에서 실행된다면, 일반적으로 제 1 패리티 비트 Y(t)의 최종 M-N개의 비트는 값 '0'을 갖지 못하게 되고, 데이터 비트로서 간주됨으로써, 터보 코딩 이후에 대체되거나 제거될 수 없게 된다.

일정값 '0'을 가진 상기 비트에 대한 전문 지식은 코딩된 데이터 비트의 수신기에 있어서 예컨대 수신 능력을 개선하는데 사용될 수 있다. 이동 무선 기술 분야에 활용되고 있는 디코더는 수신된 데이터 비트의 디코딩을 위해, 통상적으로 소위 '연판정(Soft Decision)' 알고리즘을 사용한다. 즉, 각각의 수신된 비트의 추정값이 사용될 뿐만 아니라, 추가적으로 각각의 비트에 배정된 중요도가 그 비트가 실제로 검출된 값을 가질 확률을 특정한다. 선험(priori) 비트라고 알려진 비트, 예컨대 본 발명에 따라서 부가된 더미 비트를 사용하면 수신 능력의 개선을 위해서 선험 비트라고 알려진 비트의 수신된 신호가 무시될 수 있으며, 추가적인 처리를 위해서 절대적으로 확실하게 수신된 비트 값으로 대체될 수 있다.

위에서 진술된 바와 같이 상기 패딩이 개별적인 데이터 블록의 시작에서 실행된다면(소위 '프론트 패딩'), 데이터 블록의 끝에서 실행되는 패딩의 경우에 비해서 이러한 최적화된 수신 알고리즘의 구현을 촉진한다.

이전에 설명된 패딩에 의해 삽입된 더미 비트는 바람직하게는 터보 코딩 이후에 터보 코더(2)의 출력 데이터 스트림으로부터 다시 제거된다. 상기 더미 비트는 매우 간단하게 정보비트 X(t) (상기 터보 코더(2)의 입력 비트와 동일하다) 및/또는 제 1 패리티 비트 Y(t)로부터 제거될 수 있는데, 그 이유는 상기의 비트시퀀스에서는 공지된 더미 비트가 각 데이터 블록마다 그 처음에 위치하기 때문이다. 제 2 패리티 비트 Y'(t)는 이에 반해서 인터리버(5)에 의한 스크램블링(scrambling)후에 입력 비트시퀀스 X(t)로부터 계산되고, 그 결과 상기 제 2 패리티 비트 Y'(t)는 공지된 더미 비트 및 공지되지 않은 정보 비트를 무질서하게 포함하게 되는데, 이것은 공지된 더미 비트의 인식을 어렵게 하는 것이다.

어떤 비트가 터보 코딩 이후에 다시 제거되느냐에 따라서 하기와 같은 경우들로 구별될 수 있다.

터보 코더(2)의 코딩되지 않은 정보비트 X(t)가 - 이미 언급되었다 - 패딩시에 전치되어 있는 더미 비트를 그대로 가지고 있기 때문에, 정보를 가지고 있지 않은 더미 비트는 표시를 한 다음에 나중 처리시에 제거하는 것이 바람직하다. 이러한 이유로 하여 도 1에 도시된 실시예에서는 표시 장치(6)가 상기 정보비트 X(t)의 신호 경로 내에 제공되는데, 상기 표시 장치는 비트 X(i) for 0 ≤i ＜ M - N 을 표시함으로써, 상기 표시된 비트가 다음의 데이터 전송시에는 생략된다.

터보 코더(2)의 제 1 패리티 비트 Y(t)는 패딩시에 부가된 더미 비트에 상응하여 처음에 값 '0'을 갖는다. 그러므로, 상기 비트 Y(i) for 0 ≤i ＜ M - N 또한 상기 정보비트 X(t)를 위해서 이전에 설명된 방식과 유사하게 표시되고, 다음의 전송시에 제거된다.

터보 코딩 이후에는 일반적으로 상기 터보 코더(2)로부터 출력된 비트 스트림의 데이터 속도에 대한 정합이 실행된다("속도 정합"). 이 경우에 정보비트 X(t), 제 1 패리티 비트 Y(t) 및 제 2 패리티 비트 Y'(t)를 포함하고 있는 상기 비트 스트림은 다시 개별적인 비트시퀀스 X(t), Y(t) 및 Y'(t)로 분할되는데, 이 경우에 상기 분할 단계는 분리라고도 한다. 그런 다음에 일반적으로 단지 상기 패리티 비트 Y(t) 및 Y'(t)의 데이터 율만이 개별적인 비트의 제거(펑처링(puncturing))에 의한 데이터 전송에 요구되는 데이터 속도에 정합하게 된다. 마찬가지로 상기 데이터 율의 정합은 개별적인 비트의 반복에 의해서도 가능하며, 이 경우에 반복시에는 3개의 비트 클래스 X(t), Y(t) 및 Y'(t)가 모두 반복된다.

상기 분리를 위해서 터보 코더로부터 출력된 비트의 수가 3의 배수인 것이 요구된다. 그러므로 상기 분리가 변화없이 수행되기 위해서는 원칙적으로 모든 공지된 더미 비트를 표시하고 전송시에 제거하는 것이 아니라, 3개의 더미 비트를 포함하는 각각의 더미 비트 그룹을 표시하고 전송시에 제거하는 것이 바람직하다. 패딩시에 예컨대 8개의 더미 비트가 부가되면, 상기의 방식에서는 단지 각각 6개의 비트만이 제거될 것이다. 이 경우에 각 비트그룹으로부터 3의 배수인 수 만큼의 비트가 제거되거나 또는 전체적으로 3의 배수인 수 만큼의 비트, 예컨대 7개의 패리티 비트 Y(t) 및 8개의 정보비트 X(t)가 제거될 수 있다.

UMTS 송신기에서는 상기 방식의 경우에 3개로 분리된 비트 스트림이 분리 이후에 단지 한 그룹의 비트만을 배타적으로 포함하고 있는 것이 아니라, 각 비트 스트림이 블록의 처음에서 제 2 패리티 비트도 갖게될 것이다. 결과적으로 이것은, 상기 제 2 패리티 비트 Y'(t)가 전체적으로 속도 정합 동안에 완전히 균일하게 펑처링되지는 않도록 한다. 그러나 UMTS의 경우에는 제 1 패리티 비트 Y(t) 및 제 2 패리티 비트 Y'(t)의 대안적인 펑처링을 제공하는 펑처링 알고리즘은 현재는 속도 정합을 위해 정의된다. 상기 펑처링 알고리즘은 각각의 블록의 처음에 놓여있는 제 2 패리티 비트가 그럼에도 불구하고 상대적으로 균일하게 펑처링되도록 함으로써, 공지된 더미 비트의 표시 및 제거와 관련하여 전술한 과정이 UMTS 통신 시스템에서 다음의 속도 정합에 손상을 가하지 않도록 한다. 그 밖에도 분리시에 정보비트 X(t)에 대하여 전치된 제 2 패리티 비트 Y'(t)는 펑처링이 되지 않음으로써, 그 결과 상기 제 2 패리티 비트 Y'(t)의 유효 펑처링 속도가 처음에는 낮아지도록하여 본 발명의 효과에 영향을 미치지 않는다.

이미 언급한 바와 같이, 터보 코더(2)로부터 출력된 비트시퀀스 X(t), Y(t) 및 Y'(t)의 비트수가 해당 통신기기, 예컨대 해당 이동 전화에서 다운스트림(downstream)에 연결된 알고리즘에 적합한지 유의하여야 한다. 특히 개별적인 비트시퀀스 X(t), Y(t) 및 Y'(t)로 이루어진 비트 스트림에 대한 이전에 설명된 분리에 있어서, 속도 정합을 위해서는, 비트시퀀스 X(t), Y(t) 및 Y'(t)당 출력 비트의 수가 동일하여야 한다는 것이다(터보 코더(2)의 종단시에 부가되는 꼬리 비트는 고려되지 않음). 상기 전제조건은 개별적인 비트시퀀스 내에 있는 공지된 더미 비트의 불규칙적인 제거(puncturing) 또는 삭제에 의해 방해받게될 것이다. 이것을 원하지 않는 경우라면, 상기 더미 비트를 단순히 제거하지 말고 그 위치에 다른 비트, 특히 정보를 전달하는, 따라서 반복적으로 전송되는 비트를 할당하는 것이 바람직하다. 상기 목적을 위해서 도 1에서는 Y(t) 신호 경로와 관련, 제 1 패리티 비트시퀀스 Y(t)에 포함되어 있는 공지된 더미 비트를 무시하는 장치(7)가 제공되고, 또한 이로써 비어 있는 제 1 패리티 비트시퀀스 Y(t)의 위치에 특정 정보 전달 비트를 할당하는 장치(8)가 제공되는데, 다시 말해서 상기 정보 전달 비트가 반복되게 된다.

상기의 접근방법을 구현하기 위해서 도 1에 도시된 실시예에서는 제 1 패리티 비트시퀀스 Y(t)의 정보 전달 비트, 다시 말해서 비트 Y(i) for M - N ≤i ≤M - 1 + T 가 메모리에 기록되어야 하는데, 이 경우에 M은 최소로 요구되는 데이터 블록의 비트 길이이며, N은 패딩 이전의 데이터 블록 길이이며, 그리고 T는 터보 코더(2)의 종단에 요구되는 꼬리 비트의 수량이다. UMTS 통신 시스템에서는 M = 40 및 T = 6에 달한다. 그런 다음에 상기 메모리에 기록된 정보 전달 비트는 패딩시에 부가된 더미 비트가 의도된 위치를 차지할 때 까지 반복적으로 읽혀질 수 있다. 상기 반복 장치(8)로부터 출력된 비트시퀀스 Z(t)의 비트의 경우에는 따라서 다음의 값을 나타낸다: Z(i) = S(i mod (N+T)) for 0 ≤i ≤M - 1 + T , 이 경우에 S(i)는 차례로 메모리에 기록되는, 정보 전달 비트이다. 상기 방식에서는 따라서 상기 정보 전달 비트가 이에 상응하는 더미 비트의 대체물로서 S(0), S(1), S(2),..., S(N+T-1), S(0), S(1) ... 의 순서로 출력된다.

마찬가지로 Z(i) = S ((i+N-M) mod (N+T)) for 0 ≤i ≤M - 1 + T 의 관계에 따라 반복에 영향을 미치는 것도 가능하다(상기 mod 함수는 어떠한 경우에서도 양의 값, 예를 들어 -9 mod 10 = 1을 발생시킨다). 상기 방식은 수신기에 있어서 구현을 위한 2가지 대안이 가능하다는 점에서 장점이 된다. 제 1 대안에 따라서 수신기는 상기 시작부에서 반복된 비트를 무시하고, 단지 42 - N - T - 1 ≤ i ≤42 -1인 최종 비트 블록 Z(i)의 비트만을 평가할 수 있다. 제 2 대안에 따라서 상기 반복된 비트를 포함하는 모든 비트가 평가될 수 있다.

상기 공식에서 42 - N - T - 1 ≤ i ≤42 - 1이고, "후자"인 비트 Z(i)의 값은, 반복의 경우가 아니고, 단지 본 발명에 따른 프론트 패딩이 적용되는 경우에만 동일하다. 이것은, 상기 프론트 패딩이 설비되어 있고 디코딩 이전에 연판정 정보 값 "확실한 '0'"을 가지는 더미비트를 점유하는 수신기가 상기 언급한 반복이 실행되는 경우의 신호도 또한 처리할 수 있다는 점에서 장점이 된다. 상기 경우에 반복이 사용되지 않았기 때문에 성능의 개선은 없지만, 상기 반복은 그러나, 이로 인한 구식 수신기와의 호환성 문제없이, 차후 단계에서는 해당 이동무선 표준에 도입될 수 있다. 그러나 이를 위해서 수신기에 결정되어야 하는 점은, 상기 수신기가 공지된 더미 비트를 무시하고 평가하지 않거나, 또는 상기 더미 비트를 대체해야 한다는 점이며, 이것은 특히 정보비트 X(t) 및 제 1 패리티 비트 Y(t)에 관계되는 것이다.

상기 정보 전달 비트의 순환적인 읽기 또는 반복 대신에 메모리 내에 존재하는 비트가 블록단위로 반복될 수도 있다. 상기 블록단위의 반복에 의해 복잡성이 약간 증가하기는 하지만, 이에 반해서 비트 오류율은 다음의 속도 정합을 위한 알고리즘이 적용되는 경우 또는 인터리버가 적용되는 경우에는 감소하게 된다.

상기 블록단위의 반복을 위해서는 다음과 같은 알고리즘이 사용될 수 있다:

, 다시 말해서 상기 메모리 내에 존재하는 정보 전달 비트는 더미 비트를 대신하여 S(0), S(0), ..., S(0), S(1), S(1), ..., S(1), S(2), S(2), ... 의 순서로 출력됨으로써, 각각 정보 전달 비트가 다수번 반복될 수 있다.

대안적으로 상기 제 1 정보 전달 비트는 또한 회(times) 반복될 수 있으며, 반면에 그 다음에 이어지는 비트는 이보다 1회 적게 반복된다. 상기 방식은 이전에 설명된 대안보다 약간 더 간단하며, 이 경우에 제 1 대안은 보다 빈번하게 전송되는 비트를 모든 비트에 걸쳐서 보다 균일하게 전달한다.

도 2에서는 본 발명에 따른 터보 코더에 대한 또 다른 실시예가 도시된다.

본 실시예에서는 더미 비트에 대한 무시는 이루어지지 않는다. 해당 반복 장치(8, 9)에 의해 제 1 패리티 비트 Y(t) 뿐만 아니라 정보비트 X(t) 또한 반복되며, 반면에 패딩 장치(1)는 제 2 패리티 비트 Y'(t)를 발생시키는 하부 컨벌루션 코더(4)의 전단에만 접속된다. 비트시퀀스 X(t) 및 Y(t)의 개별적인 비트의 반복에 의해 데이터 블록당 개별적인 비트시퀀스 X(t), Y(t) 및 Y'(t) 에서 출력된 비트수가 정합된다. 본 실시예에서는 모든 데이터 블록 크기 N ＜ M에 있어서 동일한 수량의 비트가 터보 코더(2)의 출력에서 획득된다(UMTS에서는 총 3·N + 12 = 3·40 + 12 = 132개의 출력 비트가 발생된다).

데이터 블록 길이를 터보 코더(2)에 최소로 요구되는 데이터 블록 길이 M에 정합시키는 문제는 이전에 기술된, 데이터 블록의 처음에서의 패딩 대신에 각각의 코딩될 데이터 블록이 터보 코더(2)의 전단에 접속되어 있는 반복 장치를 이용하여 그 데이터 비트 U(t)가 반복됨으로써 터보 코더(3)의 최소 블록 길이 M이 되는 것으로도 구현될 수 있다. 상기 터보 코더(3) 자체는 상기 방법에서는 그대로 유지된다. 상기 반복은 순환적으로(다시 말해서 상이한 비트들이 차례로 반복됨) 일어날 수 있을 뿐만 아니라 블록단위로도(다시 말해서 하나의 비트 및 동일한 비트들이 다수번 반복됨) 일어날 수 있다.

본 발명은 송신기, 특히 UMTS 이동무선 송신기에서의 사용에 의거하여 상기와 같이 설명되었다. 자명하게도 본 발명은, 본 발명에 따라 발생된 송신 신호가 데이터 블록 길이를 정합시키기 위하여 사용된 각각의 방식에 따라 처리되어야 하는 수신기에도 확대될 수 있다.

Claims

터보 코더(2)에 공급될 데이터 블록을 정합시키는 방법으로서,

상기 데이터 블록의 데이터 비트를 코딩시키기 위하여 상기 터보 코더(2)에 공급될 상기 데이터 블록에 공지된 값을 가진 추가 비트가 부가됨으로써, 확장된 데이터 블록이 상기 터보 코더(2)에 의해 코딩에 최소로 요구되는 비트수를 포함하게되고,

상기 추가 비트가 상기 데이터 블록에 대하여 전치되는 방식으로 위치되는 것을 특징으로 하는 방법.
제 1 항에 있어서,

상기 추가 비트가 미리정의된 값 '0'을 갖는 것을 특징으로 하는 방법.
제 1 항 또는 제 2 항에 있어서,

상기 터보 코더(2)로부터 출력된 비트 스트림이 수신기에 전송되며, 터보 코딩 이전에 상기 데이터 블록에 부가된 상기 추가 비트는 전송되지 않도록 하기 위해 상기 터보 코더(2)로부터 출력된 상기 코딩된 비트 스트림으로부터 적어도 부분적으로 다시 제거되는 것을 특징으로 하는 방법.
제 3 항에 있어서,

상기 터보 코더(2)는 터보 코딩을 위해서 공급되고 상기 추가 비트에 의해 확장되는 상기 데이터 블록의 비트에 따라, 코딩되지 않은 정보비트를 가진 비트시퀀스(X), 제 1의 코딩된 패리티 비트를 가진 비트시퀀스(Y) 및 제 2의 코딩된 패리티 비트를 가진 비트시퀀스(Y')를 발생시키며,

상기 터보 코딩 이전에 상기 데이터 블록에 부가된 상기 추가 비트는 상기 정보비트를 가진 상기 비트시퀀스(X) 및/또는 상기 제 1 패리티 비트를 가진 상기 비트시퀀스(Y)로부터 적어도 부분적으로 다시 제거되는 것을 특징으로 하는 방법.
제 4 항에 있어서,

상기 터보 코딩 이전에 상기 데이터 블록에 부가된 상기 추가 비트는 상기 터보 코더(2)에 의해 발생된 각각의 비트시퀀스로부터 3개의 비트 그룹 단위로 제거되는 것을 특징으로 하는 방법.
제 3 항에 있어서,

상기 데이터 블록에 부가된 상기 전송되지 않아야할 추가 비트는 이에 상응하여 표시되며, 상기 각각의 표시된 비트는 다음의 데이터 전송시에 전송되지 않는 것을 특징으로 하는 방법.
제 1 항 또는 제 2 항에 있어서,

상기 터보 코딩 이전에 상기 데이터 블록에 부가된 상기 추가 비트는 상기 터보 코더(2)로부터 출력된 코딩된 비트 스트림 내에서, 상기 데이터 블록에 있는 적어도 하나의 데이터 비트의 반복으로 적어도 부분적으로 대체되는 것을 특징으로 하는 방법.
제 7 항에 있어서,

상기 터보 코더(2)는 터보 코딩을 위해서 공급되고 상기 추가 비트에 의해 확장된 상기 데이터 블록의 비트에 따라 코딩되지 않은 정보비트를 가진 비트시퀀스(X), 제 1의 코딩된 패리티 비트를 가진 비트시퀀스(Y) 및 제 2의 코딩된 패리티 비트를 가진 비트시퀀스(Y')를 발생시키며,

상기 터보 코딩 이전에 상기 데이터 블록에 부가된 상기 추가 비트는 적어도 상기 정보비트를 가진 상기 비트시퀀스(X) 및/또는 상기 제 1 패리티 비트를 가진 상기 비트시퀀스(Y) 내에서, 상기 데이터 블록에 있는 적어도 하나의 정보비트의 반복 또는 적어도 하나의 패리티 비트의 반복으로 적어도 부분적으로 대체되는 것을 특징으로 하는 방법.
제 8 항에 있어서,

상기 데이터 블록에 부가된 상기 추가 비트를 대체하는 각각의 비트시퀀스(X 및/또는 Y)의 데이터 비트는 상기 데이터 블록에 부가되어 있던 추가 비트들 중 원하는 추가 비트를 대체하기 위하여 차례로 메모리에 기록되고 상기 메모리로부터 순환적으로 판독되는 것을 특징으로 하는 방법.
제 9 항에 있어서,

상기 각각의 비트시퀀스 내에 있는 상기 터보 코더(2)의 대체되는 비트 Z(i)의 값이 하기 관계식 중 어느 하나에 따라서 정해지며:

Z(i) = S(i mod (N+T)) for 0 ≤i ≤M - 1 + T 또는

Z(i) = S((i+N-M) mod (N+T)) for 0 ≤i ≤M - 1 + T,

이 경우에 S(i)는 메모리에 기록된 각각의 데이터 블록의 데이터 비트를 나타내며, i는 상기 데이터 블록 내에서 각각의 비트 위치를 나타내며, N은 상기 데이터 블록의 본래 길이를 나타내며, M은 터보 코딩을 위해서 데이터 블록당 최소로 요구되는 비트수를 나타내며, 그리고 T는 터보 코딩 이후에 상기 각각의 비트시퀀스에 부가된 꼬리 비트의 수를 나타내는 것을 특징으로 하는 방법.
제 8 항에 있어서,

상기 데이터 블록에 부가된 상기 추가 비트를 대체하는 각각의 비트시퀀스(X 및/또는 Y)의 데이터 비트는 메모리에 기록되며, 이 경우에 각각의 데이터 비트가 메모리로부터 판독되고, 해당 데이터 블록에 부가되어 있던 다수의 추가 비트에 대한 대체물로서 각각의 비트시퀀스에 있는 상응하는 위치에서 여러번 반복되는 것을 특징으로 하는 방법.
제 11 항에 있어서,

상기 각각의 비트시퀀스 내에 있는 상기 터보 코더(2)의 대체되는 비트 Z(i)의 값이 하기 관계식에 따라서 정해지며:

,

이 경우에 S(i)는 상기 메모리에 기록된 각각의 데이터 블록의 데이터 비트를 나타내며, i는 상기 데이터 블록 내에서 각각의 비트 위치를 나타내며, N은 상기 데이터 블록의 본래 길이를 나타내며, M은 터보 코딩을 위해서 데이터 블록당 최소로 요구되는 비트수를 나타내며, 그리고 T는 터보 코딩 이후에 상기 각각의 비트시퀀스에 부가된 꼬리 비트의 수를 나타내는 것을 특징으로 하는 방법.
제 11 항에 있어서,

상기 메모리에 저장된 상기 데이터 블록의 제 1 그룹은 이에 상응하는 추가 비트에 대한 대체물로서 회 반복되고, 상기 메모리에 저장된 데이터 블록의 제 2 그룹은 회 반복되며,

이 경우에 N은 데이터 블록의 본래 길이를 나타내며, M은 터보 코딩을 위해서 데이터 블록당 최소로 요구되는 비트수를 나타내며, 그리고 T는 터보 코딩 이후에 상기 각각의 비트시퀀스에 부가된 꼬리 비트의 수를 나타내는 것을 특징으로 하는 방법.
제 1 항 또는 제 2 항에 있어서,

상기 터보 코더(2)가 제 1 컨벌루션 코더(3)에 의해 코딩되지 않은 정보비트를 가진 비트시퀀스(X) 및 제 1 코딩된 패리티 비트를 가진 비트시퀀스(Y)를 발생시키고, 제 2 컨벌루션 코더(4)에 의해 제 2 코딩된 패리티 비트를 가진 비트시퀀스(Y')를 발생시키며, 상기 제 1 컨벌루션 코더(3)에는 본래의 데이트 블록에 있는 데이터 비트가 공급되고, 상기 제 2 컨벌루션 코더(4)에는 전치된 추가 비트를 가진 데이터 비트가 공급되며,

상기 정보비트를 가진 비트시퀀스(X)의 적어도 하나의 비트 및 상기 제 1 패리티 비트를 가진 비트시퀀스(Y)의 적어도 하나의 비트는 이에 상응하는 비트시퀀스(X, Y) 내의 코딩될 데이터 워드에 대해 출력된 비트수를 제 2 패리티 비트를 가진 비트시퀀스 (Y')의 비트수에 정합시키기 위하여, 이에 상응하는 비트시퀀스 내에서 반복되는 것을 특징으로 하는 방법.
터보 코더(2)에 공급될 데이터 블록을 정합시키기 위한 방법으로서,

상기 데이터 블록의 데이터 비트를 코딩시키기 위하여 상기 터보 코더(2)에 공급될 상기 데이터 블록에 추가 비트가 부가됨으로써, 확장된 데이터 블록이 상기 터보 코더(2)에 의해 코딩에 최소로 요구되는 비트수를 포함하게되고,

상기 추가 비트가 상기 데이터 블록의 적어도 하나의 데이터 비트의 반복에 의해 상기 데이터 블록에 부가되는 것을 특징으로 하는 방법.
제 15 항에 있어서,

상기 추가 비트가 상기 데이터 블록의 다수의 데이터 비트의 순환적인 반복에 의해 또는 상기 데이터 블록에 있는 적어도 하나의 데이터 비트의 블록단위의 반복에 의해 상기 데이터 블록에 부가되는 것을 특징으로 하는 방법.
터보 코더(2) 및 데이터 블록의 데이터 비트를 코딩시키기 위하여 상기 터보 코더(2)에 공급될 상기 데이터 블록에 공지된 값을 가진 추가 비트를 부가하는 데이터 블록 정합 장치(1)를 포함함으로써, 상기 데이터 블록 정합 장치(1)에 의해 출력되고 상기 추가 비트에 의해 확장된 데이터 블록이 상기 터보 코더(2)에 의해 코딩에 최소로 요구되는 비트수를 포함하게 되는 통신기기로서,

상기 데이터 블록 정합 장치(1)는 상기 추가 비트가 상기 데이터 블록에 대하여 전치되는 방식으로 위치될 수 있도록 구성되는 것을 특징으로 하는 통신기기.
제 17 항에 있어서,

상기 통신기기는 청구항 제 1 항 또는 제 2 항에 따른 방법을 실행시키기 위해 구성되는 것을 특징으로 하는 통신기기.
터보 코더(2) 및 데이터 블록의 데이터 비트를 코딩시키기 위하여 상기 터보 코더(2)에 공급될 상기 데이터 블록에 추가 비트를 부가하는 데이터 블록 정합 장치(1)를 포함함으로써, 상기 데이터 블록 정합 장치(1)에 의해 출력되고 상기 추가 비트에 의해 확장된 데이터 블록이 상기 터보 코더(2)에 의해 코딩에 최소로 요구되는 비트수를 포함하게 되는 통신기기로서,

상기 데이터 블록 정합 장치(1)는 상기 추가 비트가 상기 데이터 블록의 적어도 하나의 데이터 비트의 반복에 의해 상기 데이터 블록에 부가될 수 있도록 구성되는 것을 특징으로 하는 통신기기.
제 19 항에 있어서,

상기 통신기기는 청구항 제 15 항 또는 제 16 항에 따른 방법을 실행시키기 위해 구성되는 것을 특징으로 하는 통신기기.
제 17 항 또는 제 19 항에 있어서,

상기 통신기기(1)는 송신기기, 특히 UMTS(Universal Mobile Telecommunication System) 이동무선 송신기기인 것을 특징으로 하는 통신기기.
상기 통신기기는 청구항 제 1 항, 제 2 항, 제 15 항 또는 제 16 항 중 어느 한 항에 따른 방법에 따라 또다른 통신기기에 의해 처리된 후에 상기 통신기기로 송신되는 비트 스트림을 수신 및 디코딩하도록 구성되는 것을 특징으로 하는 통신기기.
제 22 항에 있어서,

상기 송신중인 통신기기의 터보 코더(2)가 터보 코딩을 위해서 공급되고 상기 추가 비트에 의해 확장된 데이터 블록의 비트에 따라 코딩되지 않은 정보비트를 가진 비트시퀀스(X), 제 1의 코딩된 패리티 비트를 가진 비트시퀀스(Y) 및 제 2의 코딩된 패리티 비트를 가진 비트시퀀스(Y')를 발생시키고,

상기 수신을 위하여 구성된 상기 통신기기는 상기 송신중인 통신기기에 의해 적어도 코딩되지 않은 정보비트를 가진 비트시퀀스(X) 및/또는 제 1의 코딩된 패리티 비트를 가진 비트시퀀스(Y) 내에 삽입된 비트를 디코딩을 위해 사용하지 않는 것을 특징으로 하는 통신기기.