JP4420924B2 - 情報ビット系列を符号化する方法および符号化器 - Google Patents

情報ビット系列を符号化する方法および符号化器 Download PDF

Info

Publication number
JP4420924B2
JP4420924B2 JP2006520676A JP2006520676A JP4420924B2 JP 4420924 B2 JP4420924 B2 JP 4420924B2 JP 2006520676 A JP2006520676 A JP 2006520676A JP 2006520676 A JP2006520676 A JP 2006520676A JP 4420924 B2 JP4420924 B2 JP 4420924B2
Authority
JP
Japan
Prior art keywords
code block
encoding
bits
information
branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006520676A
Other languages
English (en)
Other versions
JP2006528848A (ja
Inventor
エドラー フォン エルプバルト アレクサンダー ゴリチェク
クリスティアン ヴェンゲルター
エイコ ザイデル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JP2006528848A publication Critical patent/JP2006528848A/ja
Application granted granted Critical
Publication of JP4420924B2 publication Critical patent/JP4420924B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0064Concatenated codes
    • H04L1/0066Parallel concatenated codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041Arrangements at the transmitter end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/007Unequal error protection
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0071Use of interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Description

本発明は、前方誤り訂正符号化方式に関し、特に、雑音または干渉により導入される誤りを克服するために信頼性のあるデータ送信が要求される通信システムに適用可能なものである。
前方誤り訂正(FEC)方式は、情報送信の信頼性を高めるために通信システムにおいて広く用いられる。一般的なFEC符号としては、畳み込み符号、ターボ符号、リードソロモン符号、または低密度パリティ検査符号がある。これらは、例えば、非特許文献1から知られている。
概して、前方誤り訂正符号化は、適切に設計された復号化方式により元の情報シンボル系列を再構築できるように、元の情報シンボル系列を符号シンボルの系列で置き換えるための組織的な方式として定義できる。
一般に、ブロック符号化と畳み込み符号化とに大別される。ブロック符号化では、情報系列を固定長のブロックに分割する。分割された各ブロックは、通常は符号化多項式または符号化マトリクスにより表現されるブロック符号を用いて独立に符号化される。
一方、畳み込み符号化では、各符号ブロックを独立に扱わず、連続するブロック間に依存性を付加する。そのため、現在の出力ブロックは、現在の入力ブロック中の情報ビットのみならず、その一つ以上前の入力ブロック中の情報ビットにも依存する。
通常、畳み込み符号はシフトレジスタメカニズムを利用して実現される。畳み込み符号は状態遷移図またはトレリスにより図式化できる。
理論的には、この依存性は無限に拡張可能であるが、通信システムにおいては、畳み込み符号の場合においても通常はブロック長が規定される。これにより、各ブロックの始まりでは周知の状態で始まりトレリス終端と呼ばれる各ブロックの終わりでは周知の状態で終わるような符号構成を得ることができる。受信機における復号化方式をより効率的にする。
送信される情報のより良い保護を実現するために、複数の符号化方式を同時に使用することができる。つまり、情報系列を複数回符号化するが、各符号化器の入力での情報系列は同一である。分かりやすく図式化すれば、電流に複数の電気抵抗器を並列接続したものとなるので、この手法は並列符号化方式と呼ばれることがある。
単純な形態の並列符号化方式は、二つの同一の符号化器、例えば、二個の畳み込み符号化器で構成できる。他の形態では、二つの異なる符号化器、例えば畳み込み符号化器とブロック符号化器とを用いることができる。
ターボ符号化として広く知られた一般的な並列符号化方式は、例えば非特許文献2から知ることができる。図5に一例として従来のターボ符号化器の構成を示す。通常、二個の同一の畳み込み符号化器にインタリーバを加えた構成が用いられる。インタリーバは、第一の符号化器の入力から第二の符号化器の入力を無関係にする(de-correlate)ために使用される。
データソースは、符号ブロックを構成するk個の情報ビットからなる情報語を生成している。その結果、符号語は、三つの要素、すなわち、システマチック語、第一パリティ語および第二パリティ語からなる。システマチック語(長さkビット)は送信される情報と同一である。第一パリティ情報は、再帰的組織符号化器(RSC)を用いて生成される。第二符号化器のブランチにおいて、両方の符号化器の入力系列を無関係にするためにインタリーバが使用される。符号化器はいずれも、符号化アルゴリズムを規定する生成多項式を使用する。
特許文献1には、シンボル系列をインタリーブする方法が開示されている。この目的のために、インタリーバは、ブロック内並び替えとブロック間並び替えとを行う。シンボル系列をブロックにセグメント化する場合であっても、これらのブロックは、独立に符号化されるブロックを生成するためではなく、インタリーブ目的でのみ使用される。
特許文献2には、様々な前方誤り訂正符号のいずれによっても動作するよう設定可能な符号化器が開示されている。各モードにおいて、多様な符号化パラメータを設定できる。
従来技術では、受信機で送信データを正確に復号化できる可能性を高めるために、送信信号に冗長性またはダイバーシチを付加するといった措置が提案されている。
米国特許出願公開第2003/0041293A1号明細書 米国特許出願公開第2002/0150167A1号明細書 S. Lin, D.J. Costello Jr., "Error Control Coding: Fundamentals and Applications", Prentice-Hall 1983 Heegard, Chris; Wicker, Stephen B., "Turbo coding", chapter 4, Kluwer Academic Publishers 1999, ISBN 0-7923-8378-8
本発明の目的は、符号化特性を効果的に利用し、特に雑音または干渉により不確実な送信を伴う無線通信システムにおいて送信情報の保護を向上させるための簡単かつ効果的な方法を実現することである。
本発明は、請求項1に記載したステップを有する方法と、請求項22に記載した符号化器とを提供する
本発明の基本概念は、ある長さを有する情報語を、各サブセットが符号ブロックセグメントを形成するように複数の情報ビットサブセットに分配することである。続いて、符号ブロックセグメントの少なくとも一つに、少なくとも一つの他のコードブロックセグメントに分配された情報ビットが付加される。その結果、符号ブロックセグメントの長さの合計が、符号ブロックの全長よりも長くなる。このようにして、情報重複が生成され、入力での情報の一部が少なくとも二つの出力に伝播される。したがって、分配器の出力での全てのサブブランチの情報ビットの合計が、分配器の入力での情報ビット数よりも多くなる。
好適な実施の形態によれば、分配は、複数の並列符号化サブブランチにわたって行われ、各符号化サブブランチでは、別個の誤り訂正符号化方式を用いてもよい。しかし、分配器は、必ずしも同一数の情報ビットを各符号化サブブランチに割り当てる必要はない。したがって、各サブブランチは、別個の誤り訂正符号化方式を用いてよく、各サブブランチ内のブロック長も異なってよい。
時間ダイバーシチを実現するには、完全な符号ブロックの少なくとも一部または一つ以上の符号ブロックセグメントを、符号化前にバッファする必要がある。
符号ブロックセグメントまたは符号ブロックの符号化は、異なる符号化方式を用いて行われることが好ましい。これにより、データビット保護の効果がさらに向上する。
本発明の好適な実施の形態によれば、符号ブロックの分配は、各コードブロックセグメントの長さが等しくなるよう行われる。これは簡易な符号化演算を可能にし、処理速度を向上させる。
それは、情報ビットをインタリーブするステップが、符号化ブランチまたは符号化サブブランチにおいて好ましくは異なるインタリーブパターンを用いて行われる場合に、符号化方式の性能をさらに高める。
本発明の別の好適な実施の形態によれば、情報ビット系列の分配は、入力ビット系列を定期的にサブブランチの一つに切り替え別のサブブランチへの切り替えをそれ以降繰り返すことにより、あるいは、どのビットをどのサブブランチに送るかまたは除去するかを決定する遷移/パンクチャリングベクトルもしくはマトリクスにより、行われる。
本発明は、添付図面を参照して以下に述べる好適な実施の形態の説明より明らかになる。
図1を参照し、本発明における重要な用語の定義を以下に述べる。
情報語または情報ビット系列
ブロック符号は、非特許文献1のチャプタ1.2と同じように定義される。メッセージブロックは、情報語または情報ビット系列と呼ばれるk組のu=(u,u,.....,u)によって表現される。畳み込み符号に関しては、これと異なる定義を使用する。情報語は、k組のu=(u,u,.....,u)であり、uが符号化器に入力される前に畳み込み符号化器のメモリがクリアされる。
符号化ブランチ
符号化ブランチは、情報語全体が後続のエンティティに与えられるブランチと定義される。
符号化サブブランチ
符号化サブブランチは、符号化ブランチの一部であり、情報ビットのサブセットのみが符号化ブランチ内の各ブロックに与えられる。
符号ブロック
符号ブロックは、符号化処理により作用される情報シンボルの論理ユニットである。
サブセット
サブセットは、集合の一部を指すものであり、空セット(empty set)および原セット(original set)も、定義上、原セットのサブセットである。
図1は、本発明の通信装置に組み込まれた符号化器のブロック図を示す。符号化器の入力では、kビットを有する情報語が、符号ブロックとして、二本の符号化ブランチに供給される。第一の符号化ブランチでは、nビット(n>k)の長さを有する符号語1を得るために方式1が使用される。一般に、符号化演算は、伝送路上での損失に対する情報ビットの保護向上のために、冗長性を付加するものである。
第二のブランチでは、情報ビットの第一のサブセット(符号ブロックセグメントともいう)が第一のサブブランチ内で方式2aにより符号化され、情報ビットの第二のサブセットが第二のサブブランチ内で方式2bにより符号化されるように、kビットの情報語が二本の別個のサブブランチへ分配される。これらのビットサブセットは、各サブセットの少なくとも一部が元の情報語からの同一情報を有するように構築される。以下これを「情報重複」と称する。簡単のため、ここでは各サブブランチ内の各々の符号ブロックセグメントは、同一長とする。すなわち、kは偶数である。符号化演算の結果は、それぞれ長さn2aビットおよびn2bビットの二つの符号語2a、2bである。
ここで、情報ビットのサブセットは、各サブブランチにおいて別々にかつ独立に符号化される点に留意されたい。簡単な実施では、生成多項式も同一となるように各サブブランチにおける符号化方式が同じである。そして、各サブブランチの符号化ビット系列は、共同で、図5に示した従来の符号化器の第二のパリティ語に置き換わるパリティ語を構成する。
情報重複は、本発明が用いられる通信システムの設計者がFEC保護の程度を具体的に微調整できるようにする。明らかに、情報重複ビットは、他のビットに比べてFEC符号化による保護がより確実になされ、その結果、通常は、適切に情報を複号した後のエラー耐性が向上する。情報重複の長さを選択することで、通信システム設計者は、情報語全体の保護に直接的に作用することができる。情報語のどの部分を情報重複の部分とするかを選択することで、設計者は、情報語のどの部分がFEC符号化から最も大きな恩恵を受けられるかに作用することができる。特に、これは、配信されるコンテンツに関して情報語のある部分が他の部分よりも高い優先度を有することが分かっている場合に、有益である。
生成されたパリティ系列は、情報語のための完全な符号語を得るために、さらに操作または組合せられてもよいということは当業者には明らかである。それらは必要または望ましい演算であるが、本発明を説明するうえでは必須ではないので、詳しくは説明しない。
符号化方式は、全てのブランチまたはサブブランチで同一である必要はない。相違することも基本的にあり得る。例えば、あるブランチに畳み込み符号を用い、別のブランチにブロック符号を用いる。一方、同じ符号化ファミリー内で相違することもあり得る。例えば、複数ブランチでの畳み込み符号化器において異なる生成多項式を用い、異なるブランチで例えば異なる符号化マトリクスを用いる。ブランチで使用される符号化器のタイプまたは特性については、本発明は制限を設けない。例として、図1で「符号化方式1」、「符号化方式2a」、「符号化方式2b」と記された符号化器は、本発明が使用される通信システム設計により課される制限の範囲内で自由にかつ独立に選ぶことができる。
図2は、ターボ符号化器への本発明の適用を説明する本発明の実施の形態を示す。図1との比較より分かるように、基本的な相違点は、情報語が、出力されるシステマチック語として直接的に供給されることである。さらに、パリティ語1は、再帰的組織符号化器RSCを用いることで取得され、これにより、出力にてパリティ語1を有する符号化ブランチを構成する。第二の符号化ブランチは、図1に関連して前述したように、二本の符号化サブブランチにさらに分割され、パリティ語2aおよびパリティ語2bを得る。図5と比較すると、従来のターボ符号化器を第二の符号化器ブランチに関して変更した結果、二個のパリティ語2aおよび2bが共同でパリティ語2を構成する。
性能向上のため、一つ以上の任意のインタリーバを符号化ブランチまたは符号化サブブランチ内に導入してもよい。図3を参照されたい。これは、採用した符号化方式の特性および性能をさらに向上させるために必要な場合がある。
図3には明示されていないが、分離ユニットの直前にインタリーバ2を配置することによりインタリーバ2a、2bの位置を変えることにより、別の実施の形態が得られることが、当業者には明らかである。
両方の実施の形態に関して、異なる符号化サブブランチで異なるインタリーブパターンを使用する場合において、あるいは符号化ブランチ間で符号化サブブランチにて異なるインタリーブパターンを使用する場合において、符号化演算の性能の向上が確認されている。
符号ブロックの二つ以上の符号ブロックセグメントへの分配は、いくつかの形態で実現できる。簡単な形態は、スイッチ、遷移ベクトルまたは遷移マトリクス、もしくはパンクチャリングベクトルまたはパンクチャリングマトリクスを含む。スイッチは、定期的に入力をサブブランチの一つまたはそれ以上に切り替える。遷移ベクトルまたは遷移マトリクスは、どの入力ビットをどの出力に送るかを明確に示す。各サブブランチに対するパンクチャリングベクトルまたはパンクチャリングマトリクスは、特定のサブブランチに対してどのビットを通過させどのビットを除去するかを決定する。
さらなる実施は、スイッチおよびリピータの組み合わせによって構成される。スイッチは、接続された出力の一つのみに情報ビットを定期的に伝播する。これは、情報重複部分ではないデータである。リピータは、複数の接続された出力に情報ビットを伝播する。これは、情報重複部分のデータである。
複数のブランチにおいて本発明の方法を用いる場合、情報重複をブランチ毎に独立に設計できることは当業者には明らかである。すなわち、第一の符号化ブランチの情報重複が、第二の符号化ブランチの情報重複と異なる場合、部分的に等しい場合、あるいは等しい場合がある。
あるブランチの各サブブランチ内の符号化方式が同一である場合には、別の配置が可能である。一例を図4に示す。情報ビット系列を別々の並列サブブランチに分離する代わりに、ビット系列を二つ以上のセグメントに分配し、そして、それぞれのセグメントを、そのブランチに対して選択された符号化器方式により時間ダイバーシチ方式で個々に符号化する。
より詳細には、符号ブロックの情報ビットを、前述のように符号化方式1によりシステマチック語およびパリティ語1を構成するのに用いる。さらに、kビットで構成される元の情報語をバッファし、元の情報語に対して、上記した方式のいずれかによりブロックセグメント化を施す。従って、符号ブロックは、二つの符号ブロックセグメントに分離され、各セグメントが、それぞれk2aビットおよびk2bビットのセグメント化された情報語を含む。続いて、符号化方式2により第一のセグメントを符号化し、その結果、n2aビットを有するセグメント化されたパリティ語の第一の部分が得られる。セグメント化されたパリティ語のこの部分は、後で使用するために再びバッファに保存することができる。次のステップとして、k2bビットを有する第二のセグメント化された情報語を、同じ符号化方式2で符号化し、n2bビットで構成されるパリティ語の第二の部分を得る。そして、二つのパリティ語セグメントが合成され、nビットの長さを有する完全なパリティ語2が形成される。
実質的に等しい長さの二つの部分にセグメント化する以外のことが実際の符号化器設計に応じて選択できることは、当業者には明らかである。特に、三つ以上のセグメントに分割することが好適である。
好ましくは、同一長のセグメントになるようにセグメント化する。これが不可能であれば、既知の手法を使用し、その結果としてセグメントが等しい長さとなるようにしてもよい。このためのソリューションとしては、情報ビット系列のゼロ挿入(zero-stuffing)または部分繰り返し(partial repetition)がある。あるいは、長さが符号化方式における要件でなければ、各セグメントを異なる長さにしてもよい。例えば、畳み込み符号化では、ブロック長はほとんどの符号化器の設計において重要ではない。
符号化器で畳み込み符号化を行う場合、ある種類のトレリス終端が望ましい場合がある。すなわち、あるビットを符号化器入力または符号化器出力のどちらかに付加することにより、符号ブロックの終わりでの符号化器の状態を、符号化される情報ビット系列に依存させない。好ましくは、この終端状態は、全ゼロ状態がよい。終端についてのさらなる詳細は非特許文献1から得られる。
いわゆる終端ビットを付加する場合、二つの選択肢がある。特定の符号化ブランチまたは符号化サブブランチ内でのみ情報ビット系列に終端ビットを付加する、あるいは、複数のまたは全てのブランチまたはサブブランチで情報ビット系列に終端ビットを付加する。いずれの選択肢も如何にして実現できるかは当業者には明らかである。
より効率的な復号化方式を実現するため、巡回冗長検査(CRC)などの誤り検出符号を含めるのが望ましい。このような符号は、ブランチまたはサブブランチ中の分離部または符号化器のどちらかの前に自由に挿入できる。稀なケースではあるが、符号語または符号語の部分、すなわちシステマチック語、パリティ語またはそれらのサブセットに誤り検出符号を付加することが有益な場合もある。
上記実施の形態では、二本の符号化ブランチが存在し、第二のブランチをさらに二本のサブブランチに分割する例を示した。しかし理論的には、本発明は無制限の数に容易に拡張可能であり、または一本のブランチに縮退させ、このブランチをさらにサブブランチに分割してもよい。さらに、何本の、そしてどのブランチを、サブブランチに分割するかも、制限はない。
同様に、サブブランチの数は三本以上としてもよく、複数のブランチをサブブランチに分割する場合には、サブブランチの数は異なってもよい。
性能を向上させるために、あるいはシステムにおいて望ましい符号化保護の量に微細な調整を施すために、本発明の方式のいくつかの段階においてパンクチャリングまたは繰り返し(Repetition)を行ってもよい。
図3を参照すると、第一に、符号化ブランチの入力において、情報語の長さがビットのパンクチャリングまたは繰り返しによって調整できることが分かる。好ましくは、情報語を符号化サブブランチに分配する前にこれを行う。あるいは、このような調整は、分配後かつ符号化前に実行してもよい。両方の形態は同様の効果を有し、相互に変換可能であることは当業者には明らかである。
第二に、調整は、結果として生成された符号語に対しても可能である。好ましくは、システマチックおよびパリティの部分が一つに結合された後にこれを行う。あるいは、符号化後かつ結合前に、各ブランチまたはサブブランチ内で、調整を行ってもよい。同じく、これらの形態も相互に変換可能であることは当業者に明らかである。
上記説明および図面では、「システマチック」および「パリティ」という用語を、ターボ符号化に関する公開文献で通常言及されるのと同様に使用した。発明の説明を簡便にし、理解しやすくするためにこのようにした。
しかし、システマチックビットおよびパリティビットの区別またはシステマチック語およびパリティ語の区別をせず、図1を参照して前述したように符号ビットまたは符号語に広く単純に言及する並列符号化方式においても本発明を使用することができる。
本発明の概念を説明するブロック図を示す。 ターボ符号化器への本発明の適用を説明する本発明の実施の形態である。 符号化演算に含まれる追加要素を備えた、本発明による符号化器を示す。 一本の符号化ブランチの各サブブランチ内に同一符号化方式を用いる本発明の別の実施の形態を示す。 従来のターボ符号化器を簡略化して示す。

Claims (22)

  1. 通信システムの通信装置において情報ビット系列を符号化する方法であって、
    長さkビットを有する符号ブロックを構成する情報ビット系列のビットを、各サブセットが長さk.....k ビットを有する符号ブロックセグメントを形成するように複数の情報ビットサブセットに分配するステップと、
    前記符号ブロックセグメントの長さk.....k ビットの合計が符号ブロック長kビットよりも長くなるよう、少なくとも一つの符号ブロックセグメントに少なくとも一つの他の符号ブロックセグメントに分配された情報ビット系列の部分繰り返しにより、または、ゼロ挿入により、情報ビットを付加するステップと、
    前記符号ブロックセグメント、および、情報ビットを付加された前記少なくとも一つの符号ブロックセグメントを、少なくとも一つの符号化方式により個々に符号化するステップと、
    を有する方法。
  2. 前記複数の符号ブロックセグメントの符号化演算とは別に、前記符号ブロックを構成する情報ビット系列を個々に符号化するステップをさらに有する、請求項1記載の方法。
  3. 前記情報ビット系列を符号化するステップは、第一符号化ブランチと並列に配置された第二符号化ブランチで行われ、
    前記複数の符号ブロックセグメントに対する分配および符号化の演算は、前記第二符号化ブランチでの符号化演算から独立して前記第一符号化ブランチで行われる、請求項2記載の方法。
  4. 前記符号ブロックおよび/または前記符号ブロックセグメントを符号化するステップは、時間ダイバーシチ方式で行われる、請求項1から請求項3のいずれかに記載の方法。
  5. 前記符号化ステップの前に、前記符号ブロックまたは前記符号ブロックセグメントの少なくとも一部をバッファするステップをさらに有する、請求項1から請求項4のいずれかに記載の方法。
  6. 前記符号ブロックセグメントまたは前記符号ブロックを個々に符号化するステップは、異なる符号化方式により行われる、請求項1から請求項5のいずれかに記載の方法。
  7. 前記符号化ステップは、畳み込み符号、トレリス符号、ターボ符号、リードソロモン符号、パリティ検査符号のうち少なくとも一つを用いる、請求項1から請求項6のいずれかに記載の方法。
  8. 前記符号化ステップは、複数の並列符号化サブブランチにおいて行われる、請求項1から請求項7のいずれかに記載の方法。
  9. 前記符号ブロックセグメントの情報ビットは、少なくとも一部が互いに同一であり情報重複を形成する、請求項1から請求項8のいずれかに記載の方法。
  10. 前記符号ブロックのセグメント化は、符号ブロックセグメントが等しい長さとなるように行われる、請求項1から請求項9のいずれかに記載の方法。
  11. 前記符号ブロックおよび前記符号ブロックセグメントのビットは、符号化後に合成され、符号化前の元の情報ビット系列に対応する符号語を形成する、請求項1から請求項10のいずれかに記載の方法。
  12. 一本以上のブランチおよび/またはサブブランチの情報ビットをインタリーブするステップをさらに有する、請求項1から請求項11のいずれかに記載の方法。
  13. 前記インタリーブステップは、異なる符号化ブランチまたは符号化サブブランチに対して異なるインタリーブパターンを用いる、請求項12記載の方法。
  14. 前記情報ビットをインタリーブするステップは、符号ブロックセグメントへの分離後かつ前記符号化ステップの前に行われる、請求項12または請求項13記載の方法。
  15. 前記符号ブロックを符号ブロックセグメントに分離する前に、前記符号ブロックの長さを調整するステップをさらに有する、請求項1から請求項14のいずれかに記載の方法。
  16. 前記調整は、少なくとも一本の符号化ブランチまたは符号化サブブランチにおいて終端ビットを前記情報ビット系列に付加することによって行われる、請求項15記載の方法。
  17. 前記符号化ステップの前に、誤り検出符号を挿入するステップをさらに有する、請求項1から請求項16のいずれかに記載の方法。
  18. 前記分配は、入力ビット系列を定期的にサブブランチの一つに切り替え他のサブブランチへの入力ビット系列の供給を繰り返すことによって行われる、請求項1から請求項17のいずれかに記載の方法。
  19. 前記分配は、どの入力ビットをどのサブブランチに送るかを示す遷移ベクトルまたは遷移マトリクスを用いて行われる、請求項1から請求項17のいずれかに記載の方法。
  20. 前記分配は、特定のサブブランチに対してどのビットを通過させどのビットを除去するかを決定するパンクチャリングベクトルまたはパンクチャリングマトリクスを用いて行われる、請求項1から請求項17のいずれかに記載の方法。
  21. 情報ビット系列のどの部分がその情報ビット系列の他の部分よりも高い優先度を有するかを選択して、その情報ビット系列のこの部分を前記付加ステップのために選択するステップをさらに有する、請求項1から請求項20のいずれかに記載の方法。
  22. 情報ビット系列を符号化する、通信システムの通信装置用の符号化器であって、
    長さkビットを有する符号ブロックを構成する情報ビット系列のビットを、各サブセットが長さk .....k ビットを有する符号ブロックセグメントを形成するように複数の情報ビットサブセットに分配する手段と、
    前記符号ブロックセグメントの長さk .....k ビットの合計が符号ブロック長kビットよりも長くなるよう、少なくとも一つの符号ブロックセグメントに、少なくとも一つの他の符号ブロックセグメントに分配された情報ビット系列の部分繰り返しにより、または、ゼロ挿入により、情報ビットを付加する手段と、
    前記符号ブロックセグメント、および、情報ビットを付加された前記少なくとも一つの符号ブロックセグメントを、少なくとも一つの符号化方式により個々に符号化する手段と、
    を有する符号化器。
JP2006520676A 2003-07-24 2004-04-26 情報ビット系列を符号化する方法および符号化器 Expired - Fee Related JP4420924B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03016914A EP1501226B1 (en) 2003-07-24 2003-07-24 Method, encoder and communication device for encoding parallel concatenated data
PCT/EP2004/004397 WO2005015809A1 (en) 2003-07-24 2004-04-26 Method, encoder and communication device for encoding parallel concatenated data

Publications (2)

Publication Number Publication Date
JP2006528848A JP2006528848A (ja) 2006-12-21
JP4420924B2 true JP4420924B2 (ja) 2010-02-24

Family

ID=33483941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006520676A Expired - Fee Related JP4420924B2 (ja) 2003-07-24 2004-04-26 情報ビット系列を符号化する方法および符号化器

Country Status (7)

Country Link
US (1) US20070124643A1 (ja)
EP (1) EP1501226B1 (ja)
JP (1) JP4420924B2 (ja)
CN (1) CN100531021C (ja)
AT (1) ATE373904T1 (ja)
DE (1) DE60316428T2 (ja)
WO (1) WO2005015809A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9155008B2 (en) * 2007-03-26 2015-10-06 Qualcomm Incorporated Apparatus and method of performing a handoff in a communication network
US8386878B2 (en) 2007-07-12 2013-02-26 Samsung Electronics Co., Ltd. Methods and apparatus to compute CRC for multiple code blocks
US8165172B2 (en) 2008-06-06 2012-04-24 Maxim Integrated Products, Inc. Robust wideband symbol and frame synchronizer for power-line communication
US8149967B2 (en) 2008-06-06 2012-04-03 Maxim Integrated Products, Inc. Combined dual feed-forward and feedback analog and digital automatic gain control for broadband communication
US8284825B2 (en) 2008-06-06 2012-10-09 Maxim Integrated Products, Inc. Blind channel quality estimator
US8139614B2 (en) 2008-06-06 2012-03-20 Maxim Integrated Products, Inc. Robust narrowband symbol and frame synchronizer for power-line communication
US8315341B2 (en) 2008-06-06 2012-11-20 Maxim Integrated Products, Inc. Soft repetition code combiner using channel state information
US8472576B2 (en) 2008-06-06 2013-06-25 Maxim Integrated Products, Inc. Jammer canceller for power-line communication
US8315152B2 (en) 2008-06-06 2012-11-20 Maxim Integrated Products, Inc. System and method for applying multi-tone OFDM based communications within a prescribed frequency range
US8276025B2 (en) 2008-06-06 2012-09-25 Maxim Integrated Products, Inc. Block interleaving scheme with configurable size to achieve time and frequency diversity
US20100232338A1 (en) * 2009-03-13 2010-09-16 Qualcomm Incorporated Apparatus and method for providing venuecast services on a next generation forward link only (flo) network
US8320233B2 (en) 2009-06-12 2012-11-27 Maxim Integrated Products, Inc. Transmitter and method for applying multi-tone OFDM based communications within a lower frequency range
CN102484484B (zh) 2009-08-25 2014-08-20 富士通株式会社 发送机、编码装置、接收机以及解码装置
KR101829923B1 (ko) * 2011-10-13 2018-02-22 삼성전자주식회사 데이터 통신 시스템에서 부호화 장치 및 방법
CN113789336A (zh) 2014-09-19 2021-12-14 希望之城公司 靶向IL13Rα2的共刺激嵌合抗原受体T细胞
CN108289010B (zh) * 2017-01-09 2022-04-15 中兴通讯股份有限公司 一种数据处理方法和装置
CN115720128A (zh) 2017-01-09 2023-02-28 中兴通讯股份有限公司 一种数据处理方法和装置
CN110870237A (zh) * 2017-05-05 2020-03-06 中兴通讯股份有限公司 基于数据块的传输

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19946721A1 (de) * 1999-09-29 2001-05-03 Siemens Ag Verfahren und Vorrichtung zur Kanalkodierung in einem Nachrichtenübertragungssystem
US6697990B2 (en) * 1999-12-15 2004-02-24 Hughes Electronics Corporation Interleaver design for parsed parallel concatenated codes
US6480125B2 (en) * 2000-06-09 2002-11-12 Seagate Technology Llc Method and apparatus for efficient encoding of large data words at high code rates
US7173978B2 (en) * 2000-07-21 2007-02-06 Song Zhang Method and system for turbo encoding in ADSL
US6661355B2 (en) * 2000-12-27 2003-12-09 Apple Computer, Inc. Methods and apparatus for constant-weight encoding & decoding

Also Published As

Publication number Publication date
DE60316428D1 (de) 2007-10-31
CN100531021C (zh) 2009-08-19
CN1830170A (zh) 2006-09-06
EP1501226A1 (en) 2005-01-26
JP2006528848A (ja) 2006-12-21
DE60316428T2 (de) 2008-01-10
ATE373904T1 (de) 2007-10-15
EP1501226B1 (en) 2007-09-19
US20070124643A1 (en) 2007-05-31
WO2005015809A1 (en) 2005-02-17

Similar Documents

Publication Publication Date Title
JP4420924B2 (ja) 情報ビット系列を符号化する方法および符号化器
KR101110586B1 (ko) 연결된 반복 및 대수 코딩
US8429503B2 (en) Encoding device and decoding device
JP4955150B2 (ja) 高並列map復号器
US7246294B2 (en) Method for iterative hard-decision forward error correction decoding
JP4292298B2 (ja) 並列畳み込み符号器
JP4064928B2 (ja) 繰り返し硬判定順方向誤り訂正復号化用の装置
KR101611631B1 (ko) 데이터 복호화 방법, 데이터 인터리브 방법, 데이터 복호화 장치, 인터리버 테이블 생성 장치 및 데이터 인터리브 장치
KR100369561B1 (ko) 터보 코드용 인코더 및 디코더
JP3545623B2 (ja) 復号方法
JP2004533175A (ja) 相補的エンコーダ/デコーダに対する方法及び装置
JP2002506599A (ja) 高ビットレートデジタルデータ伝送のためのエラー訂正符号化方法および装置と、対応する復号化方法および装置
KR19990081470A (ko) 터보복호기의 반복복호 종료 방법 및 그 복호기
KR100504988B1 (ko) 터보 코드용 하이브리드 인터리버
JP4420925B2 (ja) 情報ビット系列を符号化する方法および符号化器
EP2051384A1 (en) Iterative decoding in a mesh network, corresponding method and system
CN110034846B (zh) 一种编码方法及装置
KR20000001483A (ko) 다중테일을 갖는 터보코드 및 그의 부호화/복호화방법 및 그를이용한 부호기/복호기
CN110034847B (zh) 级联编码方法及装置
WO2023089736A1 (ja) 送信装置、受信装置、符号化方法、制御回路および記憶媒体
KR100845829B1 (ko) 터보 디코더 및 디코딩 방법
KR100332805B1 (ko) 직렬 연쇄 컨벌루션 부호화 장치 및 부호화/복호화 방법
Usher et al. Coding
GB2377146A (en) Convolutional code decoder which applies the inverse of the encode matrix to the received data and only applies Viterbi decoding to sections with errors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees