KR100494676B1 - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
KR100494676B1
KR100494676B1 KR1019970065597A KR19970065597A KR100494676B1 KR 100494676 B1 KR100494676 B1 KR 100494676B1 KR 1019970065597 A KR1019970065597 A KR 1019970065597A KR 19970065597 A KR19970065597 A KR 19970065597A KR 100494676 B1 KR100494676 B1 KR 100494676B1
Authority
KR
South Korea
Prior art keywords
region
bus line
counter electrode
liquid crystal
pixel electrode
Prior art date
Application number
KR1019970065597A
Other languages
Korean (ko)
Other versions
KR19990047261A (en
Inventor
임종원
이성한
김병진
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1019970065597A priority Critical patent/KR100494676B1/en
Publication of KR19990047261A publication Critical patent/KR19990047261A/en
Application granted granted Critical
Publication of KR100494676B1 publication Critical patent/KR100494676B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)

Abstract

본 발명은 전압 인가시, 하부 기판과 평행한 전기장을 형성할 수 있는 액정 표시 장치를 개시한다.The present invention discloses a liquid crystal display device capable of forming an electric field parallel to the lower substrate when a voltage is applied.

개시된 본 발명은, 하부 기판상에 격자 형태로 배열되어 단위셀을 한정하는 다수개의 게이트 버스 라인 및 데이터 버스 라인과, 상기 게이트 버스 라인과 데이터 버스 라인의 교차 부근에 형성되는 박막 트랜지스터와, 상기 단위 셀 공간에 각각 배치되어 액정을 구동시키며, 해당 단위셀을 선택하는 게이트 버스 라인과 소정 거리만큼 이격되면서 평행하게 배치되는 배선부와, 상기 배선부로 부터 해당 단위셀을 선택하는 게이트 버스 라인을 향하여 등간격으로 이격연장되는 다수개의 브렌치를 포함하는 카운터 전극과, 상기 카운터 전극과 함께 액정을 구동시키며, 상기 박막 트랜지스터와 접속되는 제 1 영역과, 상기 브렌치 사이에 상기 데이터 버스 라인과 평행하게 배치되는 제 2 영역과, 제 1 영역과 제 2 영역의 일단을 연결시키는 제 3 영역 및, 제 2 영역의 타단을 연결하는 제 4 영역을 포함하는 화소 전극 및 상기 게이트 버스 라인과 데이터 버스 라인사이를 절연시키며, 상기 카운터 전극과 화소 전극간을 절연시키는 게이트 절연막을 포함하며, 상기 브렌치와 제 2 영역은 모두 하부 기판 표면에 형성되는 것을 특징으로 한다.The disclosed invention includes a plurality of gate bus lines and data bus lines arranged in a lattice form on a lower substrate to define a unit cell, a thin film transistor formed near an intersection of the gate bus line and a data bus line, and the unit Disposed in the cell space to drive the liquid crystal, the wiring unit being arranged in parallel while being spaced apart by a predetermined distance from the gate bus line for selecting the unit cell, toward the gate bus line for selecting the unit cell from the wiring unit, etc. A counter electrode including a plurality of branches spaced apart from each other, a first electrode connected to the thin film transistor and driving the liquid crystal together with the counter electrode, and arranged in parallel with the data bus line between the branches; A third region connecting the second region, one end of the first region and the second region, and a second region A pixel electrode including a fourth region connecting the other end of the region and a gate insulating layer insulating the gate bus line from the data bus line, and insulating the counter electrode from the pixel electrode; Are all formed on the lower substrate surface.

Description

액정 표시 장치{Liquid crystal display device}Liquid crystal display device

본 발명은 액정 표시 장치(liquid crystal display : 이하 LCD)에 관한 것으로, 보다 구체적으로는, 액정을 구동시키는 전극이 하부 기판에 형성되는 IPS(in plane switching)-LCD에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display (LCD), and more particularly, to an in plane switching (IPS) -LCD in which electrodes for driving liquid crystal are formed on a lower substrate.

일반적으로 IPS-LCD는 TN(twist nemetic)-LCD의 좁은 시야각 특성을 개선하기 위하여 제안된 구조로서, 상판에 형성되었던 상대 전극을 화소 전극이 형성되는 하판에 배치하는 구조이다.In general, the IPS-LCD is a structure proposed to improve the narrow viewing angle characteristic of the twist nemetic (TN) -LCD. The IPS-LCD has a structure in which the counter electrode formed on the upper plate is disposed on the lower plate on which the pixel electrode is formed.

즉, 종래의 TN-LCD는 상판에 형성된 상대 전극과 하판에 형성된 화소 전극 사이에서 기판에 수직인 전기장이 형성되도록 하는데 반하여, IPS-LCD는 상대 전극과 화소 전극이 하판상에 배치되므로, 기판에 평행한 전기장이 형성된다. That is, in the conventional TN-LCD, an electric field perpendicular to the substrate is formed between the counter electrode formed on the upper plate and the pixel electrode formed on the lower plate, whereas the IPS-LCD is disposed on the substrate because the counter electrode and the pixel electrode are disposed on the lower plate. Parallel electric fields are formed.

이러한 종래의 IPS-LCD가 도 1에 도시되어 있는 바, 이를 참조하여 설명하도록 한다. This conventional IPS-LCD is shown in FIG. 1, which will be described with reference to this.

다수개의 게이트 버스 라인(2)은 하부 절연 기판(1) 상에 일정 등간격으로 평행하게 배치되고, 데이터 버스 라인(3)도 마찬가지로 일정 등간격으로 이격 배치되되, 게이트 버스 라인(2)과 수직으로 교차되도록 배치되어, 격자 형태의 단위 셀 공간을 한정한다. 게이트 버스 라인(2)과 데이터 버스 라인(3)의 교차부분 각각에는 박막 트랜지스터의 채널층(4)이 구비된다. 이때, 데이터 버스 라인(3)은 채널층(4)의 일측과 오버랩되며, 바람직하게는 데이터 버스 라인(3)이 채널층(4) 상부에 놓이게 되고, 게이트 버스 라인(2)은 채널층(4) 하부를 지나게 된다.The plurality of gate bus lines 2 are arranged in parallel on the lower insulating substrate 1 at regular equal intervals, and the data bus lines 3 are similarly spaced at regular intervals, but are perpendicular to the gate bus lines 2. Disposed so as to intersect with each other to define a unit cell space in a lattice form. At each intersection of the gate bus line 2 and the data bus line 3, the channel layer 4 of the thin film transistor is provided. In this case, the data bus line 3 overlaps one side of the channel layer 4, and preferably, the data bus line 3 is placed on the channel layer 4, and the gate bus line 2 is formed of the channel layer ( 4) Pass the lower part.

LCD 단위셀 공간 각각에는 액정내의 분자를 구동시키는 카운터 전극(5)이 각각 배치된다. 이 카운터 전극(5)은 게이트 버스 라인(2)과 평행하게 배치되는 배선부(5a)와, 배선부(5a)로부터 해당 단위셀을 선택하는 게이트 버스 라인(2)을 향하여, 데이터 버스 라인(3)과 평행하게 연장되는 적어도 하나 이상 예를들어, 3개의 브렌치(5b)를 포함한다. 이 브렌치(5b)는 일정 등간격으로 이격 배치된다. 이때, 카운터 전극(5)의 배선부(5a)는 좌우측 셀의 배선부와 연결되어, 각각의 카운터 전극들은 모두 동일의 공통 신호 전압을 인가받는다. In each of the LCD unit cell spaces, counter electrodes 5 for driving molecules in the liquid crystal are disposed. The counter electrode 5 is directed toward the wiring portion 5a arranged in parallel with the gate bus line 2 and toward the gate bus line 2 for selecting the unit cell from the wiring portion 5a. At least one, for example, three branches 5b extending parallel to 3). The branches 5b are spaced apart at regular equal intervals. At this time, the wiring portion 5a of the counter electrode 5 is connected to the wiring portions of the left and right cells, so that each counter electrode receives the same common signal voltage.

카운터 전극(5)과 함께 액정을 구동시키는 화소 전극(6)은 단위셀내의 카운터 전극(5)과 포개지도록 배치된다. 이때, 게이트 버스 라인(2)과 데이터 버스 라인(3) 사이 및 카운터 전극(5)과 화소 전극(6) 사이에는 게이트 절연막(도시되지 않음)이 개재되어, 각각을 절연시킨다. 여기서, 화소 전극(6)은 채널층(4)의 일부분을 지나도록 배치되어 드레인 역할을 하는 제 1 영역(6a)과, 카운터 전극(5)의 브렌치(5b) 사이에 브렌치(5b)와 평행하게 각각 배치되는 제 2 영역(6b)과, 제 1 영역(6a)과 제 2 영역(6b)의 일단을 연결하는 제 3 영역(6c) 및 제 2 영역(6b)의 타단들을 연결하는 제 4 영역(6d)을 포함한다. 이때, 화소 전극(6)의 제 2 영역(6b)은 카운터 전극(5)의 브렌치(5b) 사이에 삽입되므로, 화소 전극(6)과 카운터 전극(5)이 교대로 배치된 형상을 취한다. 아울러, 제 4 영역(6d)은 배선부(5a)와 포개지도록 배치되어, 이부분에서 보조 용량 캐패시터가 형성된다.The pixel electrode 6 which drives the liquid crystal together with the counter electrode 5 is arranged so as to overlap with the counter electrode 5 in the unit cell. At this time, a gate insulating film (not shown) is interposed between the gate bus line 2 and the data bus line 3 and between the counter electrode 5 and the pixel electrode 6 to insulate each other. Here, the pixel electrode 6 is disposed parallel to the branch 5b between the first region 6a which is disposed to pass a part of the channel layer 4 and serves as a drain, and the branch 5b of the counter electrode 5. 4th which connects the other end of the 2nd area | region 6b arrange | positioned respectively, and the 3rd area | region 6c which connects the one end of the 1st area | region 6a and the 2nd area | region 6b, and the other end of the 2nd area | region 6b, respectively. Area 6d. At this time, since the second region 6b of the pixel electrode 6 is inserted between the branches 5b of the counter electrode 5, the pixel electrode 6 and the counter electrode 5 are alternately arranged. . In addition, the 4th area | region 6d is arrange | positioned so that it may overlap with the wiring part 5a, and a storage capacitor is formed in this part.

도 2는 도 1의 Ⅱ-Ⅱ′선을 따라 절단하여 나타낸 단면도로서, 하부 기판(1) 상부 표면에는 카운터 전극의 브렌치(5b)가 등간격으로 이격, 배치되어 있다. 브렌치(5b)가 형성된 하부 기판(1) 상부에는 게이트 절연막(7)이 덮혀있다. 그리고, 카운터 전극의 브렌치(5b) 사이의 공간에 해당하는 게이트 절연막(7) 상부에는 화소 전극의 제 2 영역(6b)이 등간격으로 배치되어 있다. 아울러, 단위 화소내에 형성되는 브렌치중 가장자리에 배치되는 브렌치의 외곽에는 데이터 라인(3)이 게이트 절연막(7) 상부에 형성된다. FIG. 2 is a cross-sectional view taken along the line II-II 'of FIG. 1, and the branches 5b of the counter electrodes are spaced at equal intervals on the upper surface of the lower substrate 1. The gate insulating layer 7 is covered on the lower substrate 1 on which the branch 5b is formed. The second region 6b of the pixel electrode is disposed at equal intervals above the gate insulating film 7 corresponding to the space between the branches 5b of the counter electrode. In addition, a data line 3 is formed on the gate insulating layer 7 on the edge of the branch formed in the edge of the branch formed in the unit pixel.

이와같이, IPS-LCD는 하부 기판(1)상에 카운터 전극의 브렌치(5b)와 화소 전극의 제 2 영역(6)이 일정 간격 만큼 이격되어 교대로 배치된다. 이 브렌치(5b)와 제 2 영역(6)은 모두 하부 기판(1)상에 형성되므로, 기판(1)과 평행한 전기장이 형성된다. 이에따라, 이 전기장과 평행하게 액정 분자들이 눕게 되어(액정의 유전율 이방성이 양인 경우), 어느면에서나 액정 분자의 단축을 보게 된다. 따라서, 시야각이 개선된다. 이때, 하나의 단위셀에 카운터 전극(5)과 화소 전극(6)을 교대로 배치하는 것은, 전계의 길이를 상대적으로 짧게 하여, 응답 속도를 감소시키기 위함이다. As described above, in the IPS-LCD, the branch 5b of the counter electrode and the second region 6 of the pixel electrode are alternately spaced by a predetermined interval on the lower substrate 1. Since the branch 5b and the second region 6 are both formed on the lower substrate 1, an electric field parallel to the substrate 1 is formed. As a result, the liquid crystal molecules lie parallel to the electric field (when the dielectric anisotropy of the liquid crystal is positive), so that the liquid crystal molecules are shortened on either side. Thus, the viewing angle is improved. At this time, the counter electrode 5 and the pixel electrode 6 are alternately arranged in one unit cell in order to reduce the response speed by making the length of the electric field relatively short.

그러나, 상기와 같은 IPS-LCD는 다음과 같은 문제점을 지니고 있다.However, the IPS-LCD as described above has the following problems.

즉, 카운터 전극(5b)과 화소 전극(6b)이 평행한 전기장을 형성시키고자, 동일 기판면에 형성하였으나, 상기 카운터 전극(5b)과 화소 전극(6b)은 게이트 절연막(7)을 사이에 두고 상하로 배치되어 있다.That is, the counter electrode 5b and the pixel electrode 6b are formed on the same substrate surface in order to form parallel electric fields, but the counter electrode 5b and the pixel electrode 6b sandwich the gate insulating film 7 therebetween. It is placed up and down.

이로 인하여, 평행한 전기장을 형성하기 보다는 도 2에 도시된 것과 같이 사선 또는 타원형태의 전계가 형성되어, 완벽히 기판(1)에 평행한 전기장을 형성하기 어렵다.As a result, rather than forming a parallel electric field, an electric field of oblique or elliptical shape is formed as shown in FIG. 2, and thus it is difficult to form an electric field perfectly parallel to the substrate 1.

따라서, 본 발명은 상술한 종래의 문제점을 해결하기 위한 것으로, 실제적으로 액정을 구동시키는 카운터 전극과 화소 전극을 동일 평면상에 두어, 평행한 전기장을 형성할 수 있도록 하는 액정 표시 장치를 제공하는 것을 목적으로 한다.Accordingly, the present invention has been made to solve the above-mentioned problems, and to provide a liquid crystal display device capable of forming a parallel electric field by placing a counter electrode and a pixel electrode which actually drive a liquid crystal on the same plane. The purpose.

상기한 본 발명의 목적을 달성하기 위하여, 본 발명은, 하부 기판상에 격자 형태로 배열되어 단위셀을 한정하는 다수개의 게이트 버스 라인 및 데이터 버스 라인과, 상기 게이트 버스 라인과 데이터 버스 라인의 교차 부근에 형성되는 박막 트랜지스터와, 상기 단위 셀 공간에 각각 배치되어 액정을 구동시키며, 해당 단위셀을 선택하는 게이트 버스 라인과 소정 거리만큼 이격되면서 평행하게 배치되는 배선부와, 상기 배선부로 부터 해당 단위셀을 선택하는 게이트 버스 라인을 향하여 등간격으로 이격연장되는 다수개의 브렌치를 포함하는 카운터 전극과, 상기 카운터 전극과 함께 액정을 구동시키며, 상기 박막 트랜지스터와 접속되는 제 1 영역과, 상기 브렌치 사이에 상기 데이터 버스 라인과 평행하게 배치되는 제 2 영역과, 제 1 영역과 제 2 영역의 일단을 연결시키는 제 3 영역 및, 제 2 영역의 타단을 연결하는 제 4 영역을 포함하는 화소 전극과, 상기 게이트 버스 라인과 데이터 버스 라인사이를 절연시키며, 상기 카운터 전극과 화소 전극간을 절연시키는 게이트 절연막을 포함하며, 상기 브렌치와 제 2 영역은 모두 하부 기판 표면에 형성되는 것을 특징으로 한다.In order to achieve the above object of the present invention, the present invention, a plurality of gate bus lines and data bus lines arranged in a lattice form on the lower substrate to define a unit cell, the intersection of the gate bus line and the data bus line A thin film transistor formed in the vicinity, a wiring unit disposed in the unit cell space to drive a liquid crystal, the wiring unit being arranged in parallel with a predetermined distance from the gate bus line selecting the unit cell, and the unit from the wiring unit A counter electrode including a plurality of branches spaced apart at equal intervals toward the gate bus line for selecting a cell, a first region for driving a liquid crystal together with the counter electrode, and connected to the thin film transistor, and between the branches A second region disposed in parallel with the data bus line, and a first region and a second region A pixel electrode including a third region connecting the stages and a fourth region connecting the other end of the second region, and insulating the gate bus line from the data bus line, and insulating the counter electrode from the pixel electrode. And a gate insulating layer, wherein both of the branch and the second region are formed on the lower substrate surface.

또한, 본 발명은 액정을 구동시키는 카운터 전극과 화소 전극이 서로 절연됨과 아울러, 모두 하부 기판에 형성되어 하부 기판과 평행한 전기장을 갖는 액정 표시 장치로서, 상기 카운터 전극에 있어서 실제 액정 구동 부분 및 화소 전극에 있어서의 실제 액정 구동 부분이 모두 하부 기판 표면에 각각 설치되어, 서로 동일 평면상에 배치되는 것을 특징으로 한다.In addition, the present invention is a liquid crystal display device in which a counter electrode and a pixel electrode for driving a liquid crystal are insulated from each other, and both are formed on a lower substrate and have an electric field parallel to the lower substrate. The actual liquid crystal drive parts of the electrodes are each provided on the lower substrate surface, and are arranged on the same plane with each other.

본 발명에 의하면, IPS-LCD에서 실제적으로 액정을 구동시키는 카운터 전극 부분과 화소 전극 부분을 모두 하부 기판 표면에 형성하므로써, 기판에 평행한 전기장을 얻을 수 있다. According to the present invention, by forming both the counter electrode portion and the pixel electrode portion which actually drive the liquid crystal in the IPS-LCD on the lower substrate surface, an electric field parallel to the substrate can be obtained.

이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

첨부한 도면 도 3은 본 발명에 따른 IPS-LCD의 평면도이고, 도 4는 도 3의 Ⅳ-Ⅳ′선을 따라 절단하여 나타낸 단면도이다.Figure 3 is a plan view of the IPS-LCD according to the present invention, Figure 4 is a cross-sectional view taken along the line IV-IV 'of FIG.

본 실시예에서는 공통 전극과 화소 전극사이에 형성되는 전기장을 기판과 평행한 형태로 형성하고자, 실제적으로 액정을 구동시키는 공통 전극 부분과 화소 전극 부분을 동일 평면 즉, 하부 기판 표면에 형성하도록 한다. In this embodiment, in order to form an electric field formed between the common electrode and the pixel electrode in a form parallel to the substrate, the common electrode portion and the pixel electrode portion for driving the liquid crystal are formed on the same plane, that is, the lower substrate surface.

보다 구체적으로 설명하자면, 도 3에서와 같이, 다수개의 게이트 버스 라인(12)은 하부 절연 기판(11) 상에 일정 등간격으로 평행하게 배치되고, 데이터 버스 라인(14)도 마찬가지로 게이트 버스 라인(12)과 수직으로 교차되도록, 일정 등간격으로 이격 배치되어, 격자 형태의 단위 셀 공간을 한정한다. 게이트 버스 라인(12)과 데이터 버스 라인(14) 사이에는 게이트 절연막(도시되지 않음)이 개재되어, 이들 두 라인(12,14)을 절연 분리한다. 그리고, 게이트 버스 라인(12)과 데이터 버스 라인(14)의 교차점 부근에는 스위칭 소자로서의 박막 트랜지스터(TFT)가 구비된다. 이 박막 트랜지스터(TFT)는 게이트 버스 라인(12), 그 상부의 채널층(15), 채널층(15)의 일측을 지나는 데이터 버스 라인(14)을 포함한다. More specifically, as shown in FIG. 3, a plurality of gate bus lines 12 are arranged in parallel on the lower insulating substrate 11 at equal intervals, and the data bus lines 14 are similarly disposed as gate bus lines ( 12, spaced at regular equal intervals so as to intersect perpendicularly with 12), to define a unit cell space in the form of a grid. A gate insulating film (not shown) is interposed between the gate bus line 12 and the data bus line 14 to insulate and separate these two lines 12 and 14. The thin film transistor TFT as a switching element is provided near the intersection point of the gate bus line 12 and the data bus line 14. The thin film transistor TFT includes a gate bus line 12, a channel layer 15 thereon, and a data bus line 14 passing through one side of the channel layer 15.

LCD 단위셀 공간 각각에는 액정내의 분자를 구동시키는 카운터 전극(16)이 각각 배치된다. 이 카운터 전극(16)은 게이트 버스 라인(12)과 평행하게 배치되는 배선부(16a)와, 배선부(16a)로부터 해당 단위셀을 선택하는 게이트 버스 라인(12)을 향하여 데이터 버스 라인(14)과 평행하게 연장되는 적어도 하나 이상 예를들어, 3개의 브렌치(16b)를 포함한다. 이 브렌치(16b)는 일정 등간격으로 이격 배치된다. 이때, 카운터 전극(16)의 배선부(16a)는 좌우측 셀의 배선부와 연결되어, 각각의 카운터 전극들은 모두 동일의 공통 신호 전압을 인가받는다. 여기서, 상기 카운터 전극(16)은 게이트 라인(12)과 함께 하부 기판(11) 표면 상에 형성된다. In each of the LCD unit cell spaces, counter electrodes 16 for driving molecules in the liquid crystal are disposed. The counter electrode 16 is connected to the wiring portion 16a arranged in parallel with the gate bus line 12 and the data bus line 14 toward the gate bus line 12 which selects the unit cell from the wiring portion 16a. And at least one, for example, three branches 16b extending in parallel to). The branches 16b are spaced apart at regular equal intervals. At this time, the wiring portion 16a of the counter electrode 16 is connected to the wiring portions of the left and right cells, so that each counter electrode receives the same common signal voltage. Here, the counter electrode 16 is formed on the surface of the lower substrate 11 together with the gate line 12.

카운터 전극(16)과 함께 액정을 구동시키는 화소 전극(17)은 단위셀내의 카운터 전극(16)과 포개지도록 배치된다. 화소 전극(17)은 채널층(15)의 일부분을 지나도록 즉, 박막 트랜지스터와 접속되어 드레인 역할을 하는 제 1 영역(17a)과, 카운터 전극(16)의 브렌치(16b) 사이에 브렌치(16b)들과 평행하게 각각 배치되는 제 2 영역(17b)과, 제 1 영역(17a)과 제 2 영역(17b)의 일단을 연결하는 제 3 영역(17c) 및 제 2 영역(17b)의 타단들을 연결하는 제 4 영역(17d)을 포함한다. 여기서, 제 4 영역(17d)는 카운터 전극(16)의 배선부(16a)과 오버랩되어, 보조 용량 캐패시터를 형성하게 된다. 상기 제 2 영역(17b)은 브렌치(16b) 사이에 각각 삽입되므로, 그 수는 2개이다. 이때, 카운터 전극(16)과 화소 전극(17)은 전도 특성이 우수한 불투명 금속막으로 형성될 수 있다.The pixel electrode 17 which drives the liquid crystal together with the counter electrode 16 is disposed so as to overlap with the counter electrode 16 in the unit cell. The pixel electrode 17 passes through a portion of the channel layer 15, that is, the branch 16b is connected between the first region 17a which is connected to the thin film transistor and serves as a drain, and the branch 16b of the counter electrode 16. ) And the other ends of the second region 17b and the third region 17c and the second region 17b that connect one end of the first region 17a and the second region 17b, respectively. And a fourth region 17d for connecting. Here, the fourth region 17d overlaps the wiring portion 16a of the counter electrode 16 to form the storage capacitor. The second regions 17b are respectively inserted between the branches 16b, so the number is two. In this case, the counter electrode 16 and the pixel electrode 17 may be formed of an opaque metal film having excellent conductivity.

여기서, 액정(도시되지 않음)내의 분자들을 실제적으로 구동시키는 부분은 서로 교대로 배치된 카운터 전극(16)의 브렌치(16b)와 화소 전극(17)의 제 2 영역(17b)이다. 이때, 브렌치(16b)와 제 2 영역(17b)을 동일 평면 즉, 모두 기판(11) 표면에 형성하여, 기판에 평행한 전계가 형성될 수 있도록, 도면에서 X로 표시된 영역에 해당하는 게이트 절연막을 제거한다. 이때, X 부분에서는 브렌치(16b)와 제 2 영역(17b)이 오버랩되지 않으므로, 게이트 절연막이 제거되도, 쇼트가 발생되지 않는다. Here, the portions that actually drive the molecules in the liquid crystal (not shown) are the branch 16b of the counter electrode 16 and the second region 17b of the pixel electrode 17 which are alternately arranged. In this case, the gate insulating film corresponding to the region indicated by X in the drawing so that the branch 16b and the second region 17b are formed on the same plane, that is, on the surface of the substrate 11 so that an electric field parallel to the substrate can be formed. Remove it. At this time, since the branch 16b and the second region 17b do not overlap in the X portion, even if the gate insulating film is removed, no short is generated.

이를 도 4를 참조하여, 보다 구체적으로 설명하면, 하부 기판(11) 상부에 게이트버스 라인(12, 도 3 참조)과 카운터 전극(16)이 형성된다. 이어, 게이트 버스 라인(12) 및 카운터 전극(16)이 형성된 하부 기판(11) 상에 게이트 절연막(13)이 피복된다. 그후, 카운터 전극(16)의 브렌치(16b)가 형성된 부분에 해당하는 게이트 절연막(13)의 소정 부분이 일부 제거된다. 그리고나서, 하부 기판(11)상에 금속막이 증착되고, 소정 부분 식각되어, 데이터 버스 라인(14) 및 화소 전극(17)이 형성된다. 이때, 화소 전극(17)의 제 2 영역(17b)이 형성되는 부분에는 게이트 절연막(13)이 형성되어 있지 않으므로, 화소 전극(17)과 제 2 영역(17b)과 카운터 전극(17)의 브렌치(17b)는 동일 평면 즉, 하부 기판(11) 표면에 형성된다. Referring to FIG. 4, the gate bus line 12 (see FIG. 3) and the counter electrode 16 are formed on the lower substrate 11. Subsequently, the gate insulating layer 13 is coated on the lower substrate 11 on which the gate bus line 12 and the counter electrode 16 are formed. Thereafter, a portion of the gate insulating film 13 corresponding to the portion where the branch 16b of the counter electrode 16 is formed is partially removed. Then, a metal film is deposited on the lower substrate 11, and a predetermined portion is etched to form the data bus line 14 and the pixel electrode 17. At this time, since the gate insulating layer 13 is not formed in the portion where the second region 17b of the pixel electrode 17 is formed, the branch of the pixel electrode 17, the second region 17b, and the counter electrode 17 is formed. 17b is formed on the same plane, that is, on the lower substrate 11 surface.

이에 따라, 실제적으로 액정을 구동시키는 화소 전극(17b)과 카운터 전극(16b) 사이에는 게이트 절연막(13)이 존재하지 않아, 사선 형태의 전기장이 형성되지 않고, 기판(11)과 평행한 전기장이 형성된다. Accordingly, the gate insulating film 13 does not exist between the pixel electrode 17b and the counter electrode 16b which actually drive the liquid crystal, and no electric field in the form of a diagonal line is formed, and an electric field parallel to the substrate 11 is generated. Is formed.

본 발명은 상기한 실시예에만 국한되는 것만은 아니다.The present invention is not limited only to the above embodiment.

예를들어, 본 발명에서는 3개의 브렌치를 갖는 카운터 전극을 예를들어 설명하였지만, 그 밖의 IPS-LCD 구조에서는 동일하게 적용된다.For example, in the present invention, a counter electrode having three branches has been described as an example, but the same applies to other IPS-LCD structures.

이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, IPS-LCD에서 실제적으로 액정을 구동시키는 카운터 전극 부분과 화소 전극 부분을 모두 하부 기판 표면에 형성하므로써, 기판에 평행한 전기장을 얻을 수 있다. As described in detail above, according to the present invention, an electric field parallel to the substrate can be obtained by forming both the counter electrode portion and the pixel electrode portion which actually drive the liquid crystal in the IPS-LCD on the lower substrate surface.

따라서, 시야각이 개선된다. Thus, the viewing angle is improved.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.

도 1은 종래의 IPS 액정 표시 장치의 단면도.1 is a cross-sectional view of a conventional IPS liquid crystal display device.

도 2는 도 1의 Ⅱ-Ⅱ′선을 따라 절단하여 나타낸 단면도.FIG. 2 is a cross-sectional view taken along the line II-II ′ of FIG. 1. FIG.

도 3은 본 발명에 따른 IPS-LCD의 평면도.3 is a plan view of an IPS-LCD according to the present invention;

도 4는 도 3의 Ⅳ-Ⅳ′선을 따라 절단하여 나타낸 단면도.4 is a cross-sectional view taken along the line IV-IV 'of FIG.

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

11 : 하부 기판 12 : 게이트 버스 라인11: lower substrate 12: gate bus line

13 : 게이트 절연막 14 : 데이터 버스 라인13 gate insulating film 14 data bus line

15 : 채널층 16 : 카운터 전극15 channel layer 16 counter electrode

17 : 화소 전극17: pixel electrode

Claims (2)

하부 기판 상에 격자 형태로 배열되어 단위셀을 한정하는 다수개의 게이트 버스 라인 및 데이터 버스 라인, 상기 게이트 버스라인과 데이터 버스 라인의 교차 부근에 형성되는 박막 트랜지스터 상기 단위 셀 공간에 각각 배치되어 액정을 구동시키는 카운터전극, 상기 카운터 전극과 동일 평면상에 배치되어 상기 카운터전극과 함께 액정을 구동시키는 화소전극 및 상기 게이트 버스 라인과 데이터 버스 라인사이를 절연시키는 게이트 절연막을 포함한 액정표시장치에 있어서,A plurality of gate bus lines and data bus lines arranged in a lattice form on a lower substrate to define a unit cell, and thin film transistors formed in the vicinity of an intersection of the gate bus line and the data bus line. A liquid crystal display device comprising a counter electrode for driving, a pixel electrode for driving a liquid crystal together with the counter electrode on the same plane as the counter electrode, and a gate insulating film for insulating between the gate bus line and the data bus line; 카운터전극은 해당 단위셀을 선택하는 게이트 버스라인과 소정 거리만큼 이격되면서 평행하게 배치되는 배선부와, 상기 배선부로 부터 해당 단위셀을 선택하는 게이트 버스 라인을 향하여 등간격으로 이격연장되는 다수개의 브렌치가 구비되고,The counter electrode includes a wiring part arranged in parallel while being spaced apart by a predetermined distance from the gate bus line for selecting the unit cell, and a plurality of branches extending at equal intervals from the wiring part toward the gate bus line for selecting the unit cell. Is provided, 상기 화소전극은 상기 박막 트랜지스터와 접속되는 제 1 영역과, 상기 브렌치 사이에 상기 데이터 버스 라인과 평행하게 배치되는 제 2 영역과, 제 1 영역과 제 2 영역의 일단을 연결시키는 제 3 영역 및, 제 2 영역의 타단을 연결하는 제 4 영역이 구비되고,The pixel electrode may include a first region connected to the thin film transistor, a second region disposed in parallel with the data bus line between the branch, a third region connecting one end of the first region and the second region; A fourth region connecting the other end of the second region is provided, 상기 게이트절연막은 상기 카운터전극의 브렌치들 및 상기 화소전극의 제 2 영역을 각각 노출시키도록 패터닝된 것을 특징으로 하는 액정 표시 장치.And the gate insulating layer is patterned to expose the branches of the counter electrode and the second region of the pixel electrode, respectively. 제 1 항에 있어서, 상기 카운터 전극과 화소 전극은 불투명 금속막으로 형성된 것을 특징으로 하는 액정 표시 장치.The liquid crystal display of claim 1, wherein the counter electrode and the pixel electrode are formed of an opaque metal film.
KR1019970065597A 1997-12-03 1997-12-03 Liquid crystal display device KR100494676B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970065597A KR100494676B1 (en) 1997-12-03 1997-12-03 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970065597A KR100494676B1 (en) 1997-12-03 1997-12-03 Liquid crystal display device

Publications (2)

Publication Number Publication Date
KR19990047261A KR19990047261A (en) 1999-07-05
KR100494676B1 true KR100494676B1 (en) 2005-09-30

Family

ID=37305083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970065597A KR100494676B1 (en) 1997-12-03 1997-12-03 Liquid crystal display device

Country Status (1)

Country Link
KR (1) KR100494676B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019124735A1 (en) * 2017-12-22 2019-06-27 삼성전자주식회사 Display apparatus

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020042922A (en) * 2000-12-01 2002-06-08 주식회사 현대 디스플레이 테크놀로지 Liquid crystal display for removing an imagesticking
KR100820646B1 (en) * 2001-09-05 2008-04-08 엘지.필립스 엘시디 주식회사 An array substrate for In-Plane switching mode LCD and the method for fabricating the same
KR101023323B1 (en) * 2003-12-30 2011-03-18 엘지디스플레이 주식회사 Lcd and method for manufacturing lcd
KR101053293B1 (en) * 2004-06-16 2011-08-01 엘지디스플레이 주식회사 Liquid crystal display device and manufacturing method thereof
KR101144707B1 (en) * 2005-06-28 2012-05-25 엘지디스플레이 주식회사 An array substrate for In-Plane switching mode LCD and fabricating of the same
KR101288837B1 (en) * 2006-06-29 2013-07-23 엘지디스플레이 주식회사 In plane switching mode liquid crystal display device and method of fabricating thereof
KR101643267B1 (en) * 2009-04-14 2016-07-29 엘지디스플레이 주식회사 Liquid crystal display device and method of fabricating the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07128683A (en) * 1993-11-04 1995-05-19 Matsushita Electric Ind Co Ltd Thin film transistor integrated device
JPH08327978A (en) * 1995-05-30 1996-12-13 Hitachi Ltd Active matrix type liquid crystal display device
KR970059800A (en) * 1996-01-03 1997-08-12 오평희 Planar Electric Field Liquid Crystal Display with Floating Electrodes
JPH09269508A (en) * 1996-03-29 1997-10-14 Hosiden Corp Liquid crystal display element
KR19980031798A (en) * 1996-10-31 1998-07-25 김광호 Planar drive type liquid crystal display device and manufacturing method thereof
KR19990026586A (en) * 1997-09-25 1999-04-15 윤종용 Thin film transistor substrate and manufacturing method of planar drive liquid crystal display

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07128683A (en) * 1993-11-04 1995-05-19 Matsushita Electric Ind Co Ltd Thin film transistor integrated device
JPH08327978A (en) * 1995-05-30 1996-12-13 Hitachi Ltd Active matrix type liquid crystal display device
KR970059800A (en) * 1996-01-03 1997-08-12 오평희 Planar Electric Field Liquid Crystal Display with Floating Electrodes
JPH09269508A (en) * 1996-03-29 1997-10-14 Hosiden Corp Liquid crystal display element
KR19980031798A (en) * 1996-10-31 1998-07-25 김광호 Planar drive type liquid crystal display device and manufacturing method thereof
KR19990026586A (en) * 1997-09-25 1999-04-15 윤종용 Thin film transistor substrate and manufacturing method of planar drive liquid crystal display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019124735A1 (en) * 2017-12-22 2019-06-27 삼성전자주식회사 Display apparatus
US11630343B2 (en) 2017-12-22 2023-04-18 Samsung Electronics Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
KR19990047261A (en) 1999-07-05

Similar Documents

Publication Publication Date Title
KR100293806B1 (en) Liquid crystal display
JP3613573B2 (en) Liquid crystal display device and manufacturing method thereof
JP3723911B2 (en) Fringe field drive LCD
KR100507271B1 (en) LCD having high aperture ratio and high transmittance and method for manufacturing the same
KR100322969B1 (en) In-plane switching mode lcd and method for fabricating the same
KR950029830A (en) Liquid crystal display cell
KR19980040331A (en) Liquid crystal display device and manufacturing method
JP2003195330A (en) Liquid crystal display device
KR100265571B1 (en) Lcd device
KR100494676B1 (en) Liquid crystal display device
US6850304B2 (en) In-plane switching mode liquid crystal display with a compensation electrode structure and method of forming the same
KR100336900B1 (en) High Opening and High Transmittance Liquid Crystal Display
KR20120055123A (en) Liquid crystal display device
KR100453361B1 (en) Apparatus for In-Plane Switching Liquid Crystal Display
KR100719922B1 (en) Fringe field switching mode liquid crystal display
KR100293431B1 (en) In-plane switching mode liquid crystal display device
KR20020080860A (en) Fringe field switching mode lcd
KR19990060948A (en) Transverse electrode driving mode thin film transistor liquid crystal display device
KR100507276B1 (en) Fringe field switching mode lcd device
US7151584B2 (en) Thin film transistor liquid crystal display device for reducing color shift
KR100658072B1 (en) Fringe field switching mode lcd
KR100341126B1 (en) LCD having high aperture ratio and high transmittance ratio and method for manufacturing the same
US6888603B2 (en) IPS-LCD with a compensation structure for reducing transmittance difference
KR100683135B1 (en) Fringe field switching mode lcd
KR20020044291A (en) Pixel structure in lcd having large picture

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130514

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170523

Year of fee payment: 13

EXPY Expiration of term