KR100486355B1

KR100486355B1 - 과부하보호기능을갖는소프트스타아트및주파수동기방식의펄스폭변조제어장치

Info

Publication number: KR100486355B1
Application number: KR1019970070672A
Authority: KR
Inventors: 서용석
Original assignee: 페어차일드코리아반도체 주식회사
Priority date: 1997-12-19
Filing date: 1997-12-19
Publication date: 2005-06-16
Also published as: KR19990051355A

Abstract

본 발명은 과부하 보호기능을 갖는 소프트 스타아트 및 주파수 동기방식의 펄스폭 변조 제어장치를 개시한다. 이 펄스폭 변조 제어장치는, 소정의 동기 동작신호에 응답하여 펄스폭 변조 신호를 발생하는 펄스폭 변조부, 인에이블된 상태에서 셧다운 동작 전압에 응답하여 펄스폭 변조부의 동작을 차단시키는 과부하 보호부 및 정상 동작시에 외부 동기신호를 입력받아 소프트 스타아트 전압을 일정하게 고정시키고 동기 동작신호를 발생하며, 과부하 조건 발생시에 소프트 스타아트 전압을 정상 동작시보다 높게 상승시켜 셧다운 동작 전압을 발생하는 과부하 보호 제어부를 구비하는 것을 특징으로 한다.

Description

과부하 보호기능을 갖는 소프트 스타아트 및 주파수 동기방식의 펄스폭 변조 제어장치{Pulse width modulation controlling apparatus with over load protection using soft start and frequency synchronizing method}

본 발명은 펄스폭 변조 제어장치에 관한 것으로서, 특히 과부하 보호기능을 갖는 소프트 스타아트 및 주파수 동기방식의 펄스폭 변조 제어장치에 관한 것이다.

종래의 펄스폭 변조 제어장치는 과부하시에 펄스폭 변조 회로를 보호하기 위해 과부하 보호회로를 제어하는 피드백 회로를 포함한다. 이 피드백 회로는 소정의 피드백 캐패시터(Cfb)의 양단 전압(Vfb)를 감지하여 셧다운(shutdown) 전압(Vsd) 이상이 되면 이때의 전압을 과부하 보호회로의 동작전압으로서 발생시키고, 과부하 보호회로의 셧다운 비교기는 이러한 동작전압에 응답하여 동작이 인에이블됨으로써 펄스폭 변조 회로를 과부하로부터 보호한다.

그러나, 이러한 구조의 피드백 회로는 전체 전원단의 초기 기동시에 유사 과부하 조건에서도 원하지 않는 셧다운 전압을 과부하 보호회로의 동작전압으로서 발생하는 문제점이 있었다. 이러한 문제점을 해결하기 위해서 피드백 캐패시터(Cfb)를 크게 하여 셧다운 지연시간을 길게하여 초기 기동시의 셧다운을 방지하는 방법이 있지만, 전체 피드백 루프의 응답 속도가 느려지게 되는 또다른 문제점이 있었다.

본 발명이 이루고자하는 기술적 과제는, 전술한 문제점을 해결하기 위해 창출된 것으로서, 피드백 캐패시터(Cfb)의 양단 전압(Vfb)을 대신하여 소프트 스타아트 캐패시터(Cs/s)의 전압(Vs/s)을 감지하여 셧다운 전압과 비교함으로써, 셧다운 지연시간을 피드백 루프의 응답 속도와 무관하게 소프트 스타아트 캐패시터(Cs/s)의 값에 의해 조정하는, 과부하 보호기능을 갖는 소프트 스타아트 및 주파수 동기방식의 펄스폭 변조 제어장치를 제공하는데 있다.

상기 과제를 이루기 위하여, 과부하 보호기능을 갖는 소프트 스타아트 및 주파수 동기방식의 본 발명에 의한 펄스폭 변조 제어장치는, 소정의 동기 동작신호에 응답하여 펄스폭 변조 신호를 발생하는 펄스폭 변조부, 인에이블된 상태에서 셧다운 동작 전압에 응답하여 펄스폭 변조부의 동작을 차단시키는 과부하 보호부 및 정상 동작시에 외부 동기신호를 입력받아 소프트 스타아트 전압을 일정하게 고정시키고 동기 동작신호를 발생하며, 과부하 조건 발생시에 소프트 스타아트 전압을 정상 동작시보다 높게 상승시켜 셧다운 동작 전압을 발생하는 과부하 보호 제어부를 구비하는 것을 특징으로 한다.

이하, 본 발명에 의한 과부하 보호기능을 갖는 소프트 스타아트 및 주파수 동기방식의 펄스폭 변조 제어장치의 구성 및 동작을 첨부한 도면을 참조하여 다음과 같이 설명한다.

도 1은 본 발명에 의한 펄스폭 변조 제어장치의 바람직한 일 실시예의 회로도로서, 펄스폭 변조부(100), 과부하 보호 제어부(200) 및 과부하 보호부(300)로 구성된다. 펄스폭 변조부(100)는 동기 비교기(102), 오실레이터(104), 펄스폭 변조신호 래치(106), 펄스폭 변조 비교기(108), 논리합게이트(110), 인버터(112), 트랜지스터(MOSFET), 제1 피드백 전류원(Ifb1), 제2 피드백 전류원(Ifb2), 피드백 캐패시터(Cfb), 다이오드들(D1,D2) 및 피드백 저항들(Rfb1,Rfb2)로 구성된다. 과부하 보호 제어부(200)는 소프트 스타아트 캐패시터(Cs/s), 소프트 스타아트 전류원(Is/s), 소프트 스타아트 저항(Rs/s), 제너 다이오드들(ZD1,ZD2) 및 트랜지스터들(Tr1, Tr2)로 구성된다. 과부하 보호부(300)는 셧다운 비교기(302), 인에이블 비교기(304), 셧다운 래치(306) 및 래치(308)로 구성된다.

도 1에서, 초기 기동 동작과 함께 소프트 스타아트 캐패시터(Cs/s)가 제1 피드백 전류(Ifb1)와 소프트 스타아트 전류(Is/s)에 의해 충전된다. 이때, 소프트 스타아트 전압(Vs/s)은 트랜지스터(Tr1)이 온상태에 있으므로(반대로, 트랜지스터(Tr2)는 오프상태), 제너 다이오드(ZD1)의 제너 전압(Vzd1)까지만 상승한다. 소프트 스타아트 전압(Vs/s)이 특정 전압(Ifb1×(Rfb1+Rfb2)) 이상으로 충전되면 다이오드(D1)는 역바이어스가 걸려 꺼지게 된다. 제2 피드백 전류(Ifb2)가 피드백 캐패시터(Cfb)를 계속 충전시켜 피드백 전압(Vfb)이 특정 전압(Vbe2+Vzd2)과 같아지면 트랜지스터(Tr2)가 턴온되고 트랜지스터(Tr1)는 턴오프된다. 그러면, 소프트 스타아트 전압(Vs/s)은 더이상 제너 다이오드(ZD1)의 제너 전압(Vzd1)으로 묶이게 되지 않고, 소프트 스타아트 전류(Is/s)에 의해 상승할 수 있게 된다.

입력단자 IN을 통해 외부 동기신호가 입력될 시에는, 소프트 스타아트 전압(Vs/s)은 제너 다이오드(ZD1)의 제너 전압(Vzd1)으로 고정되어 있고, 교류 성분이 더해져서 동기 비교기 문턱전압(Vsync)을 트리거시켜 내부 오실레이터의 클럭 펄스 주파수를 외부 동기신호에 동기시킬 수 있다.

과부하 동작 발생시에는, 피드백 전압(Vfb)은 특정 전압(Ifb1×(Rfb1+Rfb2))에 이르게 되고 계속적으로 피드백 전류(Ifb2)에 의해 특정 전압(Vbe2+Vzd2)까지 충전되어 트랜지스터(Tr2)가 커지게 된다. 이때, 트랜지스터(Tr1)는 꺼지게 되어 제너 전압(Vzd1)에 고정되어 있던 소프트 스타아트 전압(Vs/s)이 셧다운 비교기(302)의 문턱전압(Vsd)에 이르면 셧다운 비교기(302)의 출력이 하이로 된다. 셧다운 비교기(302)의 출력이 하이로 되면 과부하 보호부(300)의 래치(306)가 동작하여 논리합게이트(110)가 스위칭을 멈추게 된다. 즉, 펄스폭 변조부(100)의 동작이 멈춰진다.

과부하 보호부(300)에서, 인에이블 비교기(304)의 비반전 입력단에는 출력전압에 비례한 신호(Vin)가 인가되며, 반전 입력단에는 인에이블 전위(Venable)가 인가된다. 전원단의 초기 기동시나 전원 오프시에는 출력전압이 정상적인 전위를 유지하지 못하게 된다. 결국, 출력전압에 비례한 신호도 특정 인에이블 전위(Venable)보다 낮게 떨어지면서 인에이블 비교기(304)의 출력은 로우레벨이 된다.

이때, 셧다운 비교기(302)는 디스에이블되어 소프트 스타아트 전압(Vs/s)이 문턱전압(Vsd)보다 높아지는 셧다운 조건에서도 셧다운 비교기(302)의 출력은 계속 로우레벨로 유지된다. 정상 동작중에는 출력전압에 비례한 신호 전위가 인에이블 전위(Venable)보다 높아지게 되어 인에이블 비교기(304)의 출력이 하이레벨로 되면서 셧다운 비교기(302)가 인에이블 모드로 동작하게 된다.

본 발명에서는 과부하 발생시의 지연 시간을 소프트 스타아트 전류(Is/s)와 소프트 스타아트 캐패시터(Cs/s)의 값 조정을 통해 시스템 특성에 맞게 조절할 수 있다. 종래의 피드백 회로에서는 피드백 캐패시터(Cfb)의 조정으로 밖에 지연 시간을 맞출 수 없었지만, 본 발명에서는 피드백 캐패시터(Cfb)의 변동없이 소프트 스타아트 캐패시터(Cs/s)의 변화로 원하는 셧다운 지연시간을 확보할 수 있는 장점이 있다.

본 발명의 IC 회로 응용시에는 소프트 스타아트 캐패시터(Cs/s)가 연결된 외부의 한 핀으로 소프트 스타아트, 주파수 동기, 과부하 보호 회로의 세가지 기능을 수행할 수 있어 최소의 외부 부품으로 최대의 기능을 확보하는 장점을 얻을 수 있다. 또한 안정적인 출력 전압 상태에서만 과부하 보호 동작기능을 가능케하여 전원 온/오프시에 같은 과도상태에서의 불안정한 셧다운을 방지함으로 인해 안정적인 과부하 보호 동작을 확보할 수 있다.

이상에서 설명한 바와 같이, 본 발명에 의한 과부하 보호기능을 갖는 소프트 스타아트 및 주파수 동기방식의 펄스폭 변조 제어장치는, 셧다운 지연시간을 피드백 루프의 응답 속도와 무관하게 소프트 스타아트 캐패시터(Cs/s)의 값에 의해 조정하는 효과가 있으며, 또한, 셧다운 기능을 출력전압이 안정화된 이후에 동작하게끔 하여 전원의 온/오프시에 과도 상태에서 불안정한 출력전압에 의해 원하지 않는 셧다운을 방지하는 효과가 있다.

또한, 소프트 스타아트와 동기기능을 하나의 회로 블럭안에서 구현하고, 과부하 보호 회로기능을 소프트 스타아트 캐패시터(Cs/s)를 이용하여 동작시켜 IC 응용시에 외부의 한개의 핀으로 처리할 수 있게 하고, 아울러 피드백 캐패시터(Cfb)를 셧다운 조건에 의한 제한없이 적절히 선택할 수 있게 하는 효과가 있으며, 안정적인 출력 전압 상태에서만 과부하 보호동작 기능을 가능하게 하여 전원 온/오프시에 같은 과도상태에서의 불안정한 셧다운을 방지시킴으로써 안정적인 과부하 보호 동작을 확보할 수 있는 효과가 있다.

도 1은 본 발명에 의한 펄스폭 변조 제어장치의 바람직한 일 실시예의 회로도이다.

Claims

제1 피드백 전류원 및 제2 피드백 전류원을 포함하며, 펄스폭 변조신호를 발생하는 펄스폭 변조부와, 과부하 조건 발생시에 셧다운 동작전압을 발생시키는 과부하 보호 제어부와, 그리고 상기 셧다운 동작전압에 의해 상기 펄스폭 변조부의 동작을 차단하는 과부하 보호부를 구비하는 펄스폭 변조 제어장치에 있어서,

상기 펄스폭 변조부는, 제1 피드백 전류원 및 제2 피드백 전류원을 구비하고, 상기 제1 피드백 전류원 및 제2 피드백 전류원 사이의 피드백 전압단자를 포함하고,

상기 과부하 보호부는, 소프트 스타트 전류원과, 제1 단자는 상기 소프트 스타트 전류원 및 상기 제1 피드백 전류원에 함께 연결되고 제2 단자는 접지되는 소프트 스타트 커패시터와, 상기 피드백 전압단자의 전압 크기를 감지하여 상기 전압의 크기가 과부하를 나타내는 일정 크기 이상이 되면 상기 제1 피드백 전류원과 상기 소프트 스타트 커패시터와의 연결을 차단시켜 상기 소프트 스타트 커패시터가 상기 소프트 스타트 전류원에만 연결되도록 하는 과부하 검출/스위칭회로를 구비하며, 과부하 발생시 상기 소프트 스타트 커패시터의 제1 단자의 단자 전압을 상기 과부하 보호부로 입력시키는 것을 특징으로 하는 펄스폭 변조 제어장치.
제1항에 있어서, 상기 과부하 보호 제어부에 포함되는 상기 과부하 검출/스위칭회로는,

제1 트랜지스터;

상기 제1 트랜지스터의 베이스에 컬렉터가 연결되는 제2 트랜지스터;

상기 제1 트랜지스터의 컬렉터에 애노드가 연결되고 상기 소프트 스타트 커패시터의 제1 단자 및 상기 제1 피드백 전류원에 캐소드가 연결되는 제1 제너다이오드; 및,

상기 제2 트랜지스터의 베이스에 애노드가 연결되고 상기 펄스폭 변조부의 피드백 전압단자에 캐소드가 연결되는 제2 제너다이오드를 포함하는 것을 특징으로 하는 펄스폭 변조 제어장치.
제1항에 있어서, 상기 과부하 보호부는,

출력전압에 비례하는 신호 및 인에이블신호를 각각 비반전 입력단 및 반전 입력단에 입력받는 연산증폭기로 구성되어 과부하시에는 로우레벨의 신호를 출력시키는 인에이블 비교기;

상기 소프트 스타트 커패시터의 제1 단자전압 및 문턱전압을 각각 반전 입력단 및 비반전 입력단에 입력받는 연산증폭기로 구성되어, 상기 인에이블 비교기의 로우레벨의 신호가 입력되는 경우, 입력신호에 무관하게 로우레벨의 신호를 출력시키는 셧다운 비교기와; 및

상기 셧다운 비교기로붙의 출력신호를 R단자로 입력받고 래치회로를 S단자에 입력받고 출력단의 Q단자는 상기 펄스폭 변조부의 출력단에 배치되는 논리합 게이트의 입력과 연결되는 RS 플립플랍으로 구성되는 셧다운 래치를 포함하는 것을 특징으로 하는 펄스폭 변조 제어장치.