KR100486210B1

KR100486210B1 - Cleaning method of trench isolation for improvement of trench profile

Info

Publication number: KR100486210B1
Application number: KR1019970047206A
Authority: KR
Inventors: 이금주; 손홍성
Original assignee: 삼성전자주식회사
Priority date: 1997-09-12
Filing date: 1997-09-12
Publication date: 2005-06-16
Also published as: KR19990025541A

Abstract

트랜치 프로파일의 식각 경사도를 완만하게 조절하여 트랜치 소자분리막에서 발생하는 보이드(void) 결함을 억제할 수 있는 트랜치 소자분리 공정의 세정방법에 관하여 개시한다. 이를 위하여 본 발명은 트랜치 식각을 위한 마스크 패턴을 형성한 후, 불산(HF) 처리를 추가로 진행하지 않고, 황산스트립과 65 ±10 ℃에서의 RCA사의 SC1 세정만을 진행하여 마스크 패턴의 모양을 조절한다. 이에 따라 트랜치 식각공정에서 발생하는 폴리머를 트랜치 식각 과정에서 스페이서와 같이 활용함으로써 트랜치 프로파일을 이중 식각된 형상으로 완만하게 구성할 수 있다.A method of cleaning a trench device isolation process capable of smoothly adjusting the etching inclination of the trench profile to suppress void defects generated in the trench device isolation film is disclosed. To this end, the present invention forms a mask pattern for trench etching, and does not proceed with hydrofluoric acid (HF) treatment, but only performs the sulfate cleaning and SC1 cleaning at RCA of 65 ± 10 ° C. to adjust the shape of the mask pattern. do. Accordingly, by using the polymer generated in the trench etching process together with the spacers in the trench etching process, the trench profile may be gently formed into a double-etched shape.

Description

Cleaning method of trench isolation for improvement of trench profile

본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 트랜치 소자분리 공정에서 수행하는 세정방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a cleaning method performed in a trench device isolation process.

메모리 셀 또는 트랜지스터와 같은 개별소자가 형성되는 활성영역과, 소자가 형성되지 않는 영역인 비활성영역을 분리하는 소자분리 공정(Isolation Process)은 반도체 소자의 특성 및 신뢰성에 많은 영향을 끼친다. 그 이유는 메모리 셀이나 트랜지스터와 같은 소자는 동작시에 서로 완전한 격리(isolation)되어야 누설전류(leakage current)가 발생하지 않고, 신뢰성있는 동작을 하기 때문이다. 특히 반도체 소자가 점차 고집적화 됨에 따라 소자분리 공정의 중요성은 더욱 부각되고 있는 실정이다. 이러한 소자분리 방법은 고집화 추세에 부응하여 국부적 산화에 의한 소자 분리 방법(LOCOS: Local Oxidation Isolation), 선택적 폴리실리콘의 산화에 의한 소자 분리 방법(SEPOX: Selective Poly Silicon Oxidation) 그리고 트랜치 소자분리 방법(Trench Isolation) 등의 다양한 방법으로 변화되었다. 상기 소자분리 방법에서 트랜치 소자분리 방법은 반도체 기판(substrate)을 식각하여 트랜치를 형성하고, 식각된 트랜치에 CVD(Chemical Vapor Deposition) 산화막을 침적하여 트랜치 내부를 매립한 다음, 화학기계적 연마(CMP: Chemical Mechanical Polishing)를 통하여 반도체 기판에 음각으로 소자분리막을 형성하는 기술이다. 이러한 트랜치 소자분리 방법은 최근에 급속히 발전하는 CMP 기술과 함께 250 메가(mega) 이상 1 기가(giga) 디램(DRAM)급의 고집적화된 반도체 소자에 주로 응용되고 있다.An isolation process that separates an active region in which an individual element such as a memory cell or a transistor is formed and an inactive region in which an element is not formed has a great influence on the characteristics and reliability of the semiconductor element. The reason for this is that devices such as memory cells and transistors must be completely isolated from each other in operation so that leakage current does not occur and reliable operation is performed. In particular, as semiconductor devices are increasingly integrated, the importance of device isolation is becoming more important. In order to meet the trend of high integration, such device isolation method is based on local oxidation isolation (LOCOS), selective polysilicon oxidation (SEPOX), and trench isolation ( Trench Isolation). In the device isolation method, a trench device isolation method includes etching a semiconductor substrate to form a trench, depositing a CVD (Chemical Vapor Deposition) oxide film on the etched trench, and filling the inside of the trench, followed by chemical mechanical polishing (CMP): Chemical mechanical polishing) is a technology for forming a device isolation layer intaglio on a semiconductor substrate. The trench isolation method has been recently applied to highly integrated semiconductor devices of more than 250 megabytes and one giga DRAM (DRAM) together with the rapidly developing CMP technology.

도 1 내지 도 4는 종래기술에 의한 트랜치 소자분리 공정의 세정방법을 설명하기 위하여 도시한 도면들이다. 1 to 4 are diagrams for explaining a cleaning method of a trench isolation process according to the prior art.

도 1을 참조하면, 반도체 기판(50)에 패드산화막(52)을 형성한 후, 질화막(54)과 절연막(56)의 복합막으로 된 마스크층을 적층한다. 이어서, 상기 마스크층 위에 반사방지막(ARC: Anti Refractive Coating, 58)을 적층한다. 상기 반사방지막(58)에 포토레지스트를 도포하고 사진 및 식각공정을 진행하여 마스크층을 패터닝하여 트랜치 식각을 위한 마스크 패턴(60)을 형성한다. 이어서, 약 145℃에서 황산 스트립(H₂SO₄)을 진행하여 잔류하는 포토레지스트를 제거하고, 이어서 RCA사에서 개발된 SC1(Standard Cleaning 1) 세정을 진행한다. 이때, 세정액으로는 수산화암모늄(NH₄OH)과 과산화수소(H₂O₂) 및 물(H₂O)이 1:4:20의 비율로 섞인 용액을 사용하고, 세정조건으로는 40℃에서 약 10분간 진행한다. 이어서, 50%의 불산(HF)이 순수 증류수(DI water)에 200:1의 비율로 희석된 세정액으로 90초간 세정을 실시하고, 65℃에서 10분간 RCA사에서 개발된 SC1을 진행한다. 여기서, 상기 황산 스트립부터 2차 RCA SC1 세정까지 공정이 진행되는 동안에 질화막(54)의 측면 식각은 거의 이루어지지 않고, 질화막(54) 위에 있는 절연막(56) 및 반사방지막(58)만이 140∼150Å의 범위로 소모(consume)가 발생된다. 따라서, 마스크 패턴(60)은 계단형의 프로파일(profile)을 갖게된다.Referring to FIG. 1, after the pad oxide film 52 is formed on the semiconductor substrate 50, a mask layer made of a composite film of the nitride film 54 and the insulating film 56 is laminated. Subsequently, an anti-reflective coating (ARC) 58 is laminated on the mask layer. A photoresist is applied to the anti-reflection film 58 and the mask layer is patterned by performing a photo and etching process to form a mask pattern 60 for trench etching. Subsequently, a sulfuric acid strip (H ₂ SO ₄ ) is performed at about 145 ° C. to remove the remaining photoresist, and then SC1 (Standard Cleaning 1) cleaning developed by RCA is performed. At this time, a solution containing ammonium hydroxide (NH ₄ OH), hydrogen peroxide (H ₂ O ₂ ), and water (H ₂ O) in a ratio of 1: 4: 20 is used as the washing solution. Continue for 10 minutes. Subsequently, washing with 90% hydrofluoric acid (HF) diluted in pure distilled water (DI water) at a ratio of 200: 1 was performed for 90 seconds, followed by SC1 developed by RCA for 10 minutes at 65 ° C. Here, during the process from the sulfuric acid strip to the secondary RCA SC1 cleaning, the side surface etching of the nitride film 54 is hardly performed, and only the insulating film 56 and the anti-reflection film 58 on the nitride film 54 are 140 to 150 kV. Consume occurs in the range of. Thus, the mask pattern 60 has a stepped profile.

도 2는 상기 도 1의 결과물에서 반사방지막(58)을 제거한 후, 마스크 패턴(60)을 이용하여 반도체 기판(50)의 일부를 식각하여 소자분리막이 형성될 트랜치(62)를 형성하였을 때의 단면도이다. 이때, 마스크 패턴(60)을 이용하여 하부의 반도체 기판(50)에 트랜치(62)를 형성하는 과정에서 폴리머(polymer, 64)는 주로 마스크 패턴(60)의 계단형 프로파일이 형성된 영역인 질화막(54)과 절연막(56)의 경계에서 윗부분으로 절연막(56) 측벽에만 쌓이게 된다. 따라서, 폴리머(64)가 질화막(54)의 측벽에서 전혀 스페이서(spacer)의 역할을 하지 못한다. 그 결과, 트랜치(62)의 프로파일은 오목한 형상이 아닌 직선에 가까운 식각경사도(etching slop)를 갖게 된다. FIG. 2 illustrates that when the anti-reflection film 58 is removed from the resultant of FIG. 1, a portion of the semiconductor substrate 50 is etched using the mask pattern 60 to form the trench 62 in which the device isolation film is to be formed. It is a cross section. In this case, in the process of forming the trench 62 in the lower semiconductor substrate 50 using the mask pattern 60, the polymer 64 is mainly a nitride film (region) in which a stepped profile of the mask pattern 60 is formed. The upper portion of the boundary between the 54 and the insulating film 56 is accumulated only on the sidewall of the insulating film 56. Thus, the polymer 64 does not serve as a spacer at all on the sidewall of the nitride film 54. As a result, the profile of the trench 62 has an etching slop close to a straight line rather than a concave shape.

도 3은 상기 도 2의 공정을 진행한 반도체 기판을 주사전자 현미경으로 촬영한 SEM(Scanning Electron Microscope) 사진이다. 트랜치(trench) 프로파일(profile)이 오목한 형태가 아니라, 직선에 가까운 식각경사도(etching slope)로 형성된 모습을 보여준다.3 is a SEM (Scanning Electron Microscope) photograph of the semiconductor substrate subjected to the process of FIG. The trench profile is not concave, but is formed with an etching slope close to a straight line.

도 4는 상기 트랜치가 형성된 반도체 기판에 CVD 산화막(66)을 적층하여 트랜치(62) 내부를 매립하는 형상을 도시한 단면도이다. CVD 산화막은 트랜치(62)의 바닥과 측벽에 동시에 형성이 되면서 트랜치(62)의 가운데 부분에서 보이드(void, 68)가 형성되는 모습을 보여준다. 이러한 보이드(68)는 CVD 산화막(66)의 적층을 완료하고 화학기계적 연마(CMP)를 진행하는 과정에서 트랜치 소자분리막의 표면에 드러날 경우에, 다음과 같은 문제점을 유발시킨다. ① 트랜치 소자분리막 위에 형성되는 게이트 라인에 단락결함(short defect)을 유발시키거나, ② 소자 격리(isolation) 불량에 기인한 트랜지스터의 특성 저하 및 반도체 소자의 신뢰성을 떨어뜨린다.FIG. 4 is a cross-sectional view illustrating a shape in which a CVD oxide film 66 is stacked on a trenched semiconductor substrate to fill a trench 62. The CVD oxide film is formed on the bottom and sidewalls of the trench 62 at the same time, and shows voids 68 formed in the center of the trench 62. When the voids 68 appear on the surface of the trench isolation layer during the completion of the deposition of the CVD oxide film 66 and the chemical mechanical polishing (CMP), the following problems are caused. (1) It causes short defects in the gate line formed on the trench isolation layer, or (2) degrades the characteristics of the transistor and the reliability of the semiconductor device due to poor device isolation.

본 발명이 이루고자 하는 기술적 과제는 트랜치 식각시, 마스크 패턴의 모양을 조절하여 식각되는 트랜치의 프로파일을 개선하고, 이로 인하여 트랜치 소자분리막에 발생하는 보이드를 억제할 수 있는 세정방법을 제공하는데 있다.The technical problem to be achieved by the present invention is to provide a cleaning method that can improve the profile of the trench is etched by adjusting the shape of the mask pattern during the trench etching, thereby suppressing voids generated in the trench isolation layer.

상기 기술적 과제를 달성하기 위하여 본 발명은, 반도체 기판에 패드산화막을 형성하는 단계와, 상기 패드산화막 위에 마스크층을 형성하는 단계와, 활성영역을 정의하기 위해 상기 마스크층을 패터닝하는 단계와, 상기 패터닝된 마스크층에 RCA SC1(Standard Cleaning 1)을 실시하는 단계와, 상기 RCA SC1이 진행된 마스크 패턴을 이용하여 반도체 기판에 트랜치를 형성하는 단계를 구비하는 것을 특징으로 하는 트랜치 프로파일(trench profile)을 개선할 수 있는 세정방법을 제공한다.According to an aspect of the present invention, there is provided a method of forming a pad oxide film on a semiconductor substrate, forming a mask layer on the pad oxide film, patterning the mask layer to define an active region, and Forming a trench profile in the patterned mask layer, and forming a trench in the semiconductor substrate using the mask pattern in which the RCA SC1 is processed. It provides a cleaning method that can be improved.

본 발명의 바람직한 실시예에 의하면, 상기 마스크층 위에 반사방지막을 형성하는 단계를 더 구비하고, 상기 RCA SC1 세정을 실시하기 전에 황산 스트립(H₂SO₄)을 하는 단계를 더 구비하는 것이 적합하다.According to a preferred embodiment of the present invention, the method further comprises the step of forming an anti-reflection film on the mask layer, and further comprising the step of performing sulfuric acid strip (H ₂ SO ₄ ) before performing the RCA SC1 cleaning. .

바람직하게는, 상기 마스크층은 질화막과 고온 산화막과 같은 절연막의 복합층을 형성하는 것이 적합하고, 상기 반사방지막은 옥시나이트라이드(SiON)를 사용하여 형성하고, 상기 RCA SC1을 진행하는 조건은 수산화암모늄(NH₄OH)과 과산화수소(H₂O₂) 및 물(H₂O)이 1:4:20의 비율로 섞인 용액을 세정액으로 사용하여 65 ±10℃의 온도에서 5∼15분간 진행하는 것이 적합하다.Preferably, the mask layer is suitable to form a composite layer of an insulating film such as a nitride film and a high temperature oxide film, the anti-reflection film is formed using oxynitride (SiON), the conditions for proceeding the RCA SC1 is hydroxide A solution containing ammonium (NH ₄ OH), hydrogen peroxide (H ₂ O ₂ ), and water (H ₂ O) in a ratio of 1: 4: 20 was used as a washing solution, and the solution was carried out at a temperature of 65 ± 10 ° C for 5 to 15 minutes. Is suitable.

본 발명에 따르면, 트랜치를 형성하는 마스크 패턴의 모양을 조절하여 식각되는 트랜치의 프로파일을 개선하고, 이로 인하여 트랜치 소자분리막에 발생하는 보이드를 억제할 수 있다.According to the present invention, it is possible to improve the profile of the trench to be etched by adjusting the shape of the mask pattern forming the trench, thereby suppressing voids generated in the trench isolation layer.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 5 내지 도 8은 본 발명에 따른 프로파일을 개선할 수 있는 트랜치 소자분리 공정의 세정방법을 설명하기 위하여 도시한 도면들이다.5 to 8 are diagrams for explaining a cleaning method of a trench device isolation process that can improve the profile according to the present invention.

도 5는 반도체 기판(100) 위에 패드산화막(102)을 형성한 후, 질화막(Si₃N₄)과 절연막으로 구성된 마스크층(104, 106) 및 반사방지막(ARC, 108)을 순차적으로 적층하였을 때의 단면도이다. 여기서, 절연막(106)은 800℃ 이상의 고온에서 웨이퍼를 놓고 산소, 수증기와 같은 산화성 가스를 공급하여 반도체 기판(100)의 표면에 산화막을 구성한 형태인 고온산화막(HTO: High Temperature Oxide)을 사용하는 것이 적합하고, 반사방지막(108)은 후속되는 마스크층(104, 106)을 패터닝할 때, 빛의 간섭으로 인한 패턴 불량을 억제하기 위한 막질로서 실리콘 옥시나이트라이드(SiON)를 사용하여 형성하는 것이 적합하다.5 illustrates that after the pad oxide film 102 is formed on the semiconductor substrate 100, the mask layers 104 and 106 and the anti-reflection films ARC and 108 formed of a nitride film (Si ₃ N ₄ ) and an insulating film are sequentially stacked. It is a cross section of the time. Here, the insulating film 106 uses a high temperature oxide film (HTO) in which an oxide film is formed on the surface of the semiconductor substrate 100 by placing an wafer at a high temperature of 800 ° C. or higher and supplying an oxidizing gas such as oxygen or water vapor. It is preferable that the antireflection film 108 is formed by using silicon oxynitride (SiON) as a film quality for suppressing pattern defects due to light interference when patterning subsequent mask layers 104 and 106. Suitable.

도 6은 상기 반사방지막(108) 상에 포토레지스트를 도포(coating)하고, 사진 및 식각공정을 진행하여 패드산화막(102)을 포함한 마스크층(104, 106)을 패터닝하여 마스크 패턴(110)을 형성하였을 때의 단면도이다. 이어서, 황산 스트립 공정을 진행하여 사진 및 식각공정에서 사용된 포토레지스트를 제거하고, RCA사에서 개발된 SC1 세정공정을 진행한다. FIG. 6 shows that the mask pattern 110 is formed by coating a photoresist on the anti-reflection film 108 and performing a photo and etching process to pattern the mask layers 104 and 106 including the pad oxide film 102. It is sectional drawing when formed. Subsequently, the sulfuric acid strip process is performed to remove the photoresist used in the photo and etching processes, and the SC1 cleaning process developed by RCA is performed.

상기 RCA사의 SC1 세정공정을 진행하는 조건을 상세히 설명하면, 수산화암모늄(NH₄OH)과 과산화수소(H₂O₂) 및 물(H₂O)이 1:4:20의 비율로 섞인 용액을 세정액으로 사용하여 65 ±10℃의 온도에서 5∼15분간 진행한다. 종래기술에서는 상기 RCA사의 SC1 세정공정에 연속해서 90초간의 불산(HF) 처리와 2차 RCA SC1 처리를 진행하여 불산처리 과정에서 질화막(104)과 절연막(106)과의 식각율 차이로 인하여 그 경계면에서 계단형의 문턱이 형성되었다. 그러나, 본 실시예에서는 단지 RCA SC1 세정온도를 40℃에서 65 ±10℃로 변화하여 2차 불산(HF) 세정을 하지 않고 마스크 패턴(110)에 대한 세정을 진행함으로써, 질화막(104)과 절연막(106)의 경계면에서 형성되는 계단모양의 문턱을 없앨 수 있다. 이것은 질화막(104)과 절연막(106), 예컨대 고온산화막과의 식각율의 차이가 적은 세정방법을 적용했기 때문이다. 상기 모양이 조절된 마스크 패턴(110)은 후속 트랜치 식각 공정에서 발생하는 폴리머(112)를 반도체 기판(100)의 바닥과 질화막(104) 측벽에 쌓이게 하는 역할을 한다. 따라서, 상기 질화막(104)의 측벽에 쌓인 폴리머(112)는 마치 식각 스페이서(etching spacer)와 같은 역할을 수행하여 후속공정에서 형성되는 트랜치의 프로파일을 개선할 수 있는 중요한 수단이 된다.When explaining the conditions of the SC1 cleaning process of RCA in detail, a solution containing a mixture of ammonium hydroxide (NH ₄ OH), hydrogen peroxide (H ₂ O ₂ ) and water (H ₂ O) in the ratio of 1: 4: 20 5 to 15 minutes at a temperature of 65 ± 10 ℃. In the prior art, the hydrofluoric acid (HF) treatment and the secondary RCA SC1 treatment are performed for 90 seconds in succession to the SC1 cleaning process of the RCA company, and due to the difference in etching rate between the nitride film 104 and the insulating film 106 during the hydrofluoric acid treatment, A stepped threshold was formed at the interface. However, in the present embodiment, only the RCA SC1 cleaning temperature is changed from 40 ° C. to 65 ± 10 ° C. to perform the cleaning on the mask pattern 110 without performing secondary hydrofluoric acid (HF) cleaning, whereby the nitride film 104 and the insulating film are cleaned. The stepped threshold formed at the interface of 106 can be eliminated. This is because a cleaning method having a small difference in etching rate between the nitride film 104 and the insulating film 106, for example, a high temperature oxide film, is applied. The shape-adjusted mask pattern 110 serves to stack the polymer 112 generated in the subsequent trench etching process on the bottom of the semiconductor substrate 100 and the sidewalls of the nitride film 104. Accordingly, the polymer 112 stacked on the sidewalls of the nitride film 104 serves as an etching spacer, and thus is an important means for improving the profile of the trench formed in a subsequent process.

도 7은 상기 반사방지막(108)을 제거한 다음, 마스크 패턴(110)을 이용하여 하부 반도체 기판(100)의 일부분을 식각하여 트랜치(114)를 형성한 단면도이다. 여기서, 트랜치(114)를 식각 과정에서 발생하는 폴리머(polymer)가 질화막(104)의 측벽 및 반도체 기판(100)의 바닥에 형성되면, 폴리머(polymer)는 일종의 식각 스페이서(etching spacer)와 같은 역할을 하게 된다. 그리고 이 부분의 반도체 기판(100)에 대한 식각을 방해하게 된다. 따라서, 트랜치(114)의 프로파일은 완만한 식각경사도(etching slope)를 가지게 되고, 완만한 식각 경사도(etching slope)는 마치 트랜치(114) 프로파일에 이중 식각된 형상(116)으로 남게 된다.FIG. 7 is a cross-sectional view of the trench 114 formed by etching a portion of the lower semiconductor substrate 100 using the mask pattern 110 after removing the anti-reflection film 108. In this case, when the trench 114 is formed on the sidewall of the nitride film 104 and the bottom of the semiconductor substrate 100, the polymer acts as a kind of etching spacer. Will be In addition, the etching of the semiconductor substrate 100 in this portion is disturbed. Accordingly, the profile of the trench 114 has a gentle etching slope, and the gentle etching slope remains as a double etched shape 116 in the trench 114 profile.

도 8은 상기 도 5에서 도 7까지 공정을 진행한 결과물을 주사전자 현미경(SEM)을 촬영한 SEM 사진이다. 여기서, 이중 식각된 형상으로 구성된 트랜치 프로파일의 완만한 경사를 확인할 수 있다. 따라서, 이러한 완만한 트랜치 프로파일의 경사는 후속되는 CVD 산화막과 같은 절연막을 사용하여 트랜치를 매립하는 과정에서 트랜치(114)의 가운데 부분에서 발생하는 보이드(void)를 억제하는 강력한 수단이 된다. 그러므로, 트랜치(114)를 매립하는 절연막에서 발생하는 보이드를 억제하여, 게이트 라인의 단락결함(short defect)을 억제하고, 소자 격리(isolation) 불량에 기인한 트랜지스터의 특성저하 및 신뢰성이 떨어지는 문제를 개선할 수 있다.8 is a SEM photograph of a scanning electron microscope (SEM) of the result of the process of FIG. 5 to FIG. 7. Here, the gentle inclination of the trench profile formed of the double etched shape can be confirmed. Thus, this gentle trench profile slope is a powerful means of suppressing voids occurring in the center portion of the trench 114 in the process of filling the trench using an insulating film, such as a subsequent CVD oxide film. Therefore, by suppressing voids generated in the insulating film filling the trench 114, suppressing short defects in the gate line, and deterioration in the characteristics of the transistor due to poor device isolation and poor reliability It can be improved.

실시예Example

아래의 표 1은 종래기술에 의한 세정방법, 즉 황산스트립과 RCA SC1을 1차 실시하고, 불산처리와 2차 RCA SC1을 실시하는 방법 대신에 본 발명에 따른 황산 스트립과 변형된 온도에서의 1차 RCA SC1 세정만을 적용하였을 때의 마스크 패턴과 트랜치의 임계치수(CD: Critical Dimension)을 측정한 결과이다.Table 1 below shows the sulfuric acid strip according to the present invention and the modified temperature 1 at the modified temperature instead of the method of performing the cleaning method according to the prior art, that is, the first step of carrying out the sulfuric acid strip and RCA SC1, and the second step of the RCA SC1. It is the result of measuring the critical dimension (CD) of a mask pattern and a trench when only difference RCA SC1 cleaning is applied.

세 정 방 법 Washing method ADI CD ADI CD 마스크 패턴 형성후 CD CD after mask pattern formation 트랜치 형성후 CD CD after trench formation 종래기술 Prior art 190 190 180 180 126 126 본 발명 The present invention 186 186 179 179 99 99

상기 표 1에서 임계치수(CD)의 단위는 ㎚이며, ADI(After Development Inspection) CD는 현상을 진행한 후의 임계치수(CD) 검사값이다. 상기 표 1에서 세정방법의 변화에 따른 임계치수(CD)의 변화를 살펴보면, 본 발명에서 임계치수(CD)의 변화가 더 큰 것을 알 수 있다. 이것은 마스크 패턴의 모양을 조절하여, 트랜치 식각과정에서 발생하는 폴리머를 스페이서로 이용한 결과에 기인한 것이다. 즉, 마스크 패턴 형성 후 임계치수(CD)와 트랜치 형성후 임계치수(CD)간에 차이가 트랜치의 프로파일을 이중 식각 형상을 구성하게 된다. 따라서, 트랜치 프로파일에 완만한 식각경사도의 형성이 가능하고, 이는 트랜치를 매립하는 절연막, 예컨대 CVD 산화막의 보이드(void)를 억제하는 수단이 된다.In Table 1, the unit of the critical dimension (CD) is nm, and ADI (After Development Inspection) CD is a critical dimension (CD) inspection value after the development. Looking at the change in the critical dimension (CD) according to the change in the cleaning method in Table 1, it can be seen that the change in the critical dimension (CD) is larger in the present invention. This is caused by adjusting the shape of the mask pattern and using the polymer generated in the trench etching process as a spacer. That is, the difference between the threshold CD after mask pattern formation and the threshold CD after trench formation constitutes a double-etched profile of the trench. Therefore, it is possible to form a gentle etch gradient in the trench profile, which is a means of suppressing voids of an insulating film filling the trench, for example, a CVD oxide film.

본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다. The present invention is not limited to the above embodiments, and it is apparent that many modifications can be made by those skilled in the art within the technical spirit to which the present invention belongs.

따라서, 상술한 본 발명에 따르면, 트랜치 식각을 위한 마스크 패턴 모양을 조절하여 트랜치의 프로파일을 개선함으로써 트랜치를 매립하는 절연막에서 발생하는 보이드를 억제할 수 있다.Therefore, according to the present invention described above, by adjusting the shape of the mask pattern for trench etching to improve the profile of the trench, it is possible to suppress voids generated in the insulating film filling the trench.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on main parts of drawing

100: 반도체 기판, 102: 패드산화막,100: semiconductor substrate, 102: pad oxide film,

104: 질화막, 106: 절연막,104: nitride film, 106: insulating film,

108: 반사방지막, 110: 마스크 패턴,108: antireflection film, 110: mask pattern,

112: 폴리머(polymer), 114: 트랜치,112: polymer, 114: trench,

116: 트랜치 프로파일의 이중 식각 형상.116: Double etch shape of trench profile.

Claims

Forming a pad oxide film on the semiconductor substrate;

Forming a mask layer on the pad oxide film;

Patterning the mask layer to define an active region;

Performing RCA SC1 (Standard Cleaning 1) on the patterned mask layer in a range of 65 ± 10 ° C .;

And forming a trench in the semiconductor substrate without performing hydrofluoric acid (HF) treatment on the mask pattern on which the RCA SC1 has been processed.

The method of claim 1,

And the mask layer is formed of a composite film having an insulating film formed over a nitride film (Si ₃ N ₄ ).

The method of claim 2,

The insulating layer is formed by using a high temperature oxide film (HTO) cleaning method of a trench element separation process that can improve the profile.

The method of claim 1,

And forming an anti-reflection film on the mask layer.

The method of claim 4, wherein

The anti-reflection film is formed using silicon oxynitride (SiON) cleaning method of a trench device isolation process that can improve the profile, characterized in that formed.

The method of claim 1,

The RCA SC1 is carried out in a range of 5 to 15 minutes. The cleaning method of a trench device isolation process that can improve a profile.

The method of claim 1,

The RCA SC1 is to improve the profile, characterized in that using a solution of a mixture of ammonium hydroxide (NH ₄ OH), hydrogen peroxide (H ₂ O ₂ ) and water (H ₂ O) in the ratio of 1: 4: 20 as a cleaning solution. A method of cleaning trench device isolation processes.

The method of claim 1,

The method of claim 1, further comprising the step of proceeding a sulfuric acid (H ₂ SO ₄ ) strip prior to the RCA SC1.