KR100484900B1 - 반도체 제조 장치에서의 플라즈마 점화 방법 - Google Patents
반도체 제조 장치에서의 플라즈마 점화 방법 Download PDFInfo
- Publication number
- KR100484900B1 KR100484900B1 KR10-2002-0086801A KR20020086801A KR100484900B1 KR 100484900 B1 KR100484900 B1 KR 100484900B1 KR 20020086801 A KR20020086801 A KR 20020086801A KR 100484900 B1 KR100484900 B1 KR 100484900B1
- Authority
- KR
- South Korea
- Prior art keywords
- plasma
- plasma ignition
- semiconductor manufacturing
- gas
- ignition method
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000002184 metal Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 101100107923 Vitis labrusca AMAT gene Proteins 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Drying Of Semiconductors (AREA)
- ing And Chemical Polishing (AREA)
Abstract
반도체 제조 장치에서의 플라즈마 점화(plasma ignition) 방법을 개시한다.
본 발명에 따른 플라즈마 점화 방법은, 후속 공정에서의 압력과 동일한 압력을 설정하는 단계와; 기설정 소스 파워(source power) 및 바이어스 파워(bias power)를 설정하는 단계와; Cl2 가스를 주입하는 단계와; 잔여 Cl2 가스를 제거하고 플라즈마를 점화시키는 단계를 포함하는 것을 특징으로 한다.
즉, 본 발명은, Cl2 가스를 사용하여 플라즈마를 점화시킴으로써 보다 안정적인 플라즈마 공정을 확보할 수 있다.
Description
본 발명은 반도체 디바이스 제작에 사용되는 플라즈마 장비의 플라즈마 턴온(turn on) 기술에 관한 것으로, 특히, 안정적인 플라즈마 공정을 확보하는데 적합한 반도체 제조 장치에서의 플라즈마 점화(ignition) 방법에 관한 것이다.
플라즈마 장비, 예컨대, AMAT사의 DPS 장비가 적용되는 금속 식각의 경우, 디바이스의 고집적화 및 고속화로 인해 최근의 반도체 소자 제조 기술에서는 0.25㎛이하의 미세 금속 라인이 요구되고 있으며, 이로 인해 포토 디파인 마진(photo define margin) 확보를 위한 DUV 포토레지스트의 사용이 일반화되고 있는 추세이다.
이러한 포토레지스트는 금속 라인의 반사율(reflectance)에 민감한 바, 정상적인 포토레지스트 패턴 형성을 위해서는 반사율을 줄일 필요가 있으므로, 금속 라인 상부에 옥사이드 계열의 반사 방지막(antireflective layer)을 사용하게 되었다.
그런데, 이러한 반사 방지막을 금속 식각 챔버에서 인-시투(In-situ) 식각하는 과정에서, CHF3와 같은 F 계열의 가스를 주로 사용하는데, 이러한 F 계열의 가스는 플라즈마 점화에 취약한 면을 가지고 있다.
즉, 하기 [표 1]에 나타난 바와 같이, 플라즈마 점화 제 1 공정에서 제 2 공정보다 높은 압력을 사용하여 플라즈마를 턴온시키는 플라즈마 점화 공정을 사용하여 왔다.
[표 1]
| 압력(mTorr) | 소스파워(W) | 바이어스파워(W) | CHF3(sccm) | Ar(sccm) | |
| 제 1 공정 | 12∼20 | 600∼1000 | 100∼200 | 5∼30 | 50∼90 |
| 제 2 공정 | 6∼8 | 600∼1000 | 100∼200 | 5∼30 | 50∼90 |
[표 1]에서 알 수 있는 바와 같이, 종래의 공정은, 플라즈마가 초기 형성시에 문제가 발생했을 때, 선 진행 단계에 후속 단계의 플라즈마 점화를 용이하게 하기 위한 것으로, 주로 압력을 높이는 기법을 사용하여 왔다.
이러한 방법은 상이한 압력 변화, 즉, 후속 단계와의 압력 차이로 인해 결함(defect)을 유발시킬 수 있다는 문제가 제기되었다.
본 발명은 상술한 문제를 해결하기 위해 안출한 것으로, Cl2 가스를 사용하여 플라즈마를 점화시킴으로써 보다 안정적인 플라즈마 공정을 확보하도록 한 반도체 제조 장치에서의 플라즈마 점화 방법을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, 반도체 제조 장치에서의 플라즈마 점화(plasma ignition) 방법에 있어서, 후속 공정에서의 압력과 동일한 압력을 설정하는 단계와; 기설정 소스 파워(source power) 및 바이어스 파워(bias power)를 설정하는 단계와; Cl2 가스를 주입하는 단계와; 잔여 Cl2 가스를 제거하고 플라즈마를 점화시키는 단계를 포함하는 반도체 제조 장치에서의 플라즈마 점화 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.
설명에 앞서, 본 발명은 플라즈마 장비를 사용하는 모든 공정에 해당될 수 있으나, 본 실시예에서는 금속 식각 공정을 예들 들어 설명하기로 한다.
도 1은 본 발명의 바람직한 실시예에 따른 반도체 제조 장치에서의 플라즈마 점화 과정의 흐름도이다.
먼저, 플라즈마 점화 공정이 개시되면(S100), 본 발명에서는 하기 [표 2]에 나타난 바와 같이 후속 공정에서의 압력과 동일한 압력을 설정한다(S102).
[표 2]
| 압력(mTorr) | 소스파워(W) | 바이어스파워(W) | Cl2 (sccm) | CHF3 (sccm) | Ar(sccm) | |
| 제 1 공정 | 6∼8 | 1∼10 | 0∼10 | 30∼150 | 0∼30 | 0∼90 |
| 제 2 공정 | 6∼8 | 600∼1000 | 100∼200 | 0 | 5∼30 | 50∼90 |
이때, 단계(S104) 및 단계(S106)에서는 소스 파워와 바이어스 파워를, 예를 들어, 1 내지 10W로 각각 설정하고, 본 발명의 주요 특징인 30 내지 150sccm의 Cl2 가스를 주입한다.
즉, 본 실시예에서는 소스 파워와 바이어스 파워를 플라즈마가 점화되는 파워 범위를 사용하지 않고 단순히 추가적인 Cl2를 주입하여 제 2 공정을 위한 과정을 설정한다. 이러한 제 1 공정의 진행 시간은, 바람직하게는 15 내지 20초로 설정될 수 있다.
제 1 공정이 완료되면(S108), 단계(S110) 및 단계(S112)로 진행하여 Cl2 가스를 제거하여 플라즈마를 점화시킨다.
이 과정에서, 초기 플라즈마 턴온시 제 1 공정에 사용되는 Cl2가 모두 소진(pumping out)되지 않고 잔여 가스로 남아 플라즈마 점화에 관여한 후 소진된다.
따라서, 본 발명은 동일한 압력에서 추가적인 플라즈마 턴온 과정 없이도 플라즈마 점화가 가능한 바, 공정 조건을 다양하게 설정하여 안정적인 플라즈마 공정을 확보할 수 있다.
이상, 본 발명을 실시예에 근거하여 구체적으로 설명하였지만, 본 발명은 이러한 실시예에 한정되는 것이 아니라, 후술하는 특허청구범위내에서 여러 가지 변형이 가능한 것은 물론이다.
도 1은 본 발명의 바람직한 실시예에 따른 반도체 제조 장치에서의 플라즈마 점화 과정의 흐름도.
Claims (4)
- 반도체 제조 장치에서의 플라즈마 점화(plasma ignition) 방법에 있어서,후속 공정에서의 압력과 동일한 압력을 설정하는 단계와;기설정 소스 파워(source power) 및 바이어스 파워(bias power)를 설정하는 단계와;Cl2 가스를 주입하는 단계와;잔여 Cl2 가스를 제거하고 플라즈마를 점화시키는 단계를 포함하는 반도체 제조 장치에서의 플라즈마 점화 방법.
- 제 1 항에 있어서,상기 단계에서의 소스 파워 및 바이어스 파워는 1 내지 10W로 설정되는 것을 특징으로 하는 반도체 금속 라인 식각 방법.
- 제 1 항에 있어서,상기 Cl2 가스는 30 내지 150sccm으로 설정되는 것을 특징으로 하는 반도체 제조 장치에서의 플라즈마 점화 방법.
- 제 1 항에 있어서,상기 단계에서의 압력은 6 내지 8mTorr로 설정되는 것을 특징으로 하는 반도체 금속 라인 식각 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0086801A KR100484900B1 (ko) | 2002-12-30 | 2002-12-30 | 반도체 제조 장치에서의 플라즈마 점화 방법 |
| US10/749,635 US6891123B2 (en) | 2002-12-30 | 2003-12-30 | Plasma ignition method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0086801A KR100484900B1 (ko) | 2002-12-30 | 2002-12-30 | 반도체 제조 장치에서의 플라즈마 점화 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040060255A KR20040060255A (ko) | 2004-07-06 |
| KR100484900B1 true KR100484900B1 (ko) | 2005-04-22 |
Family
ID=32822557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0086801A KR100484900B1 (ko) | 2002-12-30 | 2002-12-30 | 반도체 제조 장치에서의 플라즈마 점화 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6891123B2 (ko) |
| KR (1) | KR100484900B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7279429B1 (en) * | 2004-10-01 | 2007-10-09 | Advanced Micro Devices, Inc. | Method to improve ignition in plasma etching or plasma deposition steps |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5637153A (en) * | 1993-04-30 | 1997-06-10 | Tokyo Electron Limited | Method of cleaning reaction tube and exhaustion piping system in heat processing apparatus |
| WO1999009587A2 (en) * | 1997-08-13 | 1999-02-25 | Applied Materials, Inc. | Method of etching copper for semiconductor devices |
| EP1001459B1 (en) * | 1998-09-09 | 2011-11-09 | Texas Instruments Incorporated | Integrated circuit comprising a capacitor and method |
| US6579805B1 (en) * | 1999-01-05 | 2003-06-17 | Ronal Systems Corp. | In situ chemical generator and method |
| US6291361B1 (en) * | 1999-03-24 | 2001-09-18 | Conexant Systems, Inc. | Method and apparatus for high-resolution in-situ plasma etching of inorganic and metal films |
-
2002
- 2002-12-30 KR KR10-2002-0086801A patent/KR100484900B1/ko not_active IP Right Cessation
-
2003
- 2003-12-30 US US10/749,635 patent/US6891123B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040060255A (ko) | 2004-07-06 |
| US6891123B2 (en) | 2005-05-10 |
| US20040155015A1 (en) | 2004-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5672242A (en) | High selectivity nitride to oxide etch process | |
| US5660681A (en) | Method for removing sidewall protective film | |
| US6500767B2 (en) | Method of etching semiconductor metallic layer | |
| WO2003030238A1 (fr) | Procede de traitement | |
| KR100484900B1 (ko) | 반도체 제조 장치에서의 플라즈마 점화 방법 | |
| JP2002289592A (ja) | 半導体装置の製造方法 | |
| US5753073A (en) | High selectivity nitride to oxide etch process | |
| US6063709A (en) | Removal of SOG etchback residue by argon treatment | |
| US7700491B2 (en) | Stringer elimination in a BiCMOS process | |
| JP2002368127A (ja) | 半導体素子のデュアルゲート製造方法 | |
| US7090965B2 (en) | Method for enhancing adhesion between reworked photoresist and underlying oxynitride film | |
| US20060000796A1 (en) | Method for controlling critical dimensions and etch bias | |
| US5972796A (en) | In-situ barc and nitride etch process | |
| KR100479977B1 (ko) | 반도체 금속 라인 식각 방법 | |
| US7268086B2 (en) | Method for reducing critical dimension and semiconductor etching method | |
| KR20020036254A (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| US5990018A (en) | Oxide etching process using nitrogen plasma | |
| JP2616100B2 (ja) | シリコン系被エッチング材のエッチング方法 | |
| KR100404480B1 (ko) | 반도체 소자의 제조방법 | |
| KR20010018819A (ko) | 고유전율의 게이트 절연막을 갖는 트랜지스터의 형성방법 | |
| KR20040057656A (ko) | 비트라인 형성 방법 | |
| KR100434312B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| JP3326662B2 (ja) | 酸化シリコン系材料層のプラズマエッチング方法 | |
| JP3208067B2 (ja) | 半導体装置の製造方法 | |
| KR20000008199A (ko) | 반도체장치의 소자 분리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110322 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |