KR100480369B1 - Method of making metal wiring in semiconductor device - Google Patents

Method of making metal wiring in semiconductor device Download PDF

Info

Publication number
KR100480369B1
KR100480369B1 KR10-2001-0081783A KR20010081783A KR100480369B1 KR 100480369 B1 KR100480369 B1 KR 100480369B1 KR 20010081783 A KR20010081783 A KR 20010081783A KR 100480369 B1 KR100480369 B1 KR 100480369B1
Authority
KR
South Korea
Prior art keywords
film
oxide film
forming
mask
coating
Prior art date
Application number
KR10-2001-0081783A
Other languages
Korean (ko)
Other versions
KR20030050992A (en
Inventor
박정호
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2001-0081783A priority Critical patent/KR100480369B1/en
Publication of KR20030050992A publication Critical patent/KR20030050992A/en
Application granted granted Critical
Publication of KR100480369B1 publication Critical patent/KR100480369B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 습식 공정을 이용하여 듀얼 다마신 공정의 프로필을 보다 완만하게 가져 감으로써, 리소그라피 공정에서 반사방지막으로 이용되고 있는 유기적 안티 리펙트 코팅(ARC)을 쉽게 제거할 수 있다. 이를 위한 본 발명에 의한 반도체 소자의 금속 배선 형성 방법은 반도체 기판 또는 하부 메탈 위에 제 1 질화막, 제 1 산화막, 제 2 질화막 및 제 2 산화막을 차례로 증착시킨 후에 제 1 마스크를 이용하여 패턴을 형성하는 단계와, 상기 제 1 마스크를 이용하여 제 1 식각 방법으로 상기 제 2 산화막을 패터닝하여 제 2a 산화막을 형성한 다음 상기 제 1 감광막을 제거하는 단계와. 상기 결과물 위에 유기적(Organic) 안티 리펙트 코팅(ARC)막을 형성한 다음 제 2 마스크를 이용하여 패턴을 형성하는 단계와, 상기 제 2 마스크를 이용하여 건식식각 방법으로 상기 반도체 기판 또는 하부 메탈이 드러나도록 상기 유기적 안티 리펙트 코팅막, 상기 제 2 질화막, 상기 제 1 산화막 및 상기 제 1 질화막을 식각하여 제 2a 질화막, 제 1a 산화막 및 제 1a 질화막을 형성하는 단계와, 상기 제 2 감광막과 상기 유기적 안티 리펙트 코팅막을 완전히 제거하는 단계와, 상기 결과물 위에 제 1 전도체 막을 증착한 다음 상기 제 2a 산화막이 드러나도록 화학기계적연마(CMP) 공정을 실시하여 평탄화시킨 다음 제 1 전도체를 형성하는 단계를 구비한 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a metal wiring of a semiconductor device. The organic anti-reflective coating (ARC), which is used as an antireflection film in a lithography process, by bringing a gentle profile of a dual damascene process using a wet process. Can be easily removed. In the method of forming a metal wiring of a semiconductor device according to the present invention, a pattern is formed by using a first mask after sequentially depositing a first nitride film, a first oxide film, a second nitride film, and a second oxide film on a semiconductor substrate or a lower metal. And patterning the second oxide film by a first etching method using the first mask to form a second oxide film, and then removing the first photoresist film. Forming an organic anti-refect coating (ARC) film on the resultant, and then forming a pattern using a second mask; and exposing the semiconductor substrate or the lower metal by dry etching using the second mask. Etching the organic anti-refect coating film, the second nitride film, the first oxide film, and the first nitride film to form a second nitride film, a first oxide film, and a first nitride film so as to form the second photoresist film and the organic anti-reflection film. Completely removing the defect coating film, depositing a first conductor film on the resultant, and then performing a chemical mechanical polishing (CMP) process to expose the second oxide film to planarize and then form a first conductor. It is characterized by.

Description

반도체 소자의 금속 배선 형성 방법{METHOD OF MAKING METAL WIRING IN SEMICONDUCTOR DEVICE}METHODS OF MAKING METAL WIRING IN SEMICONDUCTOR DEVICE

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 보다 상세하게는 습식 공정을 이용하여 듀얼 다마신(Dual Damascene) 공정의 프로필(Profile)을 보다 완만하게 가져 감으로써, 리소그라피 공정에서 반사방지막으로 이용되고 있는 유기적(Organic) 안티 리펙트 코팅(Anti-Reflect Coating: 이하 'ARC'라 함)을 쉽게 제거할 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming metal wirings for semiconductor devices, and more particularly, to bringing a profile of a dual damascene process to a gentler state by using a wet process, thereby forming an antireflection film in a lithography process. The present invention relates to a method for forming a metal wiring of a semiconductor device capable of easily removing an organic anti-reflect coating (hereinafter referred to as 'ARC').

현재 반도체 소자의 배선 구조가 스택(stack) 구조화 됨에 따라 공정의 평판화 방법에 대한 연구가 진행되고 있다. 이러한 방법중 듀얼 다마신(Dual Damascene) 공정이 다층배선 방법으로 널리 사용되고 있다. As the wiring structure of the semiconductor device is stack-structured, research on a planarization method of the process is being conducted. Among these methods, the dual damascene process is widely used as a multilayer wiring method.

상기 듀얼 다마신 공정(Dual Damascene)은 제 1 절연막을 증착하고 그 위에 에치 스토퍼(etch stopper) 박막을 증착하고 콘택홀이 형성될 부위에 대하여 나이트라이드(nitride)를 식각하고 제 2 절연막을 증착하고 향후 콘택홀이 형성될 부위에 대해 플라즈마 식각을 하고 상층부 금속 배선을 증착한 후에 화학기계적 연마(CMP)를 이용하여 최종적으로 금속 배선 구조를 완성하는 것으로 구성되어 진다.The dual damascene process deposits a first insulating film, a etch stopper thin film is deposited thereon, nitride is etched on a portion where a contact hole is to be formed, and a second insulating film is deposited. Plasma etching is performed on the site where the contact hole is to be formed in the future, and the upper metal wiring is deposited, and finally, the metal wiring structure is finally completed by chemical mechanical polishing (CMP).

그러나, 이와 같은 종래의 금속배선 형성 방법은, 다마신(Damascene) 프로필(Profile)이 거의 직각에 가깝기 때문에 반사방지막으로 이용되고 있는 유기적(Organic) 안티 리펙트 코팅(ARC)을 제거하기가 어려운 단점이 있었다. 즉, 종래에는 유기적 안티 리펙트 코팅막을 제거하기 위해 2번의 건식식각을 실시함으로써 하부에 있는 트랜지스터에 손상을 주는 문제점이 있었다. However, this conventional metallization method is difficult to remove the organic anti-reflection coating (ARC) that is used as an antireflection film because the damascene profile is almost right angle. There was this. That is, in the related art, there is a problem of damaging the transistor in the lower portion by performing two dry etching to remove the organic anti-refect coating film.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명은 습식 공정을 이용하여 듀얼 다마신(Dual Damascene) 공정의 프로필(Profile)을 보다 완만하게 가져 감으로써, 리소그라피 공정에서 반사방지막으로 이용되고 있는 유기적(Organic) 안티 리펙트 코팅(ARC) 제거를 용이하게 하여 소자의 신뢰성을 향상시킨 반도체 소자의 금속 배선 형성 방법을 제공하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, and the present invention has a gentler profile of the dual damascene process using a wet process, and thus is used as an anti-reflection film in a lithography process. SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming a metal wiring of a semiconductor device, by which an organic anti-refect coating (ARC) can be easily removed to improve device reliability.

또한, 본 발명의 다른 목적은 리소그라피 공정에서 반사방지막으로 이용되고 있는 유기적(Organic) 안티 리펙트 코팅(ARC) 제거를 위해 종래에는 2번의 건식식각 공정을 실시하던 것을 1번으로 줄여 데미지(Damage)에 대한 우려를 최소화하여 특성이 우수한 트랜지스터를 제작할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는데 있다. In addition, another object of the present invention is to reduce the damage from the conventional two times the dry etching process in order to remove the organic anti-refect coating (ARC) that is used as an anti-reflection film in the lithography process to one (Damage) The present invention provides a method for forming a metal wiring of a semiconductor device capable of manufacturing a transistor having excellent characteristics by minimizing a concern about the problem.

상기 목적을 달성하기 위하여, 본 발명에 의한 반도체 소자의 금속 배선 형성 방법은,In order to achieve the above object, the metal wiring formation method of a semiconductor device according to the present invention,

반도체 기판 또는 하부 메탈 위에 제 1 질화막, 제 1 산화막, 제 2 질화막 및 제 2 산화막을 차례로 증착시킨 후에 제 1 마스크를 이용하여 패턴을 형성하는 단계와,Depositing a first nitride film, a first oxide film, a second nitride film, and a second oxide film sequentially on the semiconductor substrate or the lower metal, and then forming a pattern using the first mask;

상기 제 1 마스크를 이용하여 제 1 식각 방법으로 상기 제 2 산화막을 패터닝하여 제 2a 산화막을 형성한 다음 상기 제 1 감광막을 제거하는 단계와.Patterning the second oxide film by a first etching method using the first mask to form a second oxide film, and then removing the first photosensitive film;

상기 결과물 위에 유기적(Organic) 안티 리펙트 코팅(ARC)막을 형성한 다음 제 2 마스크를 이용하여 패턴을 형성하는 단계와,Forming an organic anti-refect coating (ARC) film on the resultant and then forming a pattern using a second mask;

상기 제 2 마스크를 이용하여 건식식각 방법으로 상기 반도체 기판 또는 하부 메탈이 드러나도록 상기 유기적 안티 리펙트 코팅막, 상기 제 2 질화막, 상기 제 1 산화막 및 상기 제 1 질화막을 식각하여 제 2a 질화막, 제 1a 산화막 및 제 1a 질화막을 형성하는 단계와,The organic anti-reflection coating layer, the second nitride layer, the first oxide layer, and the first nitride layer are etched by using the second mask to expose the semiconductor substrate or the lower metal by a dry etching method. Forming an oxide film and a first nitride film,

상기 제 2 감광막과 상기 유기적 안티 리펙트 코팅막을 완전히 제거하는 단계와,Completely removing the second photoresist film and the organic anti-refect coating film;

상기 결과물 위에 제 1 전도체 막을 증착한 다음 상기 제 2a 산화막이 드러나도록 화학기계적연마(CMP) 공정을 실시하여 평탄화시킨 다음 제 1 전도체를 형성하는 단계를 구비한 것을 특징으로 한다.And depositing a first conductor film on the resultant, and then performing planarization by performing a chemical mechanical polishing (CMP) process to expose the second oxide film, thereby forming a first conductor.

상기 제 1 질화막은 상기 제 1 산화막에 배해 식각선택비가 높은 산화막을 이용하는 것을 특징으로 한다.The first nitride film is characterized by using an oxide film having a high etching selectivity in relation to the first oxide film.

상기 제 2 질화막은 상기 제 1 산화막과 제 2 산화막에 배해 식각선택비가 높은 산화막을 이용하는 것을 특징으로 한다.The second nitride film is characterized by using an oxide film having a high etching selectivity in addition to the first oxide film and the second oxide film.

상기 제 1 식각 방법은 습식식각 방법을 사용하는 것을 특징으로 한다.The first etching method is characterized by using a wet etching method.

상기 제 1 식각 방법은 등방성 건식식각 방법을 사용하는 것을 특징으로 한다.The first etching method is characterized by using an isotropic dry etching method.

상기 제 1 전도체 형성시 화학기계적연마(cmp) 스톱(sTOP) 층으로 제 1 전도체 증착 시의 베리어 메탈을 이용하는 것을 특징으로 한다.The barrier metal during deposition of the first conductor may be used as a chemical mechanical polishing (cmp) stop layer when forming the first conductor.

상기 목적을 달성하기 위한 본 발명의 다른 반도체 소자의 금속 배선 형성 방법은,Metal wiring formation method of another semiconductor device of the present invention for achieving the above object,

하부 메탈 위에 탑(Top) 안티 리펙트 코팅(ARC)막, 제 1 산화막, 질화막 및 제 2 산화막을 차례로 증착시킨 후에 제 1 마스크를 이용하여 패턴을 형성하는 단계와, Depositing a top anti-reflection coating (ARC) film, a first oxide film, a nitride film, and a second oxide film in order on the lower metal, and then forming a pattern using the first mask;

상기 제 1 마스크를 이용하여 제 1 식각 방법으로 상기 제 2 산화막을 패터닝하여 제 2a 산화막을 형성한 다음 상기 제 1 감광막을 제거하는 단계와.Patterning the second oxide film by a first etching method using the first mask to form a second oxide film, and then removing the first photosensitive film;

상기 결과물 위에 유기적(Organic) 안티 리펙트 코팅(ARC)막을 형성한 다음 제 2 마스크를 이용하여 패턴을 형성하는 단계와,Forming an organic anti-refect coating (ARC) film on the resultant and then forming a pattern using a second mask;

상기 제 2 마스크를 이용하여 건식식각 방법으로 상기 하부 메탈이 드러나도록 상기 유기적 안티 리펙트 코팅막, 상기 제 1 산화막 및 상기 탑(Top) 안티 리펙트 코팅(ARC)막을 식각하는 단계와,Etching the organic anti-refect coating layer, the first oxide layer, and the top anti-refect coating (ARC) layer to expose the lower metal by dry etching using the second mask;

상기 제 2 감광막과 상기 유기적 안티 리펙트 코팅막을 완전히 제거하는 단계와,Completely removing the second photoresist film and the organic anti-refect coating film;

상기 결과물 위에 제 1 전도체 막을 증착한 다음 상기 제 2a 산화막이 드러나도록 화학기계적연마(CMP) 공정을 실시하여 평탄화시킨 다음 제 1 전도체를 형성하는 단계를 구비한 것을 특징으로 한다.And depositing a first conductor film on the resultant, and then performing planarization by performing a chemical mechanical polishing (CMP) process to expose the second oxide film, thereby forming a first conductor.

상기 탑(Top) 안티 리펙트 코팅(ARC)막은 티타늄질소(TiN)를 이용하는 것을 특징으로 한다.The top anti-refect coating (ARC) film is characterized by using titanium nitrogen (TiN).

상기 탑(Top) 안티 리펙트 코팅(ARC)막은 티타늄(Ti)/티타늄질소(TiN)를 이용하는 것을 특징으로 한다.The top anti-reflection coating (ARC) film is characterized by using titanium (Ti) / titanium nitrogen (TiN).

이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.In addition, in all the drawings for demonstrating an embodiment, the thing with the same function uses the same code | symbol, and the repeated description is abbreviate | omitted.

도 1 내지 도 5는 본 발명에 의한 금속 배선 형성 방법을 도시한 제조공정 단면도이다.1 to 5 are sectional views of the manufacturing process showing the metal wiring forming method according to the present invention.

상기 도면을 참조하여 본 발명의 공정 순서를 설명하기로 한다.The process sequence of the present invention will be described with reference to the drawings.

먼저, 도 1을 참조하면, 반도체 기판 또는 하부 메탈(1) 위에 제 1 질화막(3), 제 1 산화막(5), 제 2 질화막(7) 및 제 2 산화막(9)을 차례로 증착시킨 후 제 1 마스크(30)를 이용하여 소정 패턴을 형성한다.First, referring to FIG. 1, a first nitride film 3, a first oxide film 5, a second nitride film 7, and a second oxide film 9 are sequentially deposited on a semiconductor substrate or a lower metal 1. A predetermined pattern is formed using one mask 30.

도 2를 참조하면, 메탈 패턴을 형성하기 위해 상기 제 1 마스크(30)를 이용하여 습식식각 방법으로 상기 제 2 산화막(9)을 패터닝하여 제 2 산화막(9')을 형성한 다음 상기 제 1 감광막(30)을 제거한다.2, in order to form a metal pattern, the second oxide layer 9 is patterned by a wet etching method using the first mask 30 to form a second oxide layer 9 ′, and then the first oxide layer is formed. The photosensitive film 30 is removed.

도 3을 참조하면, 도 2의 결과물 위에 유기적(Organic) 안티 리펙트 코팅(ARC)막(38)을 형성한 다음 제 2 마스크(40)를 형성한다. 다음, 상기 제 2 마스크(40)를 이용하여 패턴을 형성한다.Referring to FIG. 3, an organic anti-refect coating (ARC) film 38 is formed on the resultant of FIG. 2, and then a second mask 40 is formed. Next, a pattern is formed using the second mask 40.

도 4를 참조하면, 상기 제 2 마스크(40)를 이용하여 건식식각 방법으로 상기 반도체 기판 또는 하부 메탈(1)이 드러나도록 상기 유기적(Organic) 안티 리펙트 코팅(ARC)막(38), 상기 제 2 질화막(7), 상기 제 1 산화막(5) 및 상기 제 1 질화막(3)을 식각하여 제 2 질화막(7'), 제 1 산화막(5') 및 제 1 질화막(3')을 형성한다.Referring to FIG. 4, the organic anti-refect coating (ARC) layer 38, which exposes the semiconductor substrate or the lower metal 1 by a dry etching method using the second mask 40, the The second nitride film 7, the first oxide film 5, and the first nitride film 3 are etched to form a second nitride film 7 ′, a first oxide film 5 ′, and a first nitride film 3 ′. do.

그 다음, 상기 제 2 감광막(40)과 상기 유기적(Organic) 안티 리펙트 코팅(ARC)막(38)을 완전히 제거한다.Next, the second photoresist film 40 and the organic anti-refect coating (ARC) film 38 are completely removed.

도 5를 참조하면, 도 4의 결과물 위에 제 1 전도체 막을 증착한 다음 상기 제 2 산화막(9')이 드러나도록 화학기계적연마(Chemical Mechanical Polishing: CMP) 공정을 실시하여 평탄화시킨 다음 제 1 전도체(11)를 형성한다.Referring to FIG. 5, a first conductor film is deposited on the resultant of FIG. 4, and then planarized by a chemical mechanical polishing (CMP) process to expose the second oxide film 9 ′, followed by planarization. 11) form.

이상에서 설명한 바와 같이, 본 발명에 의한 반도체 소자의 금속 배선 형성 방법에 의하면, 습식 공정을 이용하여 듀얼 다마신(Dual Damascene) 공정의 프로필(Profile)을 보다 완만하게 가져 감으로써, 리소그라피 공정에서 반사방지막으로 이용되고 있는 유기적 안티 리펙트 코팅(Organic Anti-Reflect Coating) 제거를 용이하게 하여 소자의 신뢰성을 향상시킬 수 있다.As described above, according to the method for forming the metal wiring of the semiconductor device according to the present invention, the profile of the dual damascene process is more gentle by using the wet process, thereby reflecting in the lithography process. The reliability of the device can be improved by facilitating the removal of the organic anti-reflective coating, which is used as a barrier.

또한, 리소그라피 공정에서 반사방지막으로 이용되고 있는 유기적 안티 리펙트 코팅(Organic Anti-Reflect Coating) 제거를 위해 종래에는 2번의 건식식각 공정을 실시하던 것을 본 발명에서는 1번으로 줄여 데미지(Damage)에 대한 우려를 최소화함으로써 특성이 우수한 트랜지스터를 제작할 수 있다.In addition, to remove the organic anti-reflective coating (Organic Anti-Reflect Coating), which is used as an anti-reflection coating in the lithography process, the conventional dry etching process was performed twice to 1 in the present invention to reduce damage (Damage) By minimizing the concern, it is possible to fabricate transistors with excellent characteristics.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, preferred embodiments of the present invention are disclosed for the purpose of illustration, those skilled in the art will be able to various modifications, changes, additions, etc. within the spirit and scope of the present invention, these modifications and changes should be seen as belonging to the following claims. something to do.

도 1 내지 도 5는 본 발명에 의한 금속 배선 형성 방법을 도시한 제조공정 단면도1 to 5 are cross-sectional views of a manufacturing process showing a metal wiring forming method according to the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1 : 반도체 기판 또는 하부 메탈1: semiconductor substrate or bottom metal

3, 3' : 제 1 질화막 5, 5' : 제 1 산화막3, 3 ': first nitride film 5, 5': first oxide film

7, 7' : 제 2 질화막 9, 9' : 제 2 산화막7, 7 ': second nitride film 9, 9': second oxide film

11 : 제 1 전도체 11: first conductor

38 : 유기적 안티 리펙트 코팅(Organic Anti-Reflect Coating)38: Organic Anti-Reflect Coating

40 : 제 1 마스크 또는 제 1 감광막40: first mask or first photosensitive film

Claims (9)

반도체 소자의 금속 배선 형성 방법에 있어서,In the metal wiring formation method of a semiconductor element, 반도체 기판 또는 하부 메탈 위에 제 1 질화막, 제 1 산화막, 제 2 질화막 및 제 2 산화막을 차례로 증착시킨 후에 제 1 마스크를 이용하여 패턴을 형성하는 단계와,Depositing a first nitride film, a first oxide film, a second nitride film, and a second oxide film sequentially on the semiconductor substrate or the lower metal, and then forming a pattern using the first mask; 상기 제 1 마스크를 이용하여 제 1 식각 방법으로 상기 제 2 산화막을 패터닝하여 제 2a 산화막을 형성한 다음 상기 제 1 감광막을 제거하는 단계와.Patterning the second oxide film by a first etching method using the first mask to form a second oxide film, and then removing the first photosensitive film; 상기 결과물 위에 유기적(Organic) 안티 리펙트 코팅(ARC)막을 형성한 다음 제 2 마스크를 이용하여 패턴을 형성하는 단계와,Forming an organic anti-refect coating (ARC) film on the resultant and then forming a pattern using a second mask; 상기 제 2 마스크를 이용하여 건식식각 방법으로 상기 반도체 기판 또는 하부 메탈이 드러나도록 상기 유기적 안티 리펙트 코팅막, 상기 제 2 질화막, 상기 제 1 산화막 및 상기 제 1 질화막을 식각하여 제 2a 질화막, 제 1a 산화막 및 제 1a 질화막을 형성하는 단계와,The organic anti-reflection coating layer, the second nitride layer, the first oxide layer, and the first nitride layer are etched by using the second mask to expose the semiconductor substrate or the lower metal by a dry etching method. Forming an oxide film and a first nitride film, 상기 제 2 감광막과 상기 유기적 안티 리펙트 코팅막을 완전히 제거하는 단계와,Completely removing the second photoresist film and the organic anti-refect coating film; 상기 결과물 위에 제 1 전도체 막을 증착한 다음 상기 제 2a 산화막이 드러나도록 화학기계적연마(CMP) 공정을 실시하여 평탄화시킨 다음 제 1 전도체를 형성하는 단계를 구비한 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법. And depositing a first conductor film on the resultant, performing a planarization by chemical mechanical polishing (CMP) process to expose the second oxide film, and then forming a first conductor. Way. 제 1 항에 있어서, The method of claim 1, 상기 제 1 질화막은 상기 제 1 산화막에 배해 식각선택비가 높은 산화막을 이용하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.And the first nitride film uses an oxide film having a high etching selectivity in relation to the first oxide film. 제 1 항에 있어서, The method of claim 1, 상기 제 2 질화막은 상기 제 1 산화막과 제 2 산화막에 배해 식각선택비가 높은 산화막을 이용하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.And the second nitride film uses an oxide film having a high etch selectivity in relation to the first oxide film and the second oxide film. 제 1 항에 있어서, The method of claim 1, 상기 제 1 식각 방법은 습식식각 방법을 사용하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The first etching method is a method of forming a metal wiring of a semiconductor device, characterized in that the wet etching method. 제 1 항에 있어서, The method of claim 1, 상기 제 1 식각 방법은 등방성 건식식각 방법을 사용하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The first etching method is an isotropic dry etching method using a metal wiring forming method of the semiconductor device. 제 1 항에 있어서, The method of claim 1, 상기 제 1 전도체 형성시 화학기계적연마(cmp) 스톱(sTOP) 층으로 제 1 전도체 증착 시의 베리어 메탈을 이용하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.And using a barrier metal during deposition of the first conductor as a chemical mechanical polishing (cmp) stop layer when forming the first conductor. 반도체 소자의 금속 배선 형성 방법에 있어서,In the metal wiring formation method of a semiconductor element, 하부 메탈 위에 탑(Top) 안티 리펙트 코팅(ARC)막, 제 1 산화막, 질화막 및 제 2 산화막을 차례로 증착시킨 후에 제 1 마스크를 이용하여 패턴을 형성하는 단계와,Depositing a top anti-reflection coating (ARC) film, a first oxide film, a nitride film, and a second oxide film in order on the lower metal, and then forming a pattern using the first mask; 상기 제 1 마스크를 이용하여 제 1 식각 방법으로 상기 제 2 산화막을 패터닝하여 제 2a 산화막을 형성한 다음 상기 제 1 감광막을 제거하는 단계와.Patterning the second oxide film by a first etching method using the first mask to form a second oxide film, and then removing the first photosensitive film; 상기 결과물 위에 유기적(Organic) 안티 리펙트 코팅(ARC)막을 형성한 다음 제 2 마스크를 이용하여 패턴을 형성하는 단계와,Forming an organic anti-refect coating (ARC) film on the resultant and then forming a pattern using a second mask; 상기 제 2 마스크를 이용하여 건식식각 방법으로 상기 하부 메탈이 드러나도록 상기 유기적 안티 리펙트 코팅막, 상기 제 1 산화막 및 상기 탑(Top) 안티 리펙트 코팅(ARC)막을 식각하는 단계와,Etching the organic anti-refect coating layer, the first oxide layer, and the top anti-refect coating (ARC) layer to expose the lower metal by dry etching using the second mask; 상기 제 2 감광막과 상기 유기적 안티 리펙트 코팅막을 완전히 제거하는 단계와,Completely removing the second photoresist film and the organic anti-refect coating film; 상기 결과물 위에 제 1 전도체 막을 증착한 다음 상기 제 2a 산화막이 드러나도록 화학기계적연마(CMP) 공정을 실시하여 평탄화시킨 다음 제 1 전도체를 형성하는 단계를 구비한 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법. And depositing a first conductor film on the resultant, performing a planarization by chemical mechanical polishing (CMP) process to expose the second oxide film, and then forming a first conductor. Way. 제 7 항에 있어서, The method of claim 7, wherein 상기 탑(Top) 안티 리펙트 코팅(ARC)막은 티타늄질소(TiN)를 이용하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The top anti-refect coating (ARC) film is a metal wiring forming method of a semiconductor device, characterized in that using titanium nitrogen (TiN). 제 7 항에 있어서, The method of claim 7, wherein 상기 탑(Top) 안티 리펙트 코팅(ARC)막은 티타늄(Ti)/티타늄질소(TiN)를 이용하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The top anti-reflection coating (ARC) film is a method of forming a metal wiring of a semiconductor device, characterized in that using titanium (Ti) / titanium nitrogen (TiN).
KR10-2001-0081783A 2001-12-20 2001-12-20 Method of making metal wiring in semiconductor device KR100480369B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0081783A KR100480369B1 (en) 2001-12-20 2001-12-20 Method of making metal wiring in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0081783A KR100480369B1 (en) 2001-12-20 2001-12-20 Method of making metal wiring in semiconductor device

Publications (2)

Publication Number Publication Date
KR20030050992A KR20030050992A (en) 2003-06-25
KR100480369B1 true KR100480369B1 (en) 2005-04-06

Family

ID=29576804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0081783A KR100480369B1 (en) 2001-12-20 2001-12-20 Method of making metal wiring in semiconductor device

Country Status (1)

Country Link
KR (1) KR100480369B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562314B1 (en) * 2003-10-06 2006-03-17 동부아남반도체 주식회사 A semiconductor device, and a manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006119024A (en) 2004-10-22 2006-05-11 Tokyo Electron Ltd Probe and its manufacturing method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004275A (en) * 1999-06-28 2001-01-15 김영환 Method of manufacturing a semiconductor device
KR20010065342A (en) * 1999-12-29 2001-07-11 박종섭 Method for forming mutilayered metal line in semiconductor device
KR20010081436A (en) * 2000-02-14 2001-08-29 윤종용 Method of forming a damascene metal line in a semiconductor device
KR20020096678A (en) * 2001-06-21 2002-12-31 주식회사 하이닉스반도체 Method for forming the dual damascene line

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004275A (en) * 1999-06-28 2001-01-15 김영환 Method of manufacturing a semiconductor device
KR20010065342A (en) * 1999-12-29 2001-07-11 박종섭 Method for forming mutilayered metal line in semiconductor device
KR20010081436A (en) * 2000-02-14 2001-08-29 윤종용 Method of forming a damascene metal line in a semiconductor device
KR20020096678A (en) * 2001-06-21 2002-12-31 주식회사 하이닉스반도체 Method for forming the dual damascene line

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562314B1 (en) * 2003-10-06 2006-03-17 동부아남반도체 주식회사 A semiconductor device, and a manufacturing method thereof

Also Published As

Publication number Publication date
KR20030050992A (en) 2003-06-25

Similar Documents

Publication Publication Date Title
US6184142B1 (en) Process for low k organic dielectric film etch
US20070134917A1 (en) Partial-via-first dual-damascene process with tri-layer resist approach
JPH1187502A (en) Manufacture of semiconductor device
US20060113278A1 (en) Bilayered metal hardmasks for use in dual damascene etch schemes
US6159661A (en) Dual damascene process
US7659196B2 (en) Soluble hard mask for interlayer dielectric patterning
US7649264B2 (en) Hard mask for low-k interlayer dielectric patterning
TW200414425A (en) Manufacturing method of semiconductor device
KR100480369B1 (en) Method of making metal wiring in semiconductor device
US20040048203A1 (en) Method of manufacturing a semiconductor device for high speed operation and low power consumption
US20230005751A1 (en) Tip-to-tip graphic preparation method
KR100436288B1 (en) Method of manufacturing a capacitor in a semiconductor device
JP3704030B2 (en) Manufacturing method of semiconductor device
KR100365936B1 (en) Method for forming via contact in semiconductor device
KR0166508B1 (en) Metal wiring forming method of semiconductor device
KR20070034294A (en) Via hole formation method using dual damascene process
KR100219062B1 (en) Process for forming metal interconnector of semiconductor device
KR19990060819A (en) Metal wiring formation method of semiconductor device
KR100324596B1 (en) A method for forming damascene type metal wire in semiconductor device
KR100296132B1 (en) Method for forming metal wiring of semiconductor device using large machine
KR100406741B1 (en) Fabrication method of semiconductor device
KR100458589B1 (en) Fabrication method of semiconductor device
KR20060039571A (en) Fabrication method of metal line
KR100882424B1 (en) Dual damascene using high viscosity photoresist
KR20030051014A (en) Method of manufacturing via contact in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee