KR100479824B1 - 반도체 소자의 노광 마스크 - Google Patents

반도체 소자의 노광 마스크 Download PDF

Info

Publication number
KR100479824B1
KR100479824B1 KR10-2002-0060173A KR20020060173A KR100479824B1 KR 100479824 B1 KR100479824 B1 KR 100479824B1 KR 20020060173 A KR20020060173 A KR 20020060173A KR 100479824 B1 KR100479824 B1 KR 100479824B1
Authority
KR
South Korea
Prior art keywords
exposure mask
mask
exposure
pattern
membrane layer
Prior art date
Application number
KR10-2002-0060173A
Other languages
English (en)
Other versions
KR20040029765A (ko
Inventor
최재승
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0060173A priority Critical patent/KR100479824B1/ko
Publication of KR20040029765A publication Critical patent/KR20040029765A/ko
Application granted granted Critical
Publication of KR100479824B1 publication Critical patent/KR100479824B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Electron Beam Exposure (AREA)

Abstract

본 발명은 반도체 소자의 노광 마스크에 관한 것으로, 특히 SCALPEL(Scattering with Angular Limitation Projection Electron-beam Lithography) 공정에 마스크 패턴(Pattern)이 없는 노광 마스크가 추가 구성됨으로써, 종래의 SCALPEL 공정 중에 발생하는 스티칭(Stitching) 불량 현상을 방지하고, 외부로부터의 결함을 차단하여 소자의 수율 및 신뢰성을 향상시키는 기술이다.

Description

반도체 소자의 노광 마스크{A illumination mask of semiconductor device}
본 발명은 반도체 소자의 노광 마스크(Mask)에 관한 것으로, 특히 SCALPEL(Scattering with Angular Limitation Projection Electron-beam Lithography) 기술을 이용한 포토리소그래피(Photo-lithography) 공정에 마스크 패턴(Pattern)이 없는 노광 마스크가 추가 구성되어 소자의 수율 및 신뢰성을 향상시키는 반도체 소자의 노광 마스크에 관한 것이다.
도 1은 일반적인 SCALPEL 기술의 원리를 도시한 개략도이다.
도 1을 참조하면, SCALPEL 기술은 전자빔(11)을 변조하기 위한 노광 마스크(13), 상기 노광 마스크(13)로부터 투사된 전자빔(11)을 축소하고 포커싱(Focusing)하기 위한 투사 렌즈(15), 상기 투사 렌즈(15)로부터 투사된 전자빔(11) 중 강하게 산란된 전자를 필터링(Filtering)하기 위한 개구 필터(17)로 구성되고, 상기 개구 필터(17) 하측에 웨이퍼(19)가 위치하게 된다.
그리고, 도 2는 종래의 노광 마스크를 도시한 단면도이고, 도 3은 종래의 노광 마스크가 지지 링 상에 탑재된 형상을 도시한 사시도이고, 도 4는 종래의 노광 마스크를 도시한 배면도이다.
도 2, 도 3 및 도 4에서와 같이, 상기 노광 마스크(도 1의 13)는 사각틀이 구비된 원형의 지지 링(31) 상에 탑재되는데, 상기 노광 마스크(도 1의 13)는 마스크 패턴이 형성될 영역인 윈도우 영역(20)이 정의된 실리콘 기판의 지지대(21) 상에 형성된 멤브레인(Membrane)층(23)과 산란층(25)으로 구성된다. 이때, 상기 지지대(21)는 빔 가열 효과 및 패턴 위치 오차를 최소화하고 기계적 강성 및 강도를 제공하기 위해 사용되며, 상기 지지대(21)에 의해 마스크의 패턴들이 각각 분리된다.
그리고, 상기 산란층(25)은 상기 멤브레인층(23)의 원자수보다 높은 원자수를 갖는 재료로 형성된다.
즉, 상기 산란층(25)은 원자 번호가 높은 물질(예를 들어, 텅스텐(W))로 만들어지는 반면에 상기 멤브레인층(23)은 원자번호가 낮은 물질(예를 들어, 실리콘 질화물)로 만들어진다.
상기와 같이 구성된 상기 노광 마스크(도 1의 13)에 전자빔(도 1의 11)이 통과할 경우, 상기 멤브레인층(23)과 산란층(25)을 통과하는 제 1 전자(도 1의 A)는 상기 멤브레인층(21)만을 통과하는 제 2 전자(도 1의 B)보다 더 강하게 산란된다.
왜냐하면, 낮은 원자 번호를 가진 물질로 구성된 상기 멤브레인층(23)만을 통과하는 제 2 전자(도 1의 B)는 입사하는 전자들이 작은 각도로 산란되고, 상기 멤브레인층(23)과 높은 원자 번호를 가진 물질로 구성된 상기 산란층(25)을 모두 통과하는 제 1 전자(도 1의 A)는 입사하는 전자들이 큰 각도로 산란되기 때문이다.
그리고, 상기 개구 필터(도 1의 17)에서 상기 제 2 전자(도 1의 B)는 약간의 변화만 주어 통과시키고 상기 제 1 전자(도 1의 A)는 선택적으로 차단시킨다.
즉, 유한 임계각 이하인 산란각을 갖는 전자는 상기 개구 필터(도 1의 17)에 의해 통과되는 동안에 유한 임계각 이상으로 산란되는 전자는 상기 개구 필터(도 1의 17)를 관통하지 못한다.
그리고, 상기 개구 필터(도 1의 17)를 관통한 전자는 상기 웨이퍼(도 1의 19)로 투사된다.
따라서, 상기 웨이퍼(도 1의 19)상에 이미지 형성은 상기 노광 마스크(도 1의 13)를 제조하는데 사용된 재료들의 서로 다른 산란 특성을 이용하여 이루어진다.
도 5는 종래의 노광 마스크를 사용하여 두 개의 마스크 패턴을 각각 사용한 두 번의 노광 공정을 도시한 개략도이고, 도 6은 도 5의 노광 공정을 사용한 리소그래피 공정으로 웨이퍼 상에 형성된 패턴을 도시한 개략도이다.
도 5 및 도 6을 참조하면, 상술한 종래 반도체 소자의 노광 마스크를 사용하는 SCALPEL 기술을 이용한 포토리소그래피 공정에 있어서, 상기 웨이퍼(도 1의 19) 상에 패턴을 형성하기 위해, 상기 지지대(도 3의 21)에 의해 각각 분리된 마스크의 패턴들이 결합되어야 하지만, 플레이스먼트 에러(Placement error), 빔 블러(Beam blur) 등과 같은 요인에 의해 도 5에서와 같이, 이미지의 연결이 매끄럽지 못하게 되어 도 6에서와 같이, 오목한 프로파일(Profile)을 갖는 패턴(29)이 형성되는 스티칭(Stitching) 불량 현상이 발생된다.
여기서, 노광 마스크 자체의 크기를 크게 하여 플레이스먼트 에러가 발생되어도 노광 마스크와 노광 마스크를 서로 오버랩(Overlap)시켜 노광함으로써, 상기 오목한 프로파일을 갖는 패턴(29)이 형성되는 스티칭 불량 현상을 방지 할 수 있었다.
그러나, 오버랩되어 노광된 부위의 노광 에너지가 너무 커 볼록한 프로파일을 갖는 패턴이 형성되는 스티칭 불량 현상이 발생되기 때문에 소자의 수율 및 신뢰성이 저하되는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 SCALPEL 기술을 이용한 포토리소그래피 공정에 마스크 패턴이 없는 노광 마스크가 추가 구성됨으로써, 스티칭 불량 현상을 방지하는 반도체 소자의 노광 마스크를 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위한 본 발명은, 소정의 마스크 패턴이 구비된 제 1 노광 마스크와,상기 제 1 노광 마스크 상부에 또는 하부에 구비되는 제 2 노광 마스크를 포함하되,
상기 제 2 노광 마스크 중앙부에 트렌치가 형성되어 상기 제 1 노광 마스크의 에지부와 대응되는 부분이 패턴이 형성될 중앙부와 대응되는 부분보다 두꺼운 멤브레인층을 구비하는 것을 특징으로 하는 반도체 소자의 노광 마스크를 제공하는 것과,
삭제
상기 제 1 노광 마스크 에지부의 노광 에너지를 줄이기 위한 상기 제 2 노광 마스크의 멤브레인층은 500 ∼ 2000Å의 두께로 형성되는 것과,
상기 제 1, 제 2 노광 마스크에 사용되는 멤브레인층은 Si3N4, SiC, BC, BN으로 이루어진 군에서 임으로 선택되는 하나 또는 둘 이상의 물질로 형성되는 것을 특징으로 한다.
본 발명의 원리는 SCALPEL 기술을 이용한 포토리소그래피 공정에 있어서, 패턴 형성을 위한 제 1 노광 마스크의 상부 또는 하부에 마스크 패턴이 없는 제 2 노광 마스크가 부착되거나 제 1 노광 마스크 상측 또는 하측에 제 2 노광 마스크가 배치됨으로써, 종래의 SCALPEL 기술을 이용한 포토리소그래피 공정에서 노광 마스크와 노광 마스크가 서로 오버랩되어 노광된 부위의 노광 에너지를 상기 제 2 노광 마스크에 의해 줄여 볼록한 프로파일을 갖는 패턴이 형성되는 스티칭 불량 현상을 방지하고, 상기 제 2 노광 마스크에 의해 외부로부터의 결함을 차단하여 소자의 수율 및 신뢰성을 향상시키기 위한 것이다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 7은 본 발명의 실시 예에 따른 노광 마스크를 도시한 단면도이다.
도 7을 참조하면, SCALPEL 기술을 이용한 포토리소그래피 공정에 있어서, 패턴을 형성하는 마스크인 제 1 노광 마스크(101)와 패턴을 형성하기 위한 것이 아니라 에너지 콘트라스트를 선택적으로 줄이기 위한 제 2 노광 마스크(103)가 지지 링(도 3의 31) 상에 각각 탑재된 다음, 상기 제 1 노광 마스크(101)의 상에 이격되어 상기 제 2 노광 마스크(103)가 배치되어 공정에 사용된다.
여기서, 상기 제 1 노광 마스크(101) 하부에 이격되어 상기 제 2 노광 마스크(103)가 배치될 수 있다.
또한, 상기 제 1 노광 마스크(101) 상부에 또는 하부에 실버 페이스트(Silver paste)와 같은 접착제를 사용하여 상기 제 2 노광 마스크(103)가 접착될 수 있다. 상기 접착된 두 노광 마스크는 지지 링(도 3의 31) 상에 탑재되어 공정에 사용된다.
도 8a 내지 도 8e는 본 발명의 실시 예에 따른 제 1 노광 마스크의 형성 방법을 도시한 단면도이다.
도 8a를 참조하면, 지지대인 실리콘 기판(51)의 양면 즉, 상부와 하부 각각에 Si3N4의 제 1, 제 2 멤브레인층(53,55)을 형성한다.
도 8b를 참조하면, 상기 백사이드 윈도우(Backside window) 영역의 제 2 멤브레인층(55)을 식각하여 상기 실리콘 기판(51)을 노출시킨다.
도 8c를 참조하면, 상기 제 1 멤브레인층(53) 상에 제 1 크롬층(57), 텅스텐층(59) 및 제 2 크롬층(61)을 순차적으로 형성한다.
여기서, 상기 제 1 크롬층(57)과 텅스텐층(59)은 입사하는 전자들을 큰 각도로 산란시키는 스캐터(Scatterer) 역할을 하고, 상기 제 2 크롬층(61)은 후속 공정에서 습식으로 진행되는 상기 실리콘 기판(51)의 백사이드 식각 공정 시 상기 제 1 멤브레인층(53)을 보호하기 위한 보호막 역할을 한다.
도 8d를 참조하면, 상기 도 8b에서 식각된 제 2 멤브레인층(55)을 마스크로 KOH 용액을 사용한 백사이드 식각 공정에 의해 상기 실리콘 기판(51)을 식각하여 백사이드 윈도우 영역을 정의한다.
도 8e를 참조하면, 상기 제 2 크롬층(61)을 제거하고, 소정 패턴용 마스크를 사용한 사진식각 공정으로 상기 텅스텐층(59)을 식각한다.
도 9a 내지 도 9d는 본 발명의 실시 예에 따른 제 2 노광 마스크의 형성 방법을 도시한 단면도이다.
도 9a를 참조하면, 지지대인 실리콘 기판(51)의 양면 즉, 상부와 하부 각각에 Si3N4의 제 1, 제 2 멤브레인층(53,55)을 형성한다. 이때, 상기 제 1 멤브레인층(53)은 500 ∼ 2000Å의 두께를 갖는다.
그리고, 상기 백사이드 윈도우 영역의 제 2 멤브레인층(55)을 식각하여 상기 실리콘 기판(51)을 노출시킨다.
도 9b를 참조하면, 상기 제 1 멤브레인층(53) 상에 크롬층(71)을 형성한다.
여기서, 상기 크롬층(71)은 후속 공정에서 습식으로 진행되는 상기 실리콘 기판(51)의 백사이드 식각 공정 시 상기 제 1 멤브레인층(53)을 보호하기 위한 보호막 역할을 한다.
도 9c를 참조하면, 상기 도 9a에서 식각된 제 2 멤브레인층(55)을 마스크로 KOH 용액을 사용한 백사이드 식각 공정으로 상기 실리콘 기판(51)을 식각하여 백사이드 윈도우 영역을 정의한다.
도 9d를 참조하면, 상기 크롬층(71)을 제거하고, 상기 제 1 멤브레인층(53) 상에 감광막을 도포한다.
그리고, 상기 감광막을 전자 에너지를 줄이는 부위에만 남도록 선택적으로 노광하고 현상하여 감광막 패턴(73)을 형성한다.
이어, 상기 감광막 패턴(73)을 마스크로 상기 제 1 멤브레인층(53)을 식각하여 트렌치(75)를 형성한다. 이때, 상기 트렌치(75)의 형성으로 전자 에너지를 선택적으로 줄일 수 있다.
그리고, 도 9d의 후속 공정에서 상기 감광막 패턴(73)을 제거한다.
상술한 본 발명에 있어서, 상기 제 1, 제 2 노광 마스크(101.103)에 사용되는 멤브레인층의 재질로 Si3N4와 같은 SixNy 및 SiC, BC, BN 등과 같은 입사하는 전자들의 에너지 손실을 작게할 수 있는 물질을 사용한다.
도 10은 본 발명의 노광 마스크를 사용하여 두 개의 마스크 패턴을 각각 사용한 두 번의 노광 공정을 도시한 개략도이고, 도 11은 도 10의 노광 공정을 사용한 리소그래피 공정으로 웨이퍼 상에 형성된 패턴을 도시한 개략도이다.
상술한 본 발명의 실시 예에 따른 반도체 소자의 노광 마스크를 사용하는 SCALPEL 기술을 이용한 포토리소그래피 공정에 있어서, 제 1 노광 마스크(도 7의 101)의 에지 부위에 위치한 제 2 노광 마스크(도 7의 103)의 멤브레인층 두께가 다른 부위에 비해 두껍다. 그에 따라 제 1 노광 마스크(도 7의 101) 에지 부위의 에너지를 줄일 수 있다. 이때, 제 2 노광 마스크(도 7의 103)의 멤브레인층 두께에 따라 에너지의 감소량이 제어된다.
상술한 바와 같이, 제 1 노광 마스크(도 7의 101)의 에지 부위간에 오버랩시켜 노광할 경우 도 10에서와 같이, 상기 오버랩되어 중복 노광된 부위(104)는 제 2 노광 마스크(도 7의 103)에 의해 노광 에너지가 줄어 이미지의 연결이 매끄럽게 됨으로 도 11에서와 같이, 프로파일이 양호한 패턴(105)이 형성된다.
본 발명의 반도체 소자의 노광 마스크는 SCALPEL 기술을 이용한 포토리소그래피 공정에 있어서, 패턴 형성을 위한 제 1 노광 마스크의 상부 또는 하부에 마스크 패턴이 없는 제 2 노광 마스크가 부착되거나 제 1 노광 마스크 상측 또는 하측에 제 2 노광 마스크가 배치됨으로써, 상기 제 2 노광 마스크에 의해 종래의 SCALPEL 기술을 이용한 포토리소그래피 공정 중에 발생하는 스티칭 불량 현상을 방지하고, 외부로부터의 결함을 차단하여 소자의 수율 및 신뢰성을 향상시키는 효과가 있다.
도 1은 일반적인 SCALPEL 기술의 원리를 도시한 개략도.
도 2는 종래의 노광 마스크를 도시한 단면도.
도 3은 종래의 노광 마스크가 지지 링 상에 탑재된 형상을 도시한 사시도.
도 4는 종래의 노광 마스크를 도시한 배면도.
도 5는 종래의 노광 마스크를 사용하여 두 개의 마스크 패턴을 각각 사용한 두 번의 노광 공정을 도시한 개략도.
도 6은 도 5의 노광 공정을 사용한 리소그래피 공정으로 웨이퍼 상에 형성된 패턴을 도시한 개략도.
도 7은 본 발명의 실시 예에 따른 노광 마스크를 도시한 단면도.
도 8a 내지 도 8e는 본 발명의 실시 예에 따른 제 1 노광 마스크의 형성 방법을 도시한 단면도.
도 9a 내지 도 9d는 본 발명의 실시 예에 따른 제 2 노광 마스크의 형성 방법을 도시한 단면도.
도 10은 본 발명의 노광 마스크를 사용하여 두 개의 마스크 패턴을 각각 사용한 두 번의 노광 공정을 도시한 개략도.
도 11은 도 10의 노광 공정을 사용한 리소그래피 공정으로 웨이퍼 상에 형성된 패턴을 도시한 개략도.
< 도면의 주요 부분에 대한 부호의 설명 >
11: 전자빔 13: 노광 마스크
15: 투사 렌즈 17: 개구 필터
19: 웨이퍼 20: 윈도우 영역
21: 지지대 23: 멤브레인층
25: 산란층 29: 오목한 프로파일을 갖는 패턴
31:지지 링 51: 실리콘 기판
53: 제 1 멤브레인층 55: 제 2 멤브레인층
57: 제 1 크롬층 59: 텅스텐층
61: 제 2 크롬층 71: 크롬층
73: 감광막 패턴 101: 제 1 노광 마스크
103: 제 2 노광 마스크 104: 중복 노광된 부위
105: 프로파일이 양호한 패턴

Claims (3)

  1. 소정의 마스크 패턴이 구비된 제 1 노광 마스크와,
    상기 제 1 노광 마스크 상부에 또는 하부에 구비되는 제 2 노광 마스크를 포함하되,
    상기 제 2 노광 마스크 중앙부에 트렌치가 형성되어 상기 제 1 노광 마스크의 에지부와 대응되는 부분이 패턴이 형성될 중앙부와 대응되는 부분보다 두꺼운 멤브레인층을 구비하는 것을 특징으로 하는 반도체 소자의 노광 마스크.
  2. 제 1 항에 있어서,
    상기 제 1 노광 마스크 에지부의 노광 에너지를 줄이기 위한 상기 제 2 노광 마스크의 멤브레인층은 500 ∼ 2000Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 마스크.
  3. 제 1 항에 있어서,
    상기 제 1, 제 2 노광 마스크에 사용되는 멤브레인층은 Si3N4, SiC, BC, BN으로 이루어진 군에서 임으로 선택되는 하나 또는 둘 이상의 물질로 형성되는 것을 특징으로 하는 반도체 소자의 마스크.
KR10-2002-0060173A 2002-10-02 2002-10-02 반도체 소자의 노광 마스크 KR100479824B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0060173A KR100479824B1 (ko) 2002-10-02 2002-10-02 반도체 소자의 노광 마스크

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0060173A KR100479824B1 (ko) 2002-10-02 2002-10-02 반도체 소자의 노광 마스크

Publications (2)

Publication Number Publication Date
KR20040029765A KR20040029765A (ko) 2004-04-08
KR100479824B1 true KR100479824B1 (ko) 2005-03-31

Family

ID=37331123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0060173A KR100479824B1 (ko) 2002-10-02 2002-10-02 반도체 소자의 노광 마스크

Country Status (1)

Country Link
KR (1) KR100479824B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130595A (ja) * 1993-11-04 1995-05-19 Hitachi Ltd 電子線描画装置
JPH07326573A (ja) * 1994-04-06 1995-12-12 Hitachi Ltd パターン形成方法および投影露光装置
JPH10189416A (ja) * 1996-12-26 1998-07-21 Hitachi Ltd パターン形成方法及び装置
US5942760A (en) * 1997-11-03 1999-08-24 Motorola Inc. Method of forming a semiconductor device utilizing scalpel mask, and mask therefor
KR20000060497A (ko) * 1999-03-16 2000-10-16 김영환 리쏘그래피용 마스크 및 그 제조방법
KR20010051092A (ko) * 1999-10-18 2001-06-25 가네꼬 히사시 하전입자선 묘화장치 및 하전입자선 묘화방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130595A (ja) * 1993-11-04 1995-05-19 Hitachi Ltd 電子線描画装置
JPH07326573A (ja) * 1994-04-06 1995-12-12 Hitachi Ltd パターン形成方法および投影露光装置
JPH10189416A (ja) * 1996-12-26 1998-07-21 Hitachi Ltd パターン形成方法及び装置
US5942760A (en) * 1997-11-03 1999-08-24 Motorola Inc. Method of forming a semiconductor device utilizing scalpel mask, and mask therefor
KR20000060497A (ko) * 1999-03-16 2000-10-16 김영환 리쏘그래피용 마스크 및 그 제조방법
KR20010051092A (ko) * 1999-10-18 2001-06-25 가네꼬 히사시 하전입자선 묘화장치 및 하전입자선 묘화방법

Also Published As

Publication number Publication date
KR20040029765A (ko) 2004-04-08

Similar Documents

Publication Publication Date Title
US7829248B2 (en) Pellicle stress relief
US6207333B1 (en) Mask with attenuating phase-shift and opaque regions
JP3470963B2 (ja) 投影電子ビーム・リソグラフィ・マスク
JP2980580B2 (ja) フォトマスクおよび電子コンポーネントの製造方法
US6495297B1 (en) Type mask for combining off axis illumination and attenuating phase shifting mask patterns
US5922495A (en) Mask for use in stitching exposure process
US20070263192A1 (en) Illumination system and a photolithography apparatus employing the system
TW201229659A (en) A method of patterning NAND strings using perpendicular SRAF
JP3096841B2 (ja) ホトリソグラフィ方法及びそれに使用するホトリソグラフィシステム
KR100907898B1 (ko) 반도체 소자 제조 방법
KR100479824B1 (ko) 반도체 소자의 노광 마스크
US7601485B2 (en) Exposure method
JP3957504B2 (ja) フォトマスク及び半導体装置の製造方法
US6949330B2 (en) Multiple level photolithography
JP2008096665A (ja) フォトマスク及び半導体装置の製造方法
US6803158B1 (en) Photomask and method for forming an opaque border on the same
US20060115746A1 (en) Focus monitoring masks having multiple phase shifter units and methods for fabricating the same
US6537709B2 (en) Photo mask having film formed from halftone material, method of manufacturing photo mask, and method of manufacturing semiconductor device
JPH04368947A (ja) 位相シフトマスクの作成方法
JP7214593B2 (ja) フォトマスクの製造方法
EP1041441A2 (en) Device manufacturing method
CN115903364A (zh) 一种光刻掩膜及其形成方法
JP2004172339A (ja) 極短紫外光の露光用マスク
JP2791757B2 (ja) 半導体マスク及びその製造方法
CN112269303A (zh) 光刻曝光系统和光刻刻蚀方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee