KR100475669B1 - Bonded SOI wafer and manufactuing method thereof - Google Patents
Bonded SOI wafer and manufactuing method thereof Download PDFInfo
- Publication number
- KR100475669B1 KR100475669B1 KR10-2002-0076005A KR20020076005A KR100475669B1 KR 100475669 B1 KR100475669 B1 KR 100475669B1 KR 20020076005 A KR20020076005 A KR 20020076005A KR 100475669 B1 KR100475669 B1 KR 100475669B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- oxide film
- soi wafer
- bonded
- soi
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 SOI 웨이퍼 및 그 제조 방법에 관한 것으로, 특히 접합 SOI 웨이퍼 및 접합 방식으로 SOI 웨이퍼를 제조하는 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to an SOI wafer and a method for manufacturing the same, and more particularly, to a method for manufacturing an SOI wafer by a bonded SOI wafer and a bonding method.
이를 위한 본 발명인 접합 SOI 웨이퍼는 접합(Bonded) SOI 웨이퍼 제조 방법에 의하여 제조되어진 SOI 웨이퍼에 있어서, 상기 SOI 웨이퍼 내부에 형성된 산화막에 10㎛ 내지 1㎜ 의 폭을 가지는 요철이 부분적으로 형성되고, 각 요철 사이에서 실리콘 웨이퍼와 접합된 산화막의 면적은 100 ㎠ 이하인 것이 특징이다. 그리고 상기 요철 형성 부위는, 후속 공정에서 반도체 디바이스 제조를 위하여 상기 SOI 웨이퍼를 다이싱(dicing)할 위치에 형성된 것이 더욱 바람직하다. In the bonded SOI wafer of the present invention, in the SOI wafer manufactured by the bonded SOI wafer manufacturing method, irregularities having a width of 10 μm to 1 mm are partially formed in an oxide film formed inside the SOI wafer, The area of the oxide film bonded to the silicon wafer between the irregularities is 100 cm 2 or less. Further, the unevenness forming portion is more preferably formed at a position for dicing the SOI wafer to manufacture a semiconductor device in a subsequent process.
Description
본 발명은 SOI(Silicon On Insulator : 이하 'SOI'라 함) 웨이퍼 및 그 제조하는 방법에 관한 것으로, 특히 접합 SOI 웨이퍼 및 접합 방식으로 SOI 웨이퍼를 제조하는 방법에 관한 것이다.The present invention relates to a silicon on insulator (SOI) wafer and a method of manufacturing the same, and more particularly, to a method of manufacturing a SOI wafer by a bonded SOI wafer and a bonding method.
일반적으로 SOI 웨이퍼는 반도체 기판 위에 절연 역할을 하는 실리콘 산화막을 형성하고, 그 위에 실제 사용되는 반도체 기판, 즉, 단결정 실리콘 층을 형성하고, 단결정 실리콘 층의 상부에 반도체 소자를 제조하는 것으로, 반도체 소자의 소자 분리 기술이 용이하고, 소자의 전기적 특성이 우수하여 널리 연구되고 있다.In general, an SOI wafer forms a silicon oxide film that functions as an insulating layer on a semiconductor substrate, and forms a semiconductor substrate, that is, a single crystal silicon layer, which is actually used thereon, and manufactures a semiconductor device on top of the single crystal silicon layer. The device isolation technology of the device is easy, and the electrical properties of the device are excellent and widely studied.
이러한 SOI 웨이퍼를 제조하는 방법으로는 일반적으로, 도 1a 내지 도 1d에 도시된 바와 같은 접합 SOI 웨이퍼 제조 방식이 이용된다. As a method of manufacturing such an SOI wafer, a bonded SOI wafer manufacturing method as shown in Figs. 1A to 1D is generally used.
먼저 도 1a에 도시한 바와 같이, 실리콘 웨이퍼 두 장으로 도너 웨이퍼(donor wafer)(10)와 핸들 웨이퍼(handle wafer)(20)를 준비한 후, 도너 웨이퍼(10)의 상부에 산화막(11)을 형성한다. 이 때, 산화막(11)은 도너 웨이퍼(10)를 열산화시켜 형성하는 것이 바람직하다.First, as shown in FIG. 1A, a donor wafer 10 and a handle wafer 20 are prepared from two silicon wafers, and then an oxide film 11 is placed on the donor wafer 10. Form. At this time, the oxide film 11 is preferably formed by thermally oxidizing the donor wafer 10.
그 다음 도 1b에 도시한 바와 같이, 상부에 산화막(11)이 형성된 도너 웨이퍼(10)에 수소 이온을 주입하여 실리콘웨이퍼 내부에 수소 이온 주입층(12)을 형성한다.Next, as shown in FIG. 1B, hydrogen ions are implanted into the donor wafer 10 having the oxide film 11 formed thereon to form a hydrogen ion implantation layer 12 inside the silicon wafer.
그 다음 도 1c에 도시한 바와 같이, 도너 웨이퍼(10)의 상부에 형성된 산화막(11)에 핸들 웨이퍼(20)에 접합시킨다. Then, as shown in FIG. 1C, the oxide film 11 formed on the donor wafer 10 is bonded to the handle wafer 20.
그 다음 도 1d에 도시한 바와 같이, 도너 웨이퍼(10)의 수소 이온 주입층(12)이 형성된 부분을 분리(Cleave)함으로서, 핸들 웨이퍼(20) 상부에 산화막(11)과 분리된 도너 웨이퍼(10-1)가 형성된 SOI 웨이퍼를 제조하는 것이다.Next, as shown in FIG. 1D, the donor wafer separated from the oxide film 11 on the handle wafer 20 by cleaving a portion where the hydrogen ion implantation layer 12 of the donor wafer 10 is formed ( 10-1) to form a SOI wafer.
그러나, 이렇게 제조되어진 SOI 웨이퍼는 도 2에 나타난 사진에서와 같이 SOI 웨이퍼의 전체면에 걸쳐서 산재하는 Void성 결함을 가지게 된다. 이는 도너 웨이퍼(10)의 상부에 형성되는 산화막(11)의 표면이 완전히 균일한 평탄도를 가지지 못한 상태에서, 산화막(11)과 핸들 웨이퍼(20)가 접합되어, 산화막(11)과 핸들 웨이퍼(20) 표면의 균일한 접합이 이루어지지 못하고 접합면 사이에 미소한 빈공간이 생기기 때문이다. 이러한 산화막(11)과 핸들 웨이퍼 접합면 사이에 발생되는 미소한 빈 공간들이 결국은 Void성 결함으로 발견되며, 이는 결국 반도체 디바이스(Device) 공정 시의 수율을 떨어뜨리는 문제점이 있는 것이다.However, the SOI wafer thus manufactured has void defects scattered over the entire surface of the SOI wafer as shown in the photograph shown in FIG. 2. This is because the oxide film 11 and the handle wafer 20 are bonded to each other in a state where the surface of the oxide film 11 formed on the donor wafer 10 does not have a completely uniform flatness, whereby the oxide film 11 and the handle wafer are bonded to each other. (20) This is because the surface cannot be uniformly bonded and there is a small void space between the joining surfaces. The minute empty spaces generated between the oxide film 11 and the handle wafer bonding surface are eventually found to be void defects, which in turn lowers the yield in the semiconductor device process.
그리고, 현재 반도체 디바이스 분야에서 요구하는 대구경의 SOI 웨이퍼를 제조하기 위하여 대구경의 도너 웨이퍼(10)와 핸들 웨이퍼(20) 사용하여 SOI 웨이퍼를 제조 할 경우에, 산화막(11)과 핸들 웨이퍼(20)의 접합 면적이 넓어지고, 이에 따라서 대구경의 SOI 웨이퍼에서 Void성 결함은 더욱 많이 발생되는 것이다. In order to manufacture a large-diameter SOI wafer currently required in the field of semiconductor devices, an oxide film 11 and a handle wafer 20 are used to manufacture an SOI wafer using a large-diameter donor wafer 10 and a handle wafer 20. The junction area of is widened, and accordingly, more void defects are generated in large-diameter SOI wafers.
본 발명의 목적은 Void성 결함이 제거된 접합 SOI 웨이퍼와 그 제조 방법을 제공하려는 것이다. An object of the present invention is to provide a bonded SOI wafer from which void defects are removed and a method of manufacturing the same.
이를 위한 본 발명인 접합 SOI 웨이퍼는 접합(Bonded) SOI 웨이퍼 제조 방법에 의하여 제조되어진 SOI 웨이퍼에 있어서, 상기 SOI 웨이퍼 내부에 형성된 산화막에 10㎛ 내지 1㎜ 의 폭을 가지는 요철이 부분적으로 형성되고, 각 요철 사이에서 실리콘 웨이퍼와 접합된 산화막의 면적은 100 ㎠ 이하인 것이 특징이다. 그리고 상기 요철 형성 부위는, 후속 공정에서 반도체 디바이스 제조를 위하여 상기 SOI 웨이퍼를 다이싱(dicing)할 위치에 형성된 것이 더욱 바람직하다. In the bonded SOI wafer of the present invention, in the SOI wafer manufactured by the bonded SOI wafer manufacturing method, irregularities having a width of 10 μm to 1 mm are partially formed in an oxide film formed inside the SOI wafer, The area of the oxide film bonded to the silicon wafer between the irregularities is 100 cm 2 or less. Further, the unevenness forming portion is more preferably formed at a position for dicing the SOI wafer to manufacture a semiconductor device in a subsequent process.
그리고, 본 발명인 접합 SOI 웨이퍼의 제조 방법은 실리콘 웨이퍼 두 장으로 도너 웨이퍼와 핸들 웨이퍼를 준비하는 단계와, 상기 도너 웨이퍼의 상부에 산화막을 형성하는 제 1단계와, 상기 도너 웨이퍼의 상기 산화막으로부터 하부 일정 깊이에 수소 이온을 주입하여 수소 이온 주입층을 형성하는 제 2단계와, 상기 도너 웨이퍼 상부의 산화막에 10㎛ 내지 1㎜ 의 폭을 가지는 요철을 부분적으로 형성하되, 각 요철 사이에서 실리콘 웨이퍼와 접합된 산화막의 면적은 100 ㎠ 이하가 되도록 형성하는 제 3단계와, 상기 도너 웨이퍼 상부의 산화막과 핸들 웨이퍼를 접합하는 제 4단계와, 상기 도너 웨이퍼 내부에 형성된 수소 이온 주입층을 따라 상기 도너 웨이퍼를 분리시키는 제 5단계를 포함하는 것이 특징이다.The present invention provides a method of manufacturing a bonded SOI wafer, comprising: preparing a donor wafer and a handle wafer from two silicon wafers; a first step of forming an oxide film on the donor wafer; and a lower part of the donor wafer from the oxide film. A second step of forming a hydrogen ion implantation layer by implanting hydrogen ions at a predetermined depth, and partially forming an unevenness having a width of 10 μm to 1 mm in the oxide film on the donor wafer, wherein the silicon wafer and the unevenness are formed between each unevenness; A third step of forming an area of the bonded oxide film to be 100 cm 2 or less, a fourth step of bonding an oxide film on the donor wafer and a handle wafer, and a donor wafer along a hydrogen ion implantation layer formed in the donor wafer Characterized in that it comprises a fifth step of separating.
그리고 상기 산화막에 상기 요철을 형성시키는 부분은, 상기 SOI 웨이퍼 제조 후, 후속 공정에서 반도체 디바이스 제조를 위하여 상기 SOI 웨이퍼를 다이싱(dicing)할 위치에 형성시키는 것이 더욱 바람직하다. The portion where the unevenness is formed in the oxide film is more preferably formed at the position where the SOI wafer is to be diced for fabrication of a semiconductor device in a subsequent step after the SOI wafer is manufactured.
이하, 첨부된 도면을 참고로 본 발명의 실시 예에 대하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.
본 발명인 접합 SOI 웨이퍼는, 도 6a 및 도 6b에 도시된 바와 같이, 하부의 핸들 웨이퍼(20) 즉, 실리콘 웨이퍼 기판의 상부에 산화막(11)과 도너 웨이퍼 층(10-1) 즉, SOI 층인 실리콘 단결정 층이 형성되어 있으며, 특히, 산화막(11)에는 부분적인 요철(13)이 형성되어 있다. As shown in FIGS. 6A and 6B, the bonded SOI wafer of the present invention is an oxide film 11 and a donor wafer layer 10-1, that is, an SOI layer on a lower handle wafer 20, that is, a silicon wafer substrate. A silicon single crystal layer is formed, and in particular, partial irregularities 13 are formed in the oxide film 11.
즉, 본 발명인 접합 SOI 웨이퍼는 내부의 산화막(11)에 인위적인 요철(13) 구조를 포함시킴으로서, 후속 공정에서 반도체 소자로 사용되어지는 SOI 웨이퍼 부분의 산화막(11)에는 Void성 결함을 제거하고, 반도체 소자로 사용되어지지 않는 SOI 웨이퍼 부분에 인위적인 요철(13)을 형성시켜 요철(13) 부분으로 Void성 결함을 집중시킨 것이다. 즉, 이는 산화막(13)의 일부분에 인위적인 요철(13) 구조를 형성시켜, 요철(13)이 형성되지 않은 산화막(11)의 표면 즉, 핸들 웨이퍼(20)와 접합되는 산화막(13)의 표면적(A)이 좁아지도록 한다. 이에 따라 부분적으로 핸들웨이퍼(20)와 접합되는 산화막(11) 표면의 평탄도가 향상된 상태에서 산화막(11) 표면과 핸들 웨이퍼(20)가 접합되어 Void성 결함을 내재하지 않고 균일하게 접합된 것이다. 또한, 산화막(11)의 표면과 핸들 웨이퍼(20)가 접합될 때 일부 빈 공간이 생긴다고 하더라도 그 주변에 형성된 요철(13) 부분으로 빈 공간의 공기가 집중되어 접합면에서는 공기층이 형성되지 않고 균일하게 접합되며, 결국 Void성 결함이 제거된 SOI 웨이퍼로 형성된 것이다. That is, the bonded SOI wafer of the present invention includes an artificial concave-convex structure 13 in the internal oxide film 11, thereby eliminating void defects in the oxide film 11 of the SOI wafer portion to be used as a semiconductor device in a subsequent process. Artificial unevenness 13 is formed on a portion of the SOI wafer which is not used as a semiconductor element, and the void defects are concentrated on the unevenness 13 portion. That is, this forms an artificial unevenness 13 structure in a portion of the oxide film 13, so that the surface of the oxide film 11 in which the unevenness 13 is not formed, that is, the surface area of the oxide film 13 bonded to the handle wafer 20. Make (A) narrower. As a result, the surface of the oxide film 11 and the handle wafer 20 are bonded to each other in a state where the flatness of the surface of the oxide film 11 that is partially bonded to the handle wafer 20 is uniformly bonded without incorporating a void defect. . In addition, even when some empty spaces are formed when the surface of the oxide film 11 and the handle wafer 20 are bonded together, air in the empty spaces is concentrated to the uneven portion 13 formed therein, so that no air layer is formed on the bonding surface. To form a SOI wafer with voided defects removed.
여기에서, 산화막(11)에 형성된 요철(13)은 그 형성 폭(W)이 10㎛ 내지 1㎜의 범위가 되도록 형성된 것이 바람직하다. 이는 산화막(11)에 형성된 요철(13)의 폭이 최소 10㎛ 이상은 되어야 Void성 결함 제거의 효과가 나타나고, 1㎜이하의 폭으로 요철(13)을 형성시키더라도 Void성 결함 제거의 효과가 나타나며, 1㎜이상의 폭으로 요철(13)을 형성할 경우에는 반도체 소자로 사용할 수 없는 부분이 늘어나서, SOI 웨이퍼의 손실이 너무 커지기 때문이다.Here, it is preferable that the unevenness | corrugation 13 formed in the oxide film 11 was formed so that the formation width W might be in the range of 10 micrometers-1 mm. This results in the effect of removing void defects only when the width of the recesses and protrusions 13 formed on the oxide film 11 is at least 10 μm, and the effect of removing the void defects is obtained even when the recesses and protrusions 13 are formed with a width of 1 mm or less. This is because when the unevenness 13 is formed with a width of 1 mm or more, a portion which cannot be used as a semiconductor element increases, and the loss of the SOI wafer becomes too large.
또, 산화막(11)에 형성된 각 요철(13) 사이에서 실리콘 웨이퍼 기판 즉, 핸들 웨이퍼(20)와 접합된 산화막(11)의 면적(A)은 100 ㎠이하가 되도록 요철(13)이 형성된 것이 바람직하다. 이는 요철(13)이 형성되어 요철(13) 사이에서 핸들 웨이퍼(20)와 접합된 산화막(11)의 넓이(A)가 100㎠이하가 될 때에 요철(13)에 의한 Void성 결함 제거의 효과가 나타나기 때문이다.In addition, the unevenness 13 is formed between the unevennesses 13 formed in the oxide film 11 so that the area A of the oxide film 11 bonded to the silicon wafer substrate, that is, the handle wafer 20 is 100 cm 2 or less. desirable. This is an effect of removing void defects by the unevenness 13 when the unevenness 13 is formed and the area A of the oxide film 11 bonded to the handle wafer 20 between the unevenness 13 is 100 cm 2 or less. Because it appears.
그리고, 산화막(11)에 형성시킨 요철(13) 형성 부위는, 후속 공정에서 반도체 디바이스 제조를 위하여 SOI 웨이퍼를 다이싱(dicing)할 위치에 형성된 것이 바람직하다. SOI 웨이퍼를 이용하여 반도체 디바이스를 제조하기 위해서는 SOI웨이퍼를 일정 크기로 절단하는 다이싱(dicing) 공정을 행한다. 따라서, SOI 웨이퍼를 다이싱하는 부분은 반도체 디바이스로 사용이 불가능하므로, 반도체 소자로서 사용이 불가능한 영역에 요철(13)을 형성시킴으로서 반도체 소자로서 사용이 가능한 영역이 최대한 넓게 형성되도록 하고, 또 반도체 소자로서 사용되는 영역에 Void성 결함을 제거하는 것이 바람직하기 때문이다.The uneven 13 formed portion formed in the oxide film 11 is preferably formed at a position for dicing the SOI wafer for semiconductor device manufacturing in a subsequent step. In order to manufacture a semiconductor device using an SOI wafer, a dicing step of cutting the SOI wafer to a predetermined size is performed. Therefore, since the portion for dicing the SOI wafer cannot be used as a semiconductor device, the unevenness 13 is formed in a region that cannot be used as a semiconductor element so that the region that can be used as a semiconductor element is formed as wide as possible. This is because it is preferable to remove the voidoid defects in the region used as.
다음으로 본 발명인 접합 SOI 웨이퍼의 제조 방법에 대하여 설명하면 다음과 같다. Next, the manufacturing method of the bonded SOI wafer of this invention is demonstrated.
도 3은 본 발명인 접합 SOI 웨이퍼의 제조 방법의 전공정을 나타내는 순서도이며, 도 4aFig. 3 is a flowchart showing the pre-process of the manufacturing method of the bonded SOI wafer of the present invention, Fig. 4A.
내지 도 6b는 본 발명인 SOI 웨이퍼 제조 방법의 일부 공정을 나타내는 것이다. 6B illustrate some processes of the SOI wafer fabrication method of the present invention.
먼저, 실리콘 웨이퍼 두 장으로 도너 웨이퍼(10)와 핸들 웨이퍼(20)를 준비(P)한다. First, a donor wafer 10 and a handle wafer 20 are prepared (P) using two silicon wafers.
그리고, 도 1a에서와 같이, 도너 웨이퍼(10)의 상부에 산화막(11)을 형성하는 제 1단계(S1)를 거쳐, 도 1b에서와 같이, 도너 웨이퍼(10)의 산화막(11)으로부터 하부 일정 깊이에 수소 이온을 주입하여 수소 이온 주입층(12)을 형성하는 제 2단계(S2)를 가진다.Then, as shown in FIG. 1A, through the first step S1 of forming the oxide film 11 on the donor wafer 10, and as shown in FIG. 1B, the lower portion from the oxide film 11 of the donor wafer 10 is shown. It has a second step (S2) to form a hydrogen ion implantation layer 12 by implanting hydrogen ions at a predetermined depth.
그 후, 도 4a에서와 같이 도너 웨이퍼(10) 상부의 산화막(11)에 부분적인 요철(13)을 형성하는 제 3단계(S3)를 가진다. 이 때, 산화막(11)에 형성시키는 요철(13)은 도 4b에서와 같이 격자 형태가 되도록 형성하는 것이 바람직하다. Thereafter, as shown in FIG. 4A, a third step S3 of forming partial unevenness 13 in the oxide film 11 on the donor wafer 10 is provided. At this time, the unevenness 13 formed in the oxide film 11 is preferably formed to have a lattice shape as shown in FIG. 4B.
여기에서, 산화막(11)에 부분적으로 형성하는 요철(13)의 폭(W)은 10㎛ 내지 1㎜의 범위가 되도록 형성하고, 산화막(11)에 형성되는 각 요철(13) 사이에서 핸들 웨이퍼(20)와 접합될 산화막(11)의 면적(A)이 100 ㎠ 이하가 되도록 상기 요철을 형성시키는 것이 바람직하다. 그리고, 산화막(11)에 요철(13)을 형성시키는 부분은, SOI 웨이퍼 제조 후, 후속 공정에서 반도체 디바이스 제조를 위하여 SOI 웨이퍼를 다이싱(dicing)할 위치에 형성시키는 것이 바람직하다. 이에 대한 이유는 본 발명인 접합 SOI 웨이퍼의 설명 부분에서 상술한 바와 같다.Here, the width W of the unevenness 13 partially formed in the oxide film 11 is formed to be in a range of 10 μm to 1 mm, and the handle wafer is formed between the unevennesses 13 formed in the oxide film 11. It is preferable to form the unevenness so that the area A of the oxide film 11 to be bonded to 20 becomes 100 cm 2 or less. The portion where the unevenness 13 is formed in the oxide film 11 is preferably formed at the position where the SOI wafer is to be diced for the manufacture of the semiconductor device in the subsequent step after the SOI wafer is manufactured. The reason for this is as described above in the description of the bonded SOI wafer of the present invention.
산화막(11)에 부분적인 요철(13)을 형성한 후에는, 도 5에 도시된 바와 같이, 도너 웨이퍼(10) 상부의 산화막(11)과 핸들 웨이퍼(20)를 접합하는 제 4단계(S4)를 가진다. After the partial unevenness 13 is formed on the oxide film 11, as shown in FIG. 5, a fourth step S4 of bonding the oxide film 11 on the donor wafer 10 to the handle wafer 20 (S4). )
이 때, 산화막(11)에 형성된 요철(13)에 의하여 핸들 웨이퍼(20)에 접합되는 산화막(13)의 면적이 좁아지며, 이에 따라, 산화막(11)의 표면은 비교적 균일한 평탄도를 가지게 된다. 따라서, 핸들 웨이퍼(20)와 산화막(11)이 접합될 때, 균일하게 접합되면서 Void성 결함이 발생되지 않는 것이다. 그리고, 부분적으로 빈 공간이 발생하여 공기층이 존재하더라도 주변에 형성되어 있는 요철(13) 부분으로 공기가 이동되므로 결국 산화막(11)과 핸들 웨이퍼의 접합면에는 Void성 결함이 발생되지 않는 것이다.At this time, the area of the oxide film 13 bonded to the handle wafer 20 is narrowed by the unevenness 13 formed in the oxide film 11, so that the surface of the oxide film 11 has a relatively uniform flatness. do. Therefore, when the handle wafer 20 and the oxide film 11 are bonded together, the void defects are not generated while being uniformly bonded. In addition, even if an empty space is generated, even if an air layer exists, air is moved to a portion of the unevenness 13 formed in the periphery, so that no void defects occur in the joint surface of the oxide film 11 and the handle wafer.
그 후, 산화막(11)과 핸들 웨이퍼(20)를 접합(S4)한 후에는, 도너 웨이퍼(10) 내부에 형성된 수소 이온 주입층(12)을 따라 도너 웨이퍼(10)를 분리시키는 제 5단계(S5)를 거침으로서, 도 6a 및 도 6b에 도시된 바와 같이, 실리콘 웨이퍼 기판 역할을 하는 핸들 웨이퍼(20)의 상부에 요철(13)이 형성되어진 산화막(11)과 실리콘 단결정 층으로서 SOI 층인 분리된 도너 웨이퍼 층(10-1)이 형성되어 본 발명인 접합 SOI 웨이퍼가 제조되는 것이다. After the bonding of the oxide film 11 and the handle wafer 20 (S4), a fifth step of separating the donor wafer 10 along the hydrogen ion implantation layer 12 formed in the donor wafer 10 is performed. 6A and 6B, the oxide film 11 having the unevenness 13 formed on the handle wafer 20 serving as the silicon wafer substrate and the SOI layer as the silicon single crystal layer are shown. The separated donor wafer layer 10-1 is formed to produce the bonded SOI wafer of the present invention.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 상술한 실시 예에 한정되지 않으며, 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited to the above-described embodiments, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the claims are also provided. It belongs to the scope of the present invention.
본 발명은 SOI 웨이퍼의 내부의 산화막에 요철 구조를 형성함으로서, Void성 결함이 제거된 접합 SOI 웨이퍼와 그 제조 방법을 제공하였다. The present invention provides a bonded SOI wafer in which a void defect is removed by forming an uneven structure in an oxide film inside the SOI wafer, and a method of manufacturing the same.
도 1a 내지 도 1d는 종래의 접합 SOI 웨이퍼의 제조 방법을 나타내는 공정도.1A to 1D are process drawings showing a method for manufacturing a conventional bonded SOI wafer.
도 2a는 종래의 접합 SOI 웨이퍼의 Void성 결함을 나타내는 사진.2A is a photograph showing void defects of a conventional bonded SOI wafer.
도 3은 본 발명의 전체 공정 순서도.3 is an overall process flow chart of the present invention.
도 4a 내지 도 6b는 본 발명인 접합 SOI 웨이퍼의 제조 방법을 나타내는 공정도.4A to 6B are process charts showing a method for manufacturing a bonded SOI wafer of the present invention.
* 도면의 주요부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings
10 : 도너 웨이퍼 11 : 산화막10 donor wafer 11: oxide film
12 : 수소 이온 주입층 13 : 요철12: hydrogen ion implantation layer 13: unevenness
20 : 핸들 웨이퍼 20: handle wafer
W : 요철의 폭 A : 접합 산화막 면적W: Width of unevenness A: Bonded oxide film area
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0076005A KR100475669B1 (en) | 2002-12-02 | 2002-12-02 | Bonded SOI wafer and manufactuing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0076005A KR100475669B1 (en) | 2002-12-02 | 2002-12-02 | Bonded SOI wafer and manufactuing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040048216A KR20040048216A (en) | 2004-06-07 |
| KR100475669B1 true KR100475669B1 (en) | 2005-03-10 |
Family
ID=37343115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0076005A KR100475669B1 (en) | 2002-12-02 | 2002-12-02 | Bonded SOI wafer and manufactuing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100475669B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04302160A (en) * | 1991-03-29 | 1992-10-26 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH0774328A (en) * | 1993-09-06 | 1995-03-17 | Toshiba Corp | Soi substrate |
| KR19990005923A (en) * | 1997-06-30 | 1999-01-25 | 김영환 | Semiconductor substrate having a buried insulating layer and a method of manufacturing the same |
-
2002
- 2002-12-02 KR KR10-2002-0076005A patent/KR100475669B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04302160A (en) * | 1991-03-29 | 1992-10-26 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH0774328A (en) * | 1993-09-06 | 1995-03-17 | Toshiba Corp | Soi substrate |
| KR19990005923A (en) * | 1997-06-30 | 1999-01-25 | 김영환 | Semiconductor substrate having a buried insulating layer and a method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040048216A (en) | 2004-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101148052B1 (en) | Method for preparing and assembling substrates | |
| KR101291086B1 (en) | Method for trimming a structure obtained by the assembly of two plates | |
| US5340435A (en) | Bonded wafer and method of manufacturing it | |
| JP5188672B2 (en) | Manufacturing method of composite substrate | |
| JP2717979B2 (en) | Method of fabricating thin single crystal silicon islands on insulator | |
| JPS6052037A (en) | Manufacture of semiconductor device | |
| KR20080084949A (en) | Soi active layer with different surface orientation | |
| JPH10233351A (en) | Structure of semiconductor substrate and manufacture of the same | |
| US5918139A (en) | Method of manufacturing a bonding substrate | |
| JP4576381B2 (en) | Substrate assembly for stressed systems | |
| KR0148500B1 (en) | Semiconductor device and method of manufacturing the same | |
| US7547609B2 (en) | Method and structure for implanting bonded substrates for electrical conductivity | |
| JPH04180648A (en) | Manufacture of dielectrically isolated substrate | |
| KR930008861B1 (en) | Manufacturing method of semicondcutor substrate having composite layer | |
| KR100475669B1 (en) | Bonded SOI wafer and manufactuing method thereof | |
| JP2699359B2 (en) | Semiconductor substrate manufacturing method | |
| JPS60262438A (en) | Manufacture of semiconductor device | |
| JP2857456B2 (en) | Method for manufacturing semiconductor film | |
| JPH01305534A (en) | Manufacture of semiconductor substrate | |
| JPS61133641A (en) | Manufacture of semiconductor device | |
| JPH03180070A (en) | Semiconductor device and manufacture thereof | |
| KR100291519B1 (en) | Method for manufacturing SOI semiconductor substrate | |
| KR0180622B1 (en) | Method of manufacturing soi wafer having a multi-layer structure by silicon wafer junction at low temperature and soi wafer manufactured by this method | |
| JPH0430449A (en) | Manufacture of semiconductor integrated device | |
| JPS6362252A (en) | Manufacture of dielectric isolation substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20131223 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20141223 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20151223 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |