KR0180622B1 - Method of manufacturing soi wafer having a multi-layer structure by silicon wafer junction at low temperature and soi wafer manufactured by this method - Google Patents
Method of manufacturing soi wafer having a multi-layer structure by silicon wafer junction at low temperature and soi wafer manufactured by this method Download PDFInfo
- Publication number
- KR0180622B1 KR0180622B1 KR1019950042534A KR19950042534A KR0180622B1 KR 0180622 B1 KR0180622 B1 KR 0180622B1 KR 1019950042534 A KR1019950042534 A KR 1019950042534A KR 19950042534 A KR19950042534 A KR 19950042534A KR 0180622 B1 KR0180622 B1 KR 0180622B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- wafers
- silicon
- mirror
- soi wafer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02024—Mirror polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
Abstract
본 발명은 실리콘 단결정 봉을 외경 가공 및 절단하고, 절단한 실리콘 웨이퍼의 한쪽 면만을 경면 연마하는 제1공정, 두장의 웨이퍼중 한 장의 웨이퍼에만 절연 산화막을 형성하는 제2공정, 실온의 진공 또는 특수 가스 분위기 하에서 실리콘을 접합하는 제3공정, 접합된 두장의 실리콘 웨이퍼를 열처리하고 경면 연마하는 제4공정, 접합된 웨이퍼중 절연 산화막이 형성된 웨이퍼에서 접합면의 반대면을 연마, 식각 및 경면 연마하는 제5공정을 포함하는 단계들로 행하여지는 SOI 웨이퍼의 제조 방법 및 이러한 방법에 의하여 제조되는 SOI 웨이퍼를 제공한다.The present invention is the first step of outer diameter processing and cutting the silicon single crystal rod, mirror-polished only one side of the cut silicon wafer, the second step of forming an insulating oxide film only on one of the two wafers, vacuum at room temperature or special A third step of bonding silicon under a gas atmosphere, a fourth step of heat-treating and mirror-polishing two bonded silicon wafers, and polishing, etching, and mirror-polishing the opposite surface of the bonded surface on the wafer on which the insulated oxide film is formed. Provided are a method of manufacturing an SOI wafer, which is performed by steps including a fifth process, and an SOI wafer manufactured by the method.
Description
제1도는 종래의 SOI (silicon on insulator) 웨이퍼의 개략도이며,1 is a schematic diagram of a conventional silicon on insulator (SOI) wafer,
제2도는 본 발명에서 제조된 SOI 웨이퍼의 개략도이며,2 is a schematic view of an SOI wafer fabricated in the present invention,
제3도는 본 발명의 제조 공정의 개략도이다.3 is a schematic view of the manufacturing process of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : SOI층 2 : 절연층1: SOI layer 2: insulation layer
3 : 웨이퍼3: wafer
[산업상 이용분야][Industrial use]
본 발명은 다층 구조의 실리콘 웨이퍼 제조 방법에 관한 것으로서, 상세하게는 성장된 실리콘 단결정 봉의 가공에서 출발하여 보다 간편한 방법으로 다층 구조의 SOI 웨이퍼를 일반적인 경면 연마된 웨이퍼와 같은 형상으로 제조하는 것에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a silicon wafer having a multi-layer structure, and more particularly, to manufacturing a multi-layered SOI wafer in the same shape as a general mirror polished wafer by a simpler method, starting with processing a grown silicon single crystal rod. .
[종래 기술][Prior art]
최근 들어, 반도체 집적 기술이 비약적으로 발전되면서, 반도체의 제조에 이용되는 실리콘 웨이퍼의 경우에도 두장 이상의 웨이퍼를 접합하여 하나의 구조체를 형성하는 소위 다층 실리콘 웨이퍼의 도입이 필요하게 되었다. 다층 실리콘 웨이퍼의 제작은 원리적으로는, 한 예를 들어, 두장의 웨이퍼를 사용하여 각각의 웨이퍼에 절연층을 형성하고 다시 제2절연층을 형성한 후에 두장의 웨이퍼를 접합하고 소정의 열처리를 실시한다음 다시 두장의 웨이퍼중 한쪽 면을 연마 및 식각하는 방법으로 가능하다. 이와 같은 방법에 의하여 제작되어진 다층 실리콘 웨이퍼는 절연층을 사이에 두고 두장의 웨이퍼가 접합된 구조로 이루어짐으로서, 실리콘-온-인슈레이터(silicon on insulator)라 불리며, 이를 더욱 줄여 SOI라고 불린다.In recent years, with the rapid development of semiconductor integration technology, even in the case of a silicon wafer used for the manufacture of a semiconductor, it is necessary to introduce a so-called multilayer silicon wafer in which two or more wafers are joined to form a structure. In principle, the fabrication of a multilayer silicon wafer is, for example, using two wafers to form an insulating layer on each wafer and again forming a second insulating layer, and then joining the two wafers and performing a predetermined heat treatment. Then, it is possible to grind and etch one side of the two wafers again. The multilayer silicon wafer fabricated by this method has a structure in which two wafers are bonded with an insulating layer interposed therebetween, which is called a silicon on insulator, which is further called SOI.
이 SOI의 제작은, 상기한 바와 같이 두장의 경면 연마된 웨이퍼(polished wafer)를 사용하여 각각의 웨이퍼에 절연층(insulator)을 형성하고 다시 제2절연층을 형성한 후에 두장의 웨이퍼를 접합하고 소정의 열처리를 실시한 다음 다시 두장의 웨이퍼중 한쪽 면을 연마 및 식각하는 방법으로 이루어지고 있다. 이외에도, 에피택시얼층(epitaxial layer)을 다중으로 형성시킨 후 식각 공정을 시행하여 SOI 웨이퍼를 제조하는 방법 등, SOI 웨이퍼 제조에는 여러 가지 기술이 적용되고 있다.The SOI is fabricated by using two mirror polished wafers as described above, forming an insulator on each wafer, and then forming a second insulating layer, and then joining the two wafers together. After a predetermined heat treatment, one of two wafers is polished and etched again. In addition, various techniques have been applied to manufacturing SOI wafers such as a method of manufacturing an SOI wafer by forming an epitaxial layer in multiple layers and then performing an etching process.
이들 접합 방법들로 개발된 SOI 웨이퍼는 대체로 제1도의 형상을 갖는데, 이는 통상의 경면 연마된 웨이퍼를 SOI 웨이퍼 제조 공정의 출발 웨이퍼로 사용하여 제조했기 때문에 파생되는 것이다. 이에 의하여 제조된 SOI 웨이퍼는 가장자리(edge) 부분의 형상이 제1도와 같아져 반도체 공정 중에 불순물 입자에 의한 오염 등의 문제점이 발생하게 된다.SOI wafers developed with these bonding methods generally have the shape of FIG. 1, derived from the use of conventional mirror polished wafers as starting wafers for SOI wafer fabrication processes. As a result, the SOI wafer manufactured has the same shape as that of FIG. 1, resulting in problems such as contamination by impurity particles during the semiconductor process.
또한, 제조 공정이 복잡하여 생산비용이 상승하게 되며, 또한 접합이 실온 내지 500℃에서 이루어지기 때문에 가장자리(edge)의 그라인딩(grinding) 및 연마(polishing) 등의 제조 공정상의 여러 가지 문제점이 있게 된다.In addition, since the manufacturing process is complicated, the production cost increases, and since the bonding is performed at room temperature to 500 ° C., there are various problems in manufacturing processes such as grinding and polishing of edges. .
[발명이 해결하려는 과제][Problems to Solve Invention]
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 종래의 방법에 비하여 보다 간단하며 저온의 조건에서 행하여지는 공정으로 이루어 질 수 있는 SOI의 제조 방법 및 이에 의하여 제조되어 지는 새로운 형태의 SOI 구조를 제공하려는 데에 그 목적이 있다.The present invention has been made to solve the above problems, a method of manufacturing a SOI that can be made in a simpler and lower temperature than the conventional method and a new type of SOI structure manufactured thereby The purpose is to provide them.
[과제를 해결하기 위한 수단][Means for solving the problem]
상기한 방법을 달성하기 위하여, 본 발명은 실리콘 단결정 봉을 외경 가공 및 절단하고, 절단한 실리콘 웨이퍼의 한쪽 면만을 경면 연마하는 제1공정, 두장의 웨이퍼중 한 장의 웨이퍼에만 절연 산화막을 형성하는 제2공정, 실온의 진공 또는 특수 가스 분위기 하에서 실리콘을 접합하는 제3공정, 접합된 두장의 실리콘 웨이퍼를 열처리하고 가장자리를 경면 연마하는 제4공정, 접합된 웨이퍼중 절연 산화막이 형성된 웨이퍼에서 접합면의 반대면을 연마, 식각 및 경면 연마하는 제5공정을 포함하는 단계들로 행하여지는 SOI 웨이퍼의 제조 방법을 제공한다.In order to achieve the above-described method, the present invention is the first step of externally processing and cutting a silicon single crystal rod, and mirror-polished only one side of the cut silicon wafer, the agent for forming an insulating oxide film on only one wafer of the two wafers 2nd step, 3rd step of bonding silicon under vacuum or special gas atmosphere, 4th step of heat-treating the bonded two silicon wafers and mirror polishing the edges, of the bonded wafer on the wafer on which the insulating oxide film is formed Provided is a method of manufacturing an SOI wafer, which is performed by steps comprising a fifth process of polishing, etching, and mirror polishing the opposite surface.
상기한 본 발명에 따른 SOI의 제조 방법은 제3도에 나타낸 바와 같은 5단계의 공정으로 이루어진다. 본 발명의 방법에 있어서 가장 큰 특징은 실리콘 단결정 봉의 형상 가공에서부터 시작하여 SOI 웨이퍼를 제조하는 것이다. 기존의 경면 연마된 실리콘 웨이퍼는 100mm, 125mm, 150mm, 200mm, 300mm 등의 일정한 크기의 지름을 갖도록 제조되고 있다. 본 발명은 일정 크기의 지름을 갖는 경면 연마된 웨이퍼 제조를 위한 결정 가공시 지름보다 수백에서 수천 ㎛ 큰 지름, 즉 200-9000㎛ 큰 지름을 갖도록 실리콘 단결정 봉을 가공 및 절단한다. 절단된 단결정 봉을 양면 혹은 한면 연마하여 식각 및 열처리 등의 기존 웨이퍼 제조 공정에 따라서 가공한 후, 웨이퍼의 한쪽 면을 경면 연마하여 세정한다(제1공정).The method for producing an SOI according to the present invention described above consists of a five step process as shown in FIG. The biggest feature of the method of the present invention is the fabrication of SOI wafers starting from the shape processing of silicon single crystal rods. Conventional mirror polished silicon wafers are manufactured to have a constant diameter such as 100mm, 125mm, 150mm, 200mm, 300mm. The present invention processes and cuts a silicon single crystal rod to have a diameter of several hundred to thousands [mu] m larger than the diameter, i.e., 200-9000 [mu] m larger than the diameter in crystal processing for producing a mirror polished wafer having a diameter of a certain size. The single crystal rods are polished on both sides or one side, and processed according to an existing wafer manufacturing process such as etching and heat treatment. Then, one side of the wafer is mirror-polished and cleaned (first step).
실리콘 단결정 봉을 절단하여 한쪽 면을 경면 연마한 후, 제3도의 제2공정에 개략적으로 나타낸 것과 같이 세정된 웨이퍼 두장 중 한 장에만 절연을 위한 산화막을 적당한 두께로 성장시킨다. 산화막의 성장은 통상적인 반도체 제조 공정의 방법에 의하여 용이하게 실시될 수 있다.After the silicon single crystal rod is cut and mirror polished on one side, the oxide film for insulation is grown to an appropriate thickness only on one of the two cleaned wafers as schematically shown in the second process of FIG. Growth of the oxide film can be easily carried out by a method of a conventional semiconductor manufacturing process.
본 발명의 제3공정은 상기에서 처리된 절연막이 형성된 웨이퍼와 절연막이 형성되지 않은 두장의 웨이퍼를 실온에서 진공 상태 또는 특수 가스 분위기에서 가압하면서 접합하거나 두장의 웨이퍼가 일치하게 접촉시키는 방법으로 접합한다.In the third process of the present invention, the above-described wafers with the insulating film and the two wafers without the insulating film are bonded at a room temperature while being pressurized under vacuum or a special gas atmosphere, or the two wafers are brought into contact with each other in a uniform manner. .
접합후, 700℃ 내지 1100℃ 부근에서 일정 시간 동안 열처리하고, 열처리한 후에 제2도에 나타낸 것과 같은 형태가 되도록 웨이퍼 가장 자리를 연마(edge grinding) 또는 가장자리 경면 연마 (edge polishing)하는 제4공정을 행한다. 이 열처리 공정은 불활성 가스 분위기에서 행한다.After bonding, heat treatment at 700 ° C. to 1100 ° C. for a predetermined time, and after the heat treatment, a fourth step of performing edge grinding or edge polishing to obtain a shape as shown in FIG. 2. Is done. This heat treatment step is performed in an inert gas atmosphere.
제4공정의 수행후, 절연층이 형성된 웨이퍼의 접합면의 반대면을 연마하며, 연마된 면을 식각 또는 경면 연마하여 일정한 두께의 실리콘 층만이 남도록 하는 제5공정을 행한다.After performing the fourth process, a fifth process is performed in which the opposite surface of the bonding surface of the wafer on which the insulating layer is formed is polished, and the polished surface is etched or mirror polished so that only a silicon layer of a constant thickness remains.
이와 같은 본 발명의 방법에 의하여 제조되어진 SOI 웨이퍼는 제2도와 같은 형태의 구조를 갖는다.The SOI wafer manufactured by the method of the present invention has a structure as shown in FIG.
이와 같은 구조를 갖는 본 발명에 따른 SOI 웨이퍼는 통상적인 웨이퍼와 같은 외형을 갖음으로 해서, 본 발명에 따른 SOI 웨이퍼로 반도체 소자의 제조시 기존의 웨이퍼 운송 장치와 같은 기존의 설비를 그대로 이용할 수 있는 장점을 갖는다.Since the SOI wafer according to the present invention having such a structure has the same appearance as a conventional wafer, the SOI wafer according to the present invention can use an existing facility such as a conventional wafer transport apparatus when manufacturing a semiconductor device. Has the advantage.
또한, 기존 방법으로 제조되는 SOI 웨이퍼에 잠재하고 있는 웨이퍼 가장자리 부근에서의 불순물 입자의 오염 또는 파손을 방지할 수 있는 장점이 있게 된다.In addition, there is an advantage that can prevent contamination or damage of impurity particles in the vicinity of the wafer edge latent in the SOI wafer manufactured by the conventional method.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950042534A KR0180622B1 (en) | 1995-11-21 | 1995-11-21 | Method of manufacturing soi wafer having a multi-layer structure by silicon wafer junction at low temperature and soi wafer manufactured by this method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950042534A KR0180622B1 (en) | 1995-11-21 | 1995-11-21 | Method of manufacturing soi wafer having a multi-layer structure by silicon wafer junction at low temperature and soi wafer manufactured by this method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970030468A KR970030468A (en) | 1997-06-26 |
| KR0180622B1 true KR0180622B1 (en) | 1999-04-15 |
Family
ID=19434950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950042534A KR0180622B1 (en) | 1995-11-21 | 1995-11-21 | Method of manufacturing soi wafer having a multi-layer structure by silicon wafer junction at low temperature and soi wafer manufactured by this method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0180622B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101384725B1 (en) * | 2012-08-24 | 2014-04-14 | 한국전기연구원 | Method of Fabricating Micro-Grid Structure using SOI Structure Wafer Bonding Techniques |
| KR101386004B1 (en) * | 2012-08-24 | 2014-04-16 | 한국전기연구원 | Method of Fabricating Micro-Grid Structure using Wafer Bonding Techniques |
-
1995
- 1995-11-21 KR KR1019950042534A patent/KR0180622B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970030468A (en) | 1997-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3395661B2 (en) | Method for manufacturing SOI wafer | |
| JP2856030B2 (en) | Method for manufacturing bonded wafer | |
| US7491966B2 (en) | Semiconductor substrate and process for producing it | |
| TWI588914B (en) | Transparent SOI wafer manufacturing method | |
| EP0917193A1 (en) | Laminated SOI substrate and producing method thereof | |
| EP0706714A1 (en) | Soi substrate fabrication | |
| JPH03132055A (en) | Semiconductor substrate and its manufacture | |
| KR102229397B1 (en) | Method for producing hybrid substrate, and hybrid substrate | |
| JP2001509095A (en) | Method of producing semiconductor material wafers with large dimensions and use of the obtained substrates in producing substrates of the type with semiconductors arranged on insulators | |
| JP2005109448A (en) | Manufacturing method for strain-relaxed silicon-germanium on glass by layer dislocation | |
| KR101486779B1 (en) | Soi substrate manufacturing method and soi substrate | |
| US5953620A (en) | Method for fabricating a bonded SOI wafer | |
| JPH1140786A (en) | Semiconductor substrate and its manufacture | |
| EP1965413B1 (en) | Method for manufacturing soi substrate | |
| JP3707200B2 (en) | Manufacturing method of semiconductor substrate | |
| JPH10321548A (en) | Manufacture of semiconductor substrate | |
| JPH0922993A (en) | Soi wafer and manufacture thereof | |
| KR0180622B1 (en) | Method of manufacturing soi wafer having a multi-layer structure by silicon wafer junction at low temperature and soi wafer manufactured by this method | |
| JP2621325B2 (en) | SOI substrate and manufacturing method thereof | |
| JPH11354761A (en) | Soi substrate and its production | |
| EP2077576A1 (en) | Process for preparing cleaned substrates suitable for epitaxial growth | |
| JPH05109678A (en) | Manufacture of soi substrate | |
| JPH05275300A (en) | Method of joining semiconductor wafers | |
| JP2721265B2 (en) | Semiconductor substrate manufacturing method | |
| KR100335449B1 (en) | Silicon-on-insulator (soi) substrate and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080929 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |