KR100474994B1 - Rail operational amplifier output device - Google Patents

Rail operational amplifier output device Download PDF

Info

Publication number
KR100474994B1
KR100474994B1 KR1019970038694A KR19970038694A KR100474994B1 KR 100474994 B1 KR100474994 B1 KR 100474994B1 KR 1019970038694 A KR1019970038694 A KR 1019970038694A KR 19970038694 A KR19970038694 A KR 19970038694A KR 100474994 B1 KR100474994 B1 KR 100474994B1
Authority
KR
South Korea
Prior art keywords
output
drain
source
signal
pmos transistor
Prior art date
Application number
KR1019970038694A
Other languages
Korean (ko)
Other versions
KR19990016221A (en
Inventor
이영준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970038694A priority Critical patent/KR100474994B1/en
Publication of KR19990016221A publication Critical patent/KR19990016221A/en
Application granted granted Critical
Publication of KR100474994B1 publication Critical patent/KR100474994B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 반도체 장치에 관한 것으로서, 특히 레일 연산 증폭기를 사용하여 출력 신호의 진폭을 크게 하는 레일 연산 증폭 출력 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly to a rail operational amplifier output device that uses a rail operational amplifier to increase the amplitude of an output signal.

본 발명의 레일 연산 증폭 출력 장치는 동작 모드에서 제1 출력 조절 신호와, 상기 제1 출력 조절 신호와 서로 상이한 전압 레벨을 가지는 제1 출력 조절 신호를 발생하는 출력 조절 신호 발생부; 및 소정의 제1 및 제2 출력 조절 신호에 의하여 구동되며, CMOS 출력 신호를 발생하는 레일 연산 증폭 출력부를 구비하는 것을 특징으로 하여, 최종 출력 신호의 스윙 폭이 접지 전압 VSS에서 전원 전압 VCC까지 가능하게 함으로써, 저전원 전압 범위에서도 실용적으로 사용할 수 있다.The rail operational amplifier output device of the present invention comprises: an output adjustment signal generator for generating a first output adjustment signal and a first output adjustment signal having a voltage level different from the first output adjustment signal in an operation mode; And a rail operation amplifying output unit driven by predetermined first and second output adjustment signals and generating a CMOS output signal, wherein the swing width of the final output signal can be from the ground voltage VSS to the power supply voltage VCC. By doing so, it can be practically used even in a low power supply voltage range.

Description

레일 연산 증폭 출력 장치Rail operational amplifier output device

본 발명은 반도체 장치에 관한 것으로서, 특히 레일 연산 증폭기를 사용하여 출력 신호의 진폭을 크게 하는 레일 연산 증폭 출력 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly to a rail operational amplifier output device that uses a rail operational amplifier to increase the amplitude of an output signal.

일반적으로 출력 장치는 대부분의 반도체 장치에서 사용되는데, 특히 전화기 등의 이중 음조 다중 주파수 (dual tone multi frequency, 이하 DTMF 라함) 회로에서도 출력 장치가 사용된다.In general, an output device is used in most semiconductor devices, and in particular, an output device is also used in a dual tone multi frequency (DTMF) circuit such as a telephone.

그런데 반도체 장치를 이용하는 종래의 제품, 특히 전화기 등은 대부분이 유선으로 전원 전압을 공급함으로, 고전압을 사용하여 소비 전력의 양이 다소 많더라도 크게 문제가 되지 않았다. 그러나 통신 기술이 고도화되어 가정용 무선 전화기나 휴대용 이동 전화기 등이 등장하게 되었고, 전력 소모가 적은 저전압 동작 회로를 요구하게 되었다. 그리고 타회로의 동작을 위하여, 출력 전압의 스윙(SWING) 폭을 크게 하는 것도 필요하게 되었다.However, the conventional products using the semiconductor device, in particular, the telephone and the like, since most of them supply the power supply voltage by wire, even if the amount of power consumption by using a high voltage is not a big problem. However, the advancement of communication technology has led to the emergence of home wireless telephones and portable mobile telephones, requiring low voltage operation circuits with low power consumption. In order to operate other circuits, it is also necessary to increase the swing width of the output voltage.

도 1은 종래 기술의 출력 장치를 나타낸 블락도이다. 이를 참조하면, 종래 기술에서 출력 장치는 출력 조절 신호 발생부(101)와 바이폴라 출력부(103)를 구비한다. 상기 출력 조절 신호 발생부(101)는 상기 바이폴라 출력부(103)에 조절 신호 Vdri를 발생한다.1 is a block diagram showing a conventional output device. Referring to this, in the prior art, the output device includes an output control signal generator 101 and a bipolar output 103. The output control signal generator 101 generates a control signal Vdri at the bipolar output 103.

그리고 도 2는 도 1의 바이폴라 출력부(103)를 나타낸 도면이다. 이를 참조하면, 상기 바이폴라 출력부(103)는 바이폴러(BIPOLAR) 트랜지스터(201)를 이용한 이미터 플로워(Emitter Follower) 형식을 사용한다. 그러므로 출력 신호 VBIP은 전원 전압에서 VBE 만큼의 DC 바이어스가 발생한다.2 is a diagram illustrating the bipolar output unit 103 of FIG. 1. Referring to this, the bipolar output unit 103 uses an emitter follower type using a bipolar transistor 201. Therefore, the output signal VBIP generates as much DC bias as V BE in the supply voltage.

그러므로 종래 기술에서 사용된 출력기는 출력 신호의 전압은 VBE 만큼 상승하여 출력된다. 따라서 전원 전압으로 사용되는 전압의 레벨은 시장에서 요구되는 출력 전압보다 VBE 만큼 크게 되어야 한다는 문제점이 발생한다.Therefore, the output device used in the prior art is output by increasing the voltage of the output signal by V BE . Therefore, a problem arises that the level of the voltage used as the supply voltage must be as large as V BE than the output voltage required in the market.

따라서 본 발명의 목적은 출력 신호의 전원 전압에 대한 상승를 감소하여전원전압이 낮더라도 스윙 폭이 큰 출력 장치를 제공하는 데 있다.Accordingly, an object of the present invention is to provide an output device having a large swing width even when the power supply voltage is low by reducing the rise of the output signal with respect to the power supply voltage.

상기와 같은 목적을 달성하기 위하여 본 발명의 레일 연산 증폭 출력 장치는 동작 모드에서 제1 출력 조절 신호와, 상기 제1 출력 조절 신호와 서로 상이한 전압 레벨을 가지는 제1 출력 조절 신호를 발생하는 출력 조절 신호 발생부; 및 소정의 제1 및 제2 출력 조절 신호에 의하여 구동되며, CMOS 출력 신호를 발생하는 레일 연산 증폭 출력부를 구비하는 것을 특징으로 한다.In order to achieve the above object, the rail operation amplifying output device of the present invention has an output adjustment for generating a first output adjustment signal and a first output adjustment signal having a different voltage level from the first output adjustment signal in an operation mode. A signal generator; And a rail operation amplifying output unit driven by predetermined first and second output adjustment signals and generating a CMOS output signal.

그리고, 상기 레일 연산 증폭기는 제1 및 제2 앤모스 트랜지스터들에 상기 제1 및 제2 출력 조절 신호가 각각 인가되며, 상기 제1 및 제2 출력 조절 신호의 전압 레벨의 차이를 감지 증폭하여 제1 출력 신호와 제2 출력 신호를 발생하는 N형 감지 증폭기; 제1 및 제2 피모스 트랜지스터들에 상기 제1 및 제2 출력 조절 신호가 각각 인가되며, 상기 제1 및 제2 출력 조절 신호의 전압 레벨의 차이를 감지 증폭하여, 상기 N형 감지 증폭기의 제1 출력 신호와 결국 전기적으로 연결되는 제1 출력 신호와 상기 N형 감지 증폭기의 제2 출력 신호와 결국 전기적으로 연결되어 구동 신호가 되는 제2 출력 신호를 발생하는 P형 감지 증폭기; 및 상기 구동 신호에 의하여 구동되며, 상기 CMOS 출력 신호를 발생하는 구동부를 구비하는 것을 특징으로 한다.The rail operational amplifier is configured to apply the first and second output control signals to first and second NMOS transistors, respectively, and to sense and amplify a difference between voltage levels of the first and second output control signals. An N-type sense amplifier generating a first output signal and a second output signal; The first and second output control signals are applied to first and second PMOS transistors, respectively, and sense and amplify a difference between voltage levels of the first and second output control signals, thereby providing a first type of the N-type sense amplifier. A P-type sense amplifier configured to generate a first output signal that is eventually electrically connected to a first output signal and a second output signal that is electrically connected to a second output signal of the N-type sense amplifier and eventually becomes a drive signal; And a driving unit driven by the driving signal and generating the CMOS output signal.

이어서, 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 여기서 각 도면에 대하여 부호와 숫자가 같은 것은 동일한 회로임을 나타낸다.Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings. Here, the same reference numerals and numerals indicate the same circuit for each drawing.

도 3은 본 발명의 출력 장치를 나타낸 블락도이다. 이를 참조하면, 상기 출력 장치는 출력 조절 신호 발생부(301) 및 레일 연산 증폭 출력부(303)을 구비한다. 3 is a block diagram showing an output device of the present invention. Referring to this, the output device includes an output control signal generator 301 and a rail operational amplifier output unit 303.

상기 출력 조절 신호 발생부(303)은 동작 모드에서 제1 출력 조절 신호Vmin와, 상기 제1 출력 조절 신호 Vmin와 서로 상이한 전압 레벨을 가지는 제2 출력 조절 신호 Vplus를 발생한다.The output control signal generator 303 generates a first output control signal Vmin and a second output control signal Vplus having a voltage level different from the first output control signal Vmin in the operation mode.

그리고 상기 레일 연산 증폭 출력부(303)는 소정의 제1 및 제2 출력 조절 신호 Vmin, Vplus에 의하여 구동되며, CMOS 출력 신호 VCMOS를 발생한다.The rail operational amplifier output unit 303 is driven by predetermined first and second output control signals Vmin and Vplus to generate a CMOS output signal VCMOS.

그리고 도 4는 도 3의 레일 연산 증폭 출력부(303)를 나타낸 도면이다. 이를 참조하면, 상기 레일 연산 증폭 출력부(303)는 N형 감지 증폭기(401), P형 감지 증폭기(403) 및 구동부(405)를 구비한다.4 is a diagram illustrating the rail operational amplifier output unit 303 of FIG. 3. Referring to this, the rail operational amplifier output unit 303 includes an N-type sense amplifier 401, a P-type sense amplifier 403, and a driver 405.

상기 N형 감지 증폭기(401)는 상기 제1 및 제2 출력 조절 신호 Vmin, Vplus가 각각 인가되며, 상기 제2 출력 조절 신호 Vplus의 전압 레벨이 상기 제1 출력 조절 신호 Vmin의 전압 레벨보다 높을 때, 상기 제1 및 제2 출력 조절 신호의 전압 레벨의 차이를 감지 증폭하여 제1 출력 신호 VDR1와 제2 출력 신호 VDR2를 발생한다.The N-type sense amplifier 401 is applied with the first and second output control signals Vmin and Vplus, respectively, and when the voltage level of the second output control signal Vplus is higher than the voltage level of the first output control signal Vmin. The first output signal VDR1 and the second output signal VDR2 are generated by sensing and amplifying a difference between voltage levels of the first and second output control signals.

그리고 P형 감지 증폭기(403)는 상기 제1 및 제2 출력 조절 신호 Vmin, Vplus가 각각 인가되며, 상기 제2 출력 조절 신호 Vplus의 전압 레벨이 상기 제1 출력 조절 신호 Vmin의 전압 레벨보다 낮을 때, 상기 제1 및 제2 출력 조절 신호의 전압 레벨의 차이를 감지 증폭하여, 상기 N형 감지 증폭기(401)의 제1 출력 신호와 결국 전기적으로 연결되는 제1 출력 신호 VDR1와 상기 N형 감지 증폭기(401)의 제2 출력 신호와 결국 전기적으로 연결되어 구동 신호가 되는 제2 출력 신호 VDR2를 발생한다.The P-type sense amplifier 403 is applied with the first and second output control signals Vmin and Vplus, respectively, and when the voltage level of the second output control signal Vplus is lower than the voltage level of the first output control signal Vmin. And a first output signal VDR1 and an N-type sense amplifier which are electrically connected to a first output signal of the N-type sense amplifier 401 by sensing and amplifying a difference between voltage levels of the first and second output adjustment signals. A second output signal VDR2, which is electrically connected to the second output signal of 401 and eventually becomes a driving signal, is generated.

그리고 구동부(405)는 상기 구동 신호에 의하여 구동되며, 상기 CMOS 출력 신호 VCMOS를 발생한다.The driving unit 405 is driven by the driving signal and generates the CMOS output signal VCMOS.

이어서 상기 각부분을 상세히 설명하고자 한다.Next, each part will be described in detail.

상기 N형 감지 증폭기(401)는 제1 피모스 트랜지스터(407), 제2 피모스 트랜지스터(409), 제1 앤모스 트랜지스터(411), 제2 앤모스 트랜지스터(413) 및 제1 전류원(415)을 구비한다.The N-type sense amplifier 401 includes a first PMOS transistor 407, a second PMOS transistor 409, a first NMOS transistor 411, a second NMOS transistor 413, and a first current source 415. ).

상기 제1 피모스 트랜지스터(407)는 그 자신의 소스가 결국 전원 전압 VCC에 연결되고, 그 자신의 게이트와 드레인이 공통 접속된다. 그리고 상기 제2 피모스 트랜지스터(409)는 그 자신의 소스가 결국 전원 전압 VCC에 연결되고, 그 자신의 게이트가 상기 제1 피모스 트랜지스터(407)의 게이트와 드레인의 공통 접속단(N408)에 접속된다.The first PMOS transistor 407 has its own source eventually connected to the power supply voltage VCC, and its own gate and drain are commonly connected. The second PMOS transistor 409 has its own source connected to the power supply voltage VCC, and its own gate is connected to the common connection terminal N408 of the gate and the drain of the first PMOS transistor 407. Connected.

그리고 상기 제1 앤모스 트랜지스터(411)는 그 자신의 소스는 상기 제1 전류원(415)과 연결되고, 그 자신의 게이트에 상기 제1 출력 조절 신호 Vmin가 인가되며, 그 자신의 드레인은 결국 상기 제1 피모스 트랜지스터(407)의 드레인과 연결되어 상기 N형 감지 증폭기(401)의 제1 출력 신호 VDR1가 된다.The first NMOS transistor 411 has its own source connected to the first current source 415, the first output control signal Vmin is applied to its own gate, and its own drain is eventually The first output signal VDR1 of the N-type sense amplifier 401 is connected to the drain of the first PMOS transistor 407.

그리고 상기 제2 앤모스 트랜지스터(413)는 그 자신의 소스는 상기 제1 전류원(415)과 연결되고, 그 자신의 게이트에 상기 제2 출력 조절 신호 Vplus가 인가되며, 그 자신의 드레인은 결국 상기 제2 피모스 트랜지스터(409)의 드레인과 연결되어 상기 N형 감지 증폭기(401)의 제2 출력 신호 VDR2가 된다. The second NMOS transistor 413 has its own source connected to the first current source 415, the second output control signal Vplus is applied to its own gate, and its own drain is eventually The second output signal VDR2 of the N-type sense amplifier 401 is connected to the drain of the second PMOS transistor 409.

그리고 상기 제1 전류원(415)은 그 자신의 소스가 결국 접지 전압 VSS에 연결되고, 그 자신의 드레인은 상기 제1 및 제2 앤모스 트랜지스터(411, 413)의 소스(N412)에 공통 접속되며, 그 자신의 게이트에 제1 바이어스 전압 Vbiasl11이 인가되는 제3 앤모스 트랜지스터로 구성되어 있다. 따라서 상기 제1 전류원(415)은 상기 제1 바이어스 전압 Vbiasl11에 의하여, 상기 N형 감지 증폭기(401)에 흐르는 전류량을 조절한다.The first current source 415 has its own source eventually connected to the ground voltage VSS, and its own drain is commonly connected to the source N412 of the first and second NMOS transistors 411 and 413. And a third NMOS transistor to which the first bias voltage Vbiasl11 is applied to its own gate. Therefore, the first current source 415 adjusts the amount of current flowing through the N-type sense amplifier 401 by the first bias voltage Vbiasl11.

상기 P형 감지 증폭기(403)는 제2 전류원(417), 제3 피모스 트랜지스터(419), 제4 피모스 트랜지스터(421), 제4 앤모스 트랜지스터(423), 제5 앤모스 트랜지스터(425), 제3 전류원(427), 제1 방전원(429) 및 제2 방전원(431)을 구비한다.The P-type sense amplifier 403 includes a second current source 417, a third PMOS transistor 419, a fourth PMOS transistor 421, a fourth NMOS transistor 423, and a fifth NMOS transistor 425. ), A third current source 427, a first discharge source 429, and a second discharge source 431.

상기 제2 전류원(417)은 그 자신의 소스가 결국 전원 전압 VCC에 연결되고, 그 자신의 드레인은 상기 제3 및 제4 피모스 트랜지스터(419, 421)의 소스(N418)에 공통 접속되며, 그 자신의 게이트에 제2 바이어스 전압 Vbiash이 인가되는 제5 피모스 트랜지스터로 되어 있다. 상기 제2 전류원(417)은 상기 P형 감지 증폭기(403)에 흐르는 전류량을 조절한다.The second current source 417 has its own source eventually connected to the power supply voltage VCC, and its own drain is commonly connected to the source N418 of the third and fourth PMOS transistors 419 and 421, A fifth PMOS transistor to which a second bias voltage Vbiash is applied to its own gate. The second current source 417 adjusts the amount of current flowing through the P-type sense amplifier 403.

그리고 제3 피모스 트랜지스터(419)는 그 자신의 소스는 상기 제2 전류원(417)과 연결되고, 그 자신의 게이트에 상기 제2 출력 조절 신호 Vplus가 인가된다. 그리고 제4 피모스 트랜지스터(421)는 그 자신의 소스는 상기 제2 전류원(417)과 연결되고, 그 자신의 게이트에 상기 제1 출력 조절 신호 Vmin가 인가된다.The third PMOS transistor 419 has its own source connected to the second current source 417, and the second output control signal Vplus is applied to its own gate. The fourth PMOS transistor 421 has its own source connected to the second current source 417, and the first output control signal Vmin is applied to its own gate.

그리고 상기 제3 전류원(427)은 그 자신의 소스가 결국 접지 전압 VSS에 연결되고, 그 자신의 드레인은 상기 제4 및 제5 앤모스 트랜지스터(423, 425)의 소스에 공통 접속되며, 그 자신의 게이트에 제3 바이어스 전압 Vbiasl2가 인가되는 제6 앤모스 트랜지스터로 구성된다. 따라서 상기 제3 바이어스 전압 Vbiasl2에 의하여 상기 제4 및 제5 앤모스 트랜지스터(423, 425)에 흐르는 전류량이 조절된다.And the third current source 427 has its own source eventually connected to the ground voltage VSS, and its own drain is commonly connected to the sources of the fourth and fifth NMOS transistors 423 and 425 and itself The sixth NMOS transistor is applied with a third bias voltage Vbiasl2 to its gate. Accordingly, the amount of current flowing through the fourth and fifth NMOS transistors 423 and 425 is controlled by the third bias voltage Vbiasl2.

그리고 상기 제4 앤모스 트랜지스터(423)는 그 자신의 소스는 상기 제3 전류원(427)과 연결되고, 그 자신의 게이트에 상기 제3 피모스 트랜지스터(419)의 드레인(N420)이 접속되고, 그 자신의 드레인은 상기 P형 감지 증폭기의 제1 출력 신호 DR1이 된다.The fourth NMOS transistor 423 has its own source connected to the third current source 427, and a drain N420 of the third PMOS transistor 419 is connected to its own gate. Its drain becomes the first output signal DR1 of the P-type sense amplifier.

그리고 상기 제5 앤모스 트랜지스터(425)는 그 자신의 소스는 상기 제3 전류원(427)과 연결되고, 그 자신의 게이트에 상기 제4 피모스 트랜지스터(421)의 드레인이 접속되고, 그 자신의 드레인은 상기 P형 감지 증폭기의 제2 출력 신호 DR2가 된다.The fifth NMOS transistor 425 has its own source connected to the third current source 427, a drain of the fourth PMOS transistor 421 is connected to its own gate, and has its own source. The drain becomes the second output signal DR2 of the P-type sense amplifier.

그리고 상기 제1 방전원(429)는 상기 제3 피모스 트랜지스터(419)의 드레인(N420)에 연결되며, 상기 제2 방전원(431)은 상기 제4 피모스 트랜지스터(421)의 드레인(N422)에 연결된다.The first discharge source 429 is connected to the drain N420 of the third PMOS transistor 419, and the second discharge source 431 is the drain N422 of the fourth PMOS transistor 421. )

그리고 상기 구동부(405)는 제7 피모스 트랜지스터(433) 및 부하(435)를 구비한다. 상기 제7 피모스 트랜지스터(433)는 그 자신의 소스는 결국 전원 전압 VCC에 연결되고, 상기 구동 신호 VDR2에 의하여 게이팅되며, 그 자신의 드레인의 단자의 전압에 의하여 상기 CMOS 출력 신호가 발생한다.The driver 405 includes a seventh PMOS transistor 433 and a load 435. The seventh PMOS transistor 433 has its own source eventually connected to a power supply voltage VCC, gated by the drive signal VDR2, and the CMOS output signal is generated by the voltage of a terminal of its own drain.

그리고 상기 부하(435)는 그 자신의 제1 단자가 결국 상기 피모스 트랜지스터(433)의 드레인 단자와 연결되고, 그 자신의 제2 단자는 결국 접지 전압 VSS에 연결된다.The load 435 has its own first terminal eventually connected to the drain terminal of the PMOS transistor 433, and its own second terminal is eventually connected to the ground voltage VSS.

상기 N형 감지 증폭기(401)의 동작을 설명하면, 상기 제2 출력 조절 신호 Vplus의 레벨이 상기 제1 출력 조절 신호 Vmin의 레벨 보다 높을 경우에는 상기 VDR2는 "로우" 레벨 쪽으로 접근한다. 그리하여 상기 구동부(405)를 구동하고, 최종 출력 신호 VCMOS의 전압 레벨을 상승시킨다.Referring to the operation of the N-type sense amplifier 401, when the level of the second output control signal Vplus is higher than the level of the first output control signal Vmin, the VDR2 approaches the "low" level. Thus, the driver 405 is driven to raise the voltage level of the final output signal VCMOS.

그러나 상기 N형 감지 증폭기(401)는 Vmin과 Vplus가 낮은 전압 레벨로 하강하는 경우에는, 상기 제2 앤모스 트래지스터(413)가 선형 영역(LINEAR REGION)에서 동작하게 되므로 , 상기 N형 감지 증폭기(401)에 흐르는 전류량이 작다. 따라서 상기 구동부(405)를 구동하는 능력도 약하게 된다.However, when the V-type and the Vplus fall to a low voltage level, the N-type sense amplifier 401 operates the second NMOS transistor 413 in a linear region. The amount of current flowing in 401 is small. Therefore, the ability to drive the drive unit 405 is also weakened.

그리고 상기 P형 감지 증폭기(403)의 동작을 설명하면, 상기 제1 출력 조절 신호 Vmin의 레벨이 상기 제2 출력 조절 신호 Vplus의 레벨보다 낮을 경우에는 상기 제5 피모스 트랜지스터(421)이 "턴온"된다. 따라서 상기 제5 피모스 트랜지스터(421)의 드레인 단자(N422) 즉, 상기 제5 앤모스 트랜지스터(425)의 게이트 단자의 전압 레벨이 상승하게 된다. 그러므로 상기 제5 앤모스 트랜지스터(425)가 "턴온"되어 상기 P형 감지 증폭기(403)의 제2 출력 신호 VDR2의 레벨이 하강하게 된다. 그리고 상기 VDR2의 레벨이 하강되면, 상기 구동부(405)를 구동하게 되어, 상기 최종 출력 신호 VCMOS의 전압 레벨을 상승시키게 된다.Referring to the operation of the P-type sense amplifier 403, when the level of the first output control signal Vmin is lower than the level of the second output control signal Vplus, the fifth PMOS transistor 421 is turned on. "do. Accordingly, the voltage level of the drain terminal N422 of the fifth PMOS transistor 421, that is, the gate terminal of the fifth NMOS transistor 425 is increased. Therefore, the fifth NMOS transistor 425 is "turned on" so that the level of the second output signal VDR2 of the P-type sense amplifier 403 is lowered. When the level of the VDR2 falls, the driving unit 405 is driven to increase the voltage level of the final output signal VCMOS.

그러나 상기 P형 감지 증폭기(403)는 Vmin과 Vplus가 높은 전압 레벨로 상승하는 경우에는, 상기 제4 피모스 트래지스터(421)가 선형 영역(LINEAR REGION)에서 동작하게 되므로, 상기 P형 감지 증폭기(403)에 흐르는 전류량이 작다. 따라서 상기 구동부(405)를 구동하는 능력도 약하게 된다.However, when the P-type sense amplifier 403 rises to a high voltage level of Vmin and Vplus, the fourth PMOS transistor 421 is operated in the linear region, so the P-type sense amplifier The amount of current flowing in 403 is small. Therefore, the ability to drive the drive unit 405 is also weakened.

그러므로 상기 N형 감지 증폭기(401)는 "로우" 레벨 동작에 약점이 있으며, 상기 P형 감지 증폭기(403)는 "하이" 레벨 동작에 약점이 있다. Therefore, the N-type sense amplifier 401 is weak in "low" level operation, and the P-type sense amplifier 403 is weak in "high" level operation.

그러므로 본 발명의 레일 연산 감지 증폭 출력 장치는 상기 제1 및 제2 출력 조절 신호 Vmin, Vplus이 높은 레벨에서 조절될 때에는 상기 N형 감지 증폭기(401)가 주요한 역할을 하며, 상기 제1 및 제2 출력 조절 신호 Vmin, Vplus이 낮은 레벨에서 조절될 때에는 상기 P형 감지 증폭기(403)가 주요한 역할을 한다.Therefore, in the rail operation detection amplification output device of the present invention, when the first and second output adjustment signals Vmin and Vplus are adjusted at a high level, the N-type sense amplifier 401 plays a major role, and the first and second The P-type sense amplifier 403 plays a major role when the output control signals Vmin and Vplus are adjusted at low levels.

본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications are possible by those skilled in the art within the technical spirit of the present invention.

상기와 같은 본 발명의 레일 연산 증폭 출력 장치는 최종 출력 신호의 스윙 폭이 접지 전압 VSS에서 전원 전압 VCC까지 가능하게 되어, 저전원 전압 범위에서도 실용적으로 사용할 수 있다.The rail operational amplifier output device of the present invention as described above enables the swing width of the final output signal to be from the ground voltage VSS to the power supply voltage VCC, so that it can be practically used even in the low power supply voltage range.

도 1은 종래 기술의 출력 장치를 나타낸 블락도이다.1 is a block diagram showing a conventional output device.

도 2는 도 1의 바이폴라 출력부(103)를 나타낸 도면이다.FIG. 2 is a diagram illustrating the bipolar output unit 103 of FIG. 1.

도 3은 본 발명의 출력 장치를 나타낸 블락도이다.3 is a block diagram showing an output device of the present invention.

도 4는 도 3의 레일 연산 증폭 출력부(303)를 나타낸 도면이다.4 is a diagram illustrating the rail operational amplifier output unit 303 of FIG. 3.

Claims (15)

이중 음조 다중 주파수 (dual tone multi frequency, 이하 DTMF 라함) 회로에 있어서,In a dual tone multi frequency (hereinafter referred to as DTMF) circuit, 동작 모드에서 제1 출력 조절 신호와, 상기 제1 출력 조절 신호와 서로 상이한 전압 레벨을 가지는 제1 출력 조절 신호를 발생하는 출력 조절 신호 발생부; 및An output adjustment signal generator for generating a first output adjustment signal and a first output adjustment signal having a voltage level different from the first output adjustment signal in an operation mode; And 소정의 제1 및 제2 출력 조절 신호에 의하여 구동되며, CMOS 출력 신호를 발생하는 레일 연산 증폭 출력부를 구비하는 것을 특징으로 하는 레일 연산 증폭 출력 장치.And a rail amplifying output unit which is driven by predetermined first and second output adjustment signals and which generates a CMOS output signal. 제1항에 있어서, 상기 레일 연산 증폭 출력부는The method of claim 1, wherein the rail operational amplifier output unit 상기 제1 및 제2 출력 조절 신호가 각각 인가되며, 상기 제2 출력 조절 신호의 전압 레벨이 상기 제1 출력 조절 신호의 전압 레벨보다 높을 때, 상기 제1 및 제2 출력 조절 신호의 전압 레벨의 차이를 감지 증폭하여 제1 출력 신호와 제2 출력 신호를 발생하는 N형 감지 증폭기;The first and second output control signals are applied, respectively, and when the voltage level of the second output control signal is higher than the voltage level of the first output control signal, the voltage level of the first and second output control signals An N-type sense amplifier configured to sense and amplify the difference to generate a first output signal and a second output signal; 상기 제1 및 제2 출력 조절 신호가 각각 인가되며, 상기 제2 출력 조절 신호의 전압 레벨이 상기 제1 출력 조절 신호의 전압 레벨보다 낮을 때, 상기 제1 및 제2 출력 조절 신호의 전압 레벨의 차이를 감지 증폭하여, 상기 N형 감지 증폭기의 제1 출력 신호와 결국 전기적으로 연결되는 제1 출력 신호와 상기 N형 감지 증폭기의 제2 출력 신호와 결국 전기적으로 연결되어 구동 신호가 되는 제2 출력 신호를 발생하는 P형 감지 증폭기; 및When the first and the second output control signal is applied, respectively, and the voltage level of the second output control signal is lower than the voltage level of the first output control signal, the voltage level of the first and second output control signal A second output that senses and amplifies the difference so as to be electrically connected to a first output signal of the N-type sense amplifier and eventually to a second output signal of the N-type sense amplifier A P-type sense amplifier for generating a signal; And 상기 구동 신호에 의하여 구동되며, 상기 CMOS 출력 신호를 발생하는 구동부를 구비하는 것을 특징으로 하는 레일 연산 증폭 출력 장치.And a driving unit which is driven by the driving signal and generates the CMOS output signal. 제2항에 있어서, 상기 N형 감지 증폭기는The N-type sense amplifier of claim 2, wherein 그 자신의 소스가 결국 전원 전압에 연결되고, 그 자신의 게이트와 드레인이 공통 접속되는 제1 피모스 트랜지스터;A first PMOS transistor whose own source is eventually connected to a power supply voltage and whose own gate and drain are commonly connected; 그 자신의 소스가 결국 전원 전압에 연결되고, 그 자신의 게이트가 상기 제1 피모스 트랜지스터의 게이트와 드레인의 공통 접속단에 접속되는 제2 피모스 트랜지스터;A second PMOS transistor whose own source is eventually connected to a power supply voltage and whose gate is connected to a common connection terminal of the gate and the drain of the first PMOS transistor; 소정의 제1 바이어스 전압에 의하여 조절되는 제1 전류원;A first current source regulated by a predetermined first bias voltage; 그 자신의 소스는 상기 제1 전류원과 연결되고, 그 자신의 게이트에 상기 제1 출력 조절 신호가 인가되며, 그 자신의 드레인은 결국 상기 제1 피모스 트랜지스터의 드레인과 연결되어 상기 N형 감지 증폭기의 제1 출력 신호가 되는 제1 앤모스 트랜지스터; 및Its own source is connected to the first current source, its first output regulation signal is applied to its own gate, and its own drain is eventually connected to the drain of the first PMOS transistor so that the N-type sense amplifier A first NMOS transistor serving as a first output signal of the transistor; And 그 자신의 소스는 상기 제1 전류원과 연결되고, 그 자신의 게이트에 상기 제2 출력 조절 신호가 인가되며, 그 자신의 드레인은 결국 상기 제2 피모스 트랜지스터의 드레인과 연결되어 상기 N형 감지 증폭기의 제2 출력 신호가 되는 제2 앤모스 트랜지스터를 구비하는 것을 특징으로 하는 레일 연산 증폭 출력 장치.Its own source is connected to the first current source, its second output control signal is applied to its own gate, and its own drain is eventually connected to the drain of the second PMOS transistor so that the N-type sense amplifier And a second NMOS transistor serving as a second output signal of the rail operational amplifier output device. 제3항에 있어서, 상기 제1 전류원은The method of claim 3, wherein the first current source is 그 자신의 소스가 결국 접지 전압에 연결되고, 그 자신의 드레인은 상기 제1 및 제2 앤모스 트랜지스터의 소스에 공통 접속되며, 그 자신의 게이트에 제1 바이어스 전압이 인가되는 제3 앤모스 트랜지스터를 구비하는 것을 특징으로 하는 레일 연산 증폭 출력 장치.A third NMOS transistor whose own source is eventually connected to ground voltage, its own drain is commonly connected to the sources of the first and second NMOS transistors, and a first bias voltage is applied to its own gate Rail operational amplifier output device comprising: a. 제2항에 있어서, 상기 P형 감지 증폭기는The method of claim 2, wherein the P-type sense amplifier 소정의 제2 바이어스 전압에 의하여 조절되는 제2 전류원;A second current source regulated by a predetermined second bias voltage; 그 자신의 소스는 상기 제2 전류원과 연결되고, 그 자신의 게이트에 상기 제2 출력 조절 신호가 인가되는 제3 피모스 트랜지스터;A source of its own, a third PMOS transistor connected to said second current source and to which said second output control signal is applied; 그 자신의 소스는 상기 제2 전류원과 연결되고, 그 자신의 게이트에 상기 제1 출력 조절 신호가 인가되는 제4 피모스 트랜지스터;A fourth PMOS transistor having its own source connected to the second current source and to which the first output control signal is applied to its own gate; 소정의 제3 바이어스 전압에 의하여 조절되는 제3 전류원;A third current source regulated by a predetermined third bias voltage; 그 자신의 소스는 상기 제3 전류원과 연결되고, 그 자신의 게이트에 상기 제3 피모스 트랜지스터의 드레인이 접속되고, 그 자신의 드레인은 상기 P형 감지 증폭기의 제1 출력 신호가 되는 제4 앤모스 트랜지스터;Its own source is connected to the third current source, a drain of the third PMOS transistor is connected to its own gate, and its own drain becomes a first output signal of the P-type sense amplifier; MOS transistor; 그 자신의 소스는 상기 제3 전류원과 연결되고, 그 자신의 게이트에 상기 제4 피모스 트랜지스터의 드레인이 접속되고, 그 자신의 드레인은 상기 P형 감지 증폭기의 제2 출력 신호가 되는 제5 앤모스 트랜지스터;A fifth ann such that its own source is connected with the third current source, a drain of the fourth PMOS transistor is connected to its own gate, and its own drain becomes a second output signal of the P-type sense amplifier. MOS transistor; 상기 제3 피모스 트랜지스터의 드레인에 연결되는 제1 방전원; 및A first discharge source connected to a drain of the third PMOS transistor; And 상기 제4 피모스 트랜지스터의 드레인에 연결되는 제2 방전원를 구비하는 것을 특징으로 하는 레일 연산 증폭 출력 장치.And a second discharge source connected to the drain of the fourth PMOS transistor. 제5항에 있어서, 상기 제2 전류원은The method of claim 5, wherein the second current source is 그 자신의 소스가 결국 전원 전압에 연결되고, 그 자신의 드레인은 상기 제3 및 제4 피모스 트랜지스터의 소스에 공통 접속되며, 그 자신의 게이트에 제2 바이어스 전압이 인가되는 제5 피모스 트랜지스터를 구비하는 것을 특징으로 하는 레일 연산 증폭 출력 장치.A fifth PMOS transistor whose own source is eventually connected to a power supply voltage, its own drain is commonly connected to the sources of the third and fourth PMOS transistors, and a second bias voltage is applied to its own gate Rail operational amplifier output device comprising: a. 제5항에 있어서, 상기 제3 전류원은The method of claim 5, wherein the third current source is 그 자신의 소스가 결국 접지 전압에 연결되고, 그 자신의 드레인은 상기 제4 및 제5 앤모스 트랜지스터의 소스에 공통 접속되며, 그 자신의 게이트에 제3 바이어스 전압이 인가되는 제6 앤모스 트랜지스터를 구비하는 것을 특징으로 하는 레일 연산 증폭 출력 장치.A sixth NMOS transistor whose own source is eventually connected to ground voltage, its own drain is commonly connected to the sources of the fourth and fifth NMOS transistors, and a third bias voltage is applied to its own gate Rail operational amplifier output device comprising: a. 제2항에 있어서, 상기 구동부는The method of claim 2, wherein the driving unit 그 자신의 소스는 결국 전원 전압에 연결되고, 상기 구동 신호에 의하여 게이팅되며, 그 자신의 드레인의 단자의 전압에 의하여 상기 CMOS 출력 신호가 발생되는 제7 피모스 트랜지스터; 및A seventh PMOS transistor whose own source is eventually connected to a power supply voltage, gated by the drive signal, and wherein the CMOS output signal is generated by a voltage at a terminal of its own drain; And 그 자신의 제1 단자가 결국 상기 피모스 트랜지스터의 드레인 단자와 연결되고, 그 자신의 제2 단자는 결국 접지 전압에 연결되는 부하를 구비하는 것을 특징으로 하는 레일 연산 증폭 출력 장치.A rail operational amplifier output device, characterized in that its own first terminal is eventually connected to the drain terminal of the PMOS transistor, and its own second terminal has a load which is eventually connected to the ground voltage. 상기 제1 및 제2 출력 조절 신호가 각각 인가되며, 상기 제2 출력 조절 신호의 전압 레벨이 상기 제1 출력 조절 신호의 전압 레벨보다 높을 때, 상기 제1 및 제2 출력 조절 신호의 전압 레벨의 차이를 감지 증폭하여 제1 출력 신호와 제2 출력 신호를 발생하는 N형 감지 증폭기;The first and second output control signals are applied, respectively, and when the voltage level of the second output control signal is higher than the voltage level of the first output control signal, the voltage level of the first and second output control signals An N-type sense amplifier configured to sense and amplify the difference to generate a first output signal and a second output signal; 상기 제1 및 제2 출력 조절 신호가 각각 인가되며, 상기 제2 출력 조절 신호의 전압 레벨이 상기 제1 출력 조절 신호의 전압 레벨보다 낮을 때, 상기 제1 및 제2 출력 조절 신호의 전압 레벨의 차이를 감지 증폭하여, 상기 N형 감지 증폭기의 제1 출력 신호와 결국 전기적으로 연결되는 제1 출력 신호와 상기 N형 감지 증폭기의 제2 출력 신호와 결국 전기적으로 연결되어 구동 신호가 되는 제2 출력 신호를 발생하는 P형 감지 증폭기; 및When the first and the second output control signal is applied, respectively, and the voltage level of the second output control signal is lower than the voltage level of the first output control signal, the voltage level of the first and second output control signal A second output that senses and amplifies the difference so as to be electrically connected to a first output signal of the N-type sense amplifier and eventually to a second output signal of the N-type sense amplifier A P-type sense amplifier for generating a signal; And 상기 구동 신호에 의하여 구동되며, 소정의 CMOS 출력 신호를 발생하는 구동부를 구비하는 것을 특징으로 하는 출력 장치의 레일 연산 증폭기.And a driving unit driven by the driving signal and generating a predetermined CMOS output signal. 제9항에 있어서, 상기 N형 감지 증폭기는The method of claim 9, wherein the N-type sense amplifier 그 자신의 소스가 결국 전원 전압에 연결되고, 그 자신의 게이트와 드레인이 공통 접속되는 제1 피모스 트랜지스터;A first PMOS transistor whose own source is eventually connected to a power supply voltage and whose own gate and drain are commonly connected; 그 자신의 소스가 결국 전원 전압에 연결되고, 그 자신의 게이트가 상기 제1 피모스 트랜지스터의 게이트와 드레인의 공통 접속단에 접속되는 제2 피모스 트랜지스터;A second PMOS transistor whose own source is eventually connected to a power supply voltage and whose gate is connected to a common connection terminal of the gate and the drain of the first PMOS transistor; 소정의 제1 바이어스 전압에 의하여 조절되는 제1 전류원;A first current source regulated by a predetermined first bias voltage; 그 자신의 소스는 상기 제1 전류원과 연결되고, 그 자신의 게이트에 상기 제1 출력 조절 신호가 인가되며, 그 자신의 드레인은 결국 상기 제1 피모스 트랜지스터의 드레인과 연결되어 상기 N형 감지 증폭기의 제1 출력 신호가 되는 제1 앤모스 트랜지스터; 및Its own source is connected to the first current source, its first output regulation signal is applied to its own gate, and its own drain is eventually connected to the drain of the first PMOS transistor so that the N-type sense amplifier A first NMOS transistor serving as a first output signal of the transistor; And 그 자신의 소스는 상기 제1 전류원과 연결되고, 그 자신의 게이트에 상기 제2 출력 조절 신호가 인가되며, 그 자신의 드레인은 결국 상기 제2 피모스 트랜지스터의 드레인과 연결되어 상기 N형 감지 증폭기의 제2 출력 신호가 되는 제2 앤모스 트랜지스터를 구비하는 것을 특징으로 하는 레일 연산 증폭 출력 장치.Its own source is connected to the first current source, its second output control signal is applied to its own gate, and its own drain is eventually connected to the drain of the second PMOS transistor so that the N-type sense amplifier And a second NMOS transistor serving as a second output signal of the rail operational amplifier output device. 제10항에 있어서, 상기 제1 전류원은The method of claim 10, wherein the first current source is 그 자신의 소스가 결국 접지 전압에 연결되고, 그 자신의 드레인은 상기 제1 및 제2 앤모스 트랜지스터의 소스에 공통 접속되며, 그 자신의 게이트에 제1 바이어스 전압이 인가되는 제3 앤모스 트랜지스터를 구비하는 것을 특징으로 하는 출력 장치의 레일 연산 증폭기.A third NMOS transistor whose own source is eventually connected to ground voltage, its own drain is commonly connected to the sources of the first and second NMOS transistors, and a first bias voltage is applied to its own gate Rail operational amplifier of the output device characterized in that it comprises a. 제9항에 있어서, 상기 P형 감지 증폭기는The method of claim 9, wherein the P-type sense amplifier 소정의 제2 바이어스 전압에 의하여 조절되는 제2 전류원;A second current source regulated by a predetermined second bias voltage; 그 자신의 소스는 상기 제2 전류원과 연결되고, 그 자신의 게이트에 상기 제2 출력 조절 신호가 인가되는 제3 피모스 트랜지스터;A source of its own, a third PMOS transistor connected to said second current source and to which said second output control signal is applied; 그 자신의 소스는 상기 제2 전류원과 연결되고, 그 자신의 게이트에 상기 제1 출력 조절 신호가 인가되는 제4 피모스 트랜지스터;A fourth PMOS transistor having its own source connected to the second current source and to which the first output control signal is applied to its own gate; 소정의 제3 바이어스 전압에 의하여 조절되는 제3 전류원;A third current source regulated by a predetermined third bias voltage; 그 자신의 소스는 상기 제3 전류원과 연결되고, 그 자신의 게이트에 상기 제3 피모스 트랜지스터의 드레인이 접속되고, 그 자신의 드레인은 상기 P형 감지 증폭기의 제1 출력 신호가 되는 제4 앤모스 트랜지스터;Its own source is connected to the third current source, a drain of the third PMOS transistor is connected to its own gate, and its own drain becomes a first output signal of the P-type sense amplifier; MOS transistor; 그 자신의 소스는 상기 제3 전류원과 연결되고, 그 자신의 게이트에 상기 제4 피모스 트랜지스터의 드레인이 접속되고, 그 자신의 드레인은 상기 P형 감지 증폭기의 제2 출력 신호가 되는 제5 앤모스 트랜지스터;A fifth ann such that its own source is connected with the third current source, a drain of the fourth PMOS transistor is connected to its own gate, and its own drain becomes a second output signal of the P-type sense amplifier. MOS transistor; 상기 제3 피모스 트랜지스터의 드레인에 연결되는 제1 방전원; 및A first discharge source connected to a drain of the third PMOS transistor; And 상기 제4 피모스 트랜지스터의 드레인에 연결되는 제2 방전원를 구비하는 것을 특징으로 하는 출력 장치의 레일 연산 증폭기.And a second discharge source connected to the drain of the fourth PMOS transistor. 제12항에 있어서, 상기 제2 전류원은The method of claim 12, wherein the second current source is 그 자신의 소스가 결국 전원 전압에 연결되고, 그 자신의 드레인은 상기 제3 및 제4 피모스 트랜지스터의 소스에 공통 접속되며, 그 자신의 게이트에 제2 바이어스 전압이 인가되는 제5 피모스 트랜지스터를 구비하는 것을 특징으로 하는 출력 장치의 레일 연산 증폭기.A fifth PMOS transistor whose own source is eventually connected to a power supply voltage, its own drain is commonly connected to the sources of the third and fourth PMOS transistors, and a second bias voltage is applied to its own gate Rail operational amplifier of the output device characterized in that it comprises a. 제12항에 있어서, 상기 제3 전류원은The method of claim 12, wherein the third current source is 그 자신의 소스가 결국 접지 전압에 연결되고, 그 자신의 드레인은 상기 제4 및 제5 앤모스 트랜지스터의 소스에 공통 접속되며, 그 자신의 게이트에 제3 바이어스 전압이 인가되는 제6 앤모스 트랜지스터를 구비하는 것을 특징으로 하는 출력 장치의 레일 연산 증폭기.A sixth NMOS transistor whose own source is eventually connected to ground voltage, its own drain is commonly connected to the sources of the fourth and fifth NMOS transistors, and a third bias voltage is applied to its own gate Rail operational amplifier of the output device characterized in that it comprises a. 제9항에 있어서, 상기 구동부는The method of claim 9, wherein the driving unit 그 자신의 소스는 결국 전원 전압에 연결되고, 상기 구동 신호에 의하여 게이팅되며, 그 자신의 드레인의 단자의 전압에 의하여 상기 CMOS 출력 신호가 발생되는 제7 피모스 트랜지스터; 및A seventh PMOS transistor whose own source is eventually connected to a power supply voltage, gated by the drive signal, and wherein the CMOS output signal is generated by a voltage at a terminal of its own drain; And 그 자신의 제1 단자가 결국 상기 피모스 트랜지스터의 드레인 단자와 연결되고, 그 자신의 제2 단자는 결국 접지 전압에 연결되는 부하를 구비하는 것을 특징으로 하는 출력 장치의 레일 연산 증폭기.A rail operational amplifier of an output device, characterized in that its own first terminal is in turn connected with the drain terminal of the PMOS transistor, and its own second terminal has a load which is eventually connected to ground voltage.
KR1019970038694A 1997-08-13 1997-08-13 Rail operational amplifier output device KR100474994B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970038694A KR100474994B1 (en) 1997-08-13 1997-08-13 Rail operational amplifier output device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970038694A KR100474994B1 (en) 1997-08-13 1997-08-13 Rail operational amplifier output device

Publications (2)

Publication Number Publication Date
KR19990016221A KR19990016221A (en) 1999-03-05
KR100474994B1 true KR100474994B1 (en) 2005-06-17

Family

ID=37303001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970038694A KR100474994B1 (en) 1997-08-13 1997-08-13 Rail operational amplifier output device

Country Status (1)

Country Link
KR (1) KR100474994B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05242683A (en) * 1992-02-28 1993-09-21 Matsushita Electric Ind Co Ltd Semiconductor memory
JPH07297653A (en) * 1994-04-27 1995-11-10 Oki Micro Design Miyazaki:Kk Operational amplifier circuit
JPH09232883A (en) * 1996-02-23 1997-09-05 Oki Micro Design Miyazaki:Kk Operational amplifier circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05242683A (en) * 1992-02-28 1993-09-21 Matsushita Electric Ind Co Ltd Semiconductor memory
JPH07297653A (en) * 1994-04-27 1995-11-10 Oki Micro Design Miyazaki:Kk Operational amplifier circuit
JPH09232883A (en) * 1996-02-23 1997-09-05 Oki Micro Design Miyazaki:Kk Operational amplifier circuit

Also Published As

Publication number Publication date
KR19990016221A (en) 1999-03-05

Similar Documents

Publication Publication Date Title
KR970018993A (en) Amplifier circuit and semiconductor integrated circuit device for mobile phone (AMPLIFIER AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE FOR PORTABLE TELEPHONE)
JPH02215154A (en) Voltage control circuit
KR960032900A (en) Input buffer circuit for semiconductor integrated circuit
KR940020668A (en) Feedback Amplifier for Regulated Cascode Gain Enhancement
WO2004023648A3 (en) Amplifier power control circuit
RU95122707A (en) AMPLIFIER FOR RADIO PHONE
KR970060217A (en) Output circuit, circuit for reducing leakage current, method for selectively switching transistor and semiconductor memory
US5440272A (en) Differential amplifier
KR970012752A (en) Semiconductor integrated circuit
US6377089B1 (en) Output driver
US6717968B2 (en) Laser drive device
US6487133B2 (en) Semiconductor device
KR100474994B1 (en) Rail operational amplifier output device
KR960009401A (en) Comparator circuit
US20040080354A1 (en) One-way switch
KR960027331A (en) Buffer circuit and bias circuit
US7095246B2 (en) Variable impedance output buffer
US6624701B2 (en) Current amplifier
KR19980034554A (en) Internal power supply voltage generation circuit of semiconductor memory device
KR960038968A (en) Power supply voltage generation circuit of semiconductor memory device
US6967530B2 (en) Circuit and semiconductor device for reducing the generation of shock noise of a power amplifier outputting amplified audio signals
US20040196103A1 (en) Switchable amplifier circuit having reduced shutdown current
US6163176A (en) AC-coupled driver with wide output dynamic range
US6556055B2 (en) Drive circuit for controlled edge power elements
US6809592B2 (en) High-frequency circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee