KR100473606B1 - Cdma 수신 회로 - Google Patents

Cdma 수신 회로 Download PDF

Info

Publication number
KR100473606B1
KR100473606B1 KR10-2002-0081099A KR20020081099A KR100473606B1 KR 100473606 B1 KR100473606 B1 KR 100473606B1 KR 20020081099 A KR20020081099 A KR 20020081099A KR 100473606 B1 KR100473606 B1 KR 100473606B1
Authority
KR
South Korea
Prior art keywords
signal
reference clock
local oscillation
clock signal
pll
Prior art date
Application number
KR10-2002-0081099A
Other languages
English (en)
Other versions
KR20040054252A (ko
Inventor
오영민
Original Assignee
주식회사 팬택앤큐리텔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 팬택앤큐리텔 filed Critical 주식회사 팬택앤큐리텔
Priority to KR10-2002-0081099A priority Critical patent/KR100473606B1/ko
Publication of KR20040054252A publication Critical patent/KR20040054252A/ko
Application granted granted Critical
Publication of KR100473606B1 publication Critical patent/KR100473606B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Superheterodyne Receivers (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

본 발명의 ＣＤＭＡ 수신 회로는, IF 국부 발진 신호를 제어하는 PLL과 RF 국부 발진 신호를 제어하는 PLL에 각각 TCXO를 할당함으로써, 최적으로 PLL의 기준 클럭 주파수를 트랙킹하도록 하여 각각의 국부 발진 신호의 주파수 오차를 최소로 할 수 있는 ＣＤＭＡ 수신 회로를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 기지국으로부터 고주파 신호를 입력받고, 상기 고주파 신호를 혼합, 여파 및 증폭 처리하는 수신 신호 처리부; 상기 수신 신호 처리부의 출력 신호를 디지털 신호로 변환하고, 이러한 디지털 신호를 처리하며, 처리 결과를 출력하는 ADC 및 DSP; 상기 ADC 및 DSP의 처리 신호를 입력받고, 기준 클럭 제어 신호인 복수개의 트랙킹 신호를 생성하는 제어부; 상기 복수개의 트랙킹 신호를 입력받고, 상기 복수개의 트랙킹 신호의 제어에 따라 IF 기준 클럭 신호 및 RF 기준 클럭 신호를 생성하는 기준 클럭 신호 생성부; 상기 RF 기준 클럭 신호를 입력받고, 상기 RF 기준 클럭 신호에 의해 주파수를 최적화하기 위한 RF 국부 발진 신호를 생성하며, 상기 RF 국부 발진 신호를 상기 수신 신호 처리부로 출력하는 제1 PLL 모듈; 및 상기 IF 기준 클럭 신호를 입력받고, 상기 IF 기준 클럭 신호에 의해 주파수를 최적화하기 위한 IF 국부 발진 신호를 생성하며, 상기 IF 국부 발진 신호를 상기 수신 신호 처리부로 출력하는 제2 PLL 모듈을 포함한다.

Description

ＣＤＭＡ 수신 회로{CDMA RECEIVING CIRCUIT}
본 발명은 ＣＤＭＡ 수신 회로에 관한 것으로, 특히, 수퍼헤테로다인 방식 수신 회로에 필요한 RF 국부(local) PLL의 기준 클럭과 IF 국부(local) PLL의 기준 클럭을 각각 다른 수정 발진기를 사용하여 주파수 오차를 최소로 하는 ＣＤＭＡ 수신 회로에 관한 것이다.
도 1은 종래의 ＣＤＭＡ 수신 회로를 나타낸 회로도로서, 이러한 종래의 ＣＤＭＡ 수신 회로는, 기지국으로부터 수신된 신호를 여파하는 제1 필터(111); 제1 필터(111)의 출력 신호를 증폭하는 제1 증폭기(112); 제1 증폭기(112)의 출력 신호를 여파하는 제2 필터(113); 제2 필터(113)의 출력 신호 및 RF 국부 발진 신호를 혼합하는 RF 믹서(114); RF 믹서(114)의 출력 신호를 여파하는 제3 필터(115); 제3 필터(115)의 출력 신호를 증폭하는 제2 증폭기(116); 제2 증폭기(116)의 출력 신호 및 IF 국부 발진 신호를 혼합하는 IF 믹서(117); IF 믹서(117)의 출력 신호를 여파하는 제4 필터(118); 제4 필터(118)의 출력 신호를 디지털 신호로 변환하고, 이러한 디지털 신호를 처리하는 ADC 및 DSP(119); ADC 및 DSP(119)의 처리 신호를 입력받고, 기준 클럭 제어 신호를 생성하는 제어부(120); 제어부(120)의 기준 클럭 제어 신호를 트랙킹(tracking) 단으로 입력받고, 기준 클럭 제어 신호의 제어에 따라 기준 클럭 신호를 생성하는 TCXO(Temperature Compensated Crystal Oscillator)(121); TCXO(121)의 기준 클럭 신호를 입력받고, RF 국부 발진 신호를 피드백하여 위상차를 검출하며, 이러한 위상차에 따라 RF 국부 발진 제어 신호를 출력하는 제1 PLL(Phase Lock Loop)(122); RF 국부 발진 제어 신호를 입력받고, 이에 따라 RF 국부 발진 신호를 생성하여 RF 믹서(114)로 출력하는 제1 VCO(Voltage Controlled Oscillator)(123); TCXO(121)의 기준 클럭 신호를 입력받고, IF 국부 발진 신호를 피드백하여 위상차를 검출하며, 이러한 위상차에 따라 IF 국부 발진 제어 신호를 출력하는 제2 PLL(124); 및 IF 국부 발진 제어 신호를 입력받고, 이에 따라 IF 국부 발진 신호를 생성하여 IF 믹서(117)로 출력하는 제2 VCO(Voltage Controlled Oscillator)(125)를 포함한다.
그러나, 상술한 종래의 ＣＤＭＡ 수신 회로는, 제1 PLL(122) 및 제2 PLL(124)의 기준 클럭 신호를 하나의 TCXO(121)에 의해 생성하기 때문에, 제어부(120)가 하나의 TCXO(121)를 제어하여 RF 국부 발진 신호와 IF 국부 발진 신호를 모두 최적으로 제어하는데 한계가 있으므로 주파수 오차가 커지는 문제점이 있다.
상기 문제점을 해결하기 위하여 안출된 본 발명은, IF 국부 발진 신호를 제어하는 PLL과 RF 국부 발진 신호를 제어하는 PLL에 각각 TCXO를 할당함으로써, 최적으로 PLL의 기준 클럭 주파수를 트랙킹하도록 하여 각각의 국부 발진 신호의 주파수 오차를 최소로 할 수 있는 ＣＤＭＡ 수신 회로를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 ＣＤＭＡ 수신 회로는, 기지국으로부터 고주파 신호를 입력받고, 상기 고주파 신호를 혼합, 여파 및 증폭 처리하는 수신 신호 처리부; 상기 수신 신호 처리부의 출력 신호를 디지털 신호로 변환하고, 이러한 디지털 신호를 처리하며, 처리 결과를 출력하는 ADC 및 DSP; 상기 ADC 및 DSP의 처리 신호를 입력받고, 기준 클럭 제어 신호인 복수개의 트랙킹 신호를 생성하는 제어부; 상기 복수개의 트랙킹 신호를 입력받고, 상기 복수개의 트랙킹 신호의 제어에 따라 IF 기준 클럭 신호 및 RF 기준 클럭 신호를 생성하는 기준 클럭 신호 생성부; 상기 RF 기준 클럭 신호를 입력받고, 상기 RF 기준 클럭 신호에 의해 주파수를 최적화하기 위한 RF 국부 발진 신호를 생성하며, 상기 RF 국부 발진 신호를 상기 수신 신호 처리부로 출력하는 제1 PLL 모듈; 및 상기 IF 기준 클럭 신호를 입력받고, 상기 IF 기준 클럭 신호에 의해 주파수를 최적화하기 위한 IF 국부 발진 신호를 생성하며, 상기 IF 국부 발진 신호를 상기 수신 신호 처리부로 출력하는 제2 PLL 모듈을 포함한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 본 발명의 가장 바람직한 실시예들을 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 일 실시예에 의한 ＣＤＭＡ 수신 회로를 나타낸 블록도로서, 이러한 본 발명의 ＣＤＭＡ 수신 회로는, 수신 신호 처리부(210), ADC 및 DSP(220), 제어부(230), 기준 클럭 신호 생성부(240), 제1 PLL 모듈(250) 및 제2 PLL 모듈(260)을 포함한다.
수신 신호 처리부(210)는, 기지국으로부터 고주파 신호를 입력받고, 상기 고주파 신호를 혼합, 여파 및 증폭 처리하고, 처리된 신호를 후술하는 ADC 및 DSP(220)로 출력하는 역할을 한다. 여기서, 상기 수신 신호 처리부(210)에 관하여 상세히 설명하면 다음과 같다.
상기 수신 신호 처리부(210) 내에 장착된 제1 필터(211)는, 기지국으로부터 고주파 신호를 입력받고, 상기 고주파 신호를 여파하는 역할을 한다.
또한, 상기 수신 신호 처리부(210) 내에 장착된 제1 증폭기(212)는, 상기 제1 필터(211)의 출력 신호를 증폭하는 역할을 한다.
한편, 상기 수신 신호 처리부(210) 내에 장착된 제2 필터(213)는, 상기 제1 증폭기(212)의 출력 신호를 여파하는 역할을 한다.
또한, 상기 수신 신호 처리부(210) 내에 장착된 RF 믹서(214)는, 상기 제2 필터(213)의 출력 신호 및 RF 국부 발진 신호를 혼합하는 역할을 한다.
한편, 상기 수신 신호 처리부(210) 내에 장착된 제3 필터(215)는, 상기 RF 믹서(214)의 출력 신호를 여파하는 역할을 한다.
또한, 상기 수신 신호 처리부(210) 내에 장착된 제2 증폭기(216)는, 상기 제3 필터(215)의 출력 신호를 증폭하는 역할을 한다.
한편, 상기 수신 신호 처리부(210) 내에 장착된 IF 믹서(217)는, 상기 제2 증폭기(216)의 출력 신호 및 IF 국부 발진 신호를 혼합하는 역할을 한다.
또한, 상기 수신 신호 처리부(210) 내에 장착된 제4 필터(218)는, 상기 IF 믹서(217)의 출력 신호를 여파하고, 여파된 신호를 후술하는 ADC 및 DSP(220)로 출력하는 역할을 한다.
한편, ADC 및 DSP(220)는, 상기 수신 신호 처리부(210)의 출력 신호를 디지털 신호로 변환하고, 이러한 디지털 신호를 처리하며, 처리 결과를 출력하는 역할을 한다.
또한, 제어부(230)는, 상기 ADC 및 DSP(220)의 처리 신호를 입력받고, 기준 클럭 제어 신호인 복수개의 트랙킹 신호를 생성하며, 상기 복수개의 트랙킹 신호를 후술하는 기준 클럭 신호 생성부(240)로 출력하는 역할을 한다.
한편, 기준 클럭 신호 생성부(240)는, 상기 복수개의 트랙킹 신호를 입력받고, 상기 복수개의 트랙킹 신호의 제어에 따라 IF 기준 클럭 신호 및 RF 기준 클럭 신호를 생성하며, 상기 IF 기준 클럭 신호 및 상기 RF 기준 클럭 신호를 후술하는 제1 PLL 모듈(250) 및 후술하는 제2 PLL 모듈(260)로 출력하는 역할을 한다. 여기서, 상기 기준 클럭 신호 생성부(240)에 관하여 상세히 설명하면 다음과 같다.
상기 기준 클럭 신호 생성부(240) 내에 장착된 제1 TCXO(241)는, 상기 제어부(230)의 상기 복수개의 트랙킹 신호 중 제1 트랙킹 신호를 입력받고, 상기 제1 트랙킹 신호에 따라 상기 RF 기준 클럭 신호를 생성하며, 상기 RF 기준 클럭 신호를 후술하는 제1 PLL 모듈(250)로 출력하는 역할을 한다.
또한, 상기 기준 클럭 신호 생성부(240) 내에 장착된 제2 TCXO(242)는, 상기 제어부(230)의 상기 복수개의 트랙킹 신호 중 제2 트랙킹 신호를 입력받고, 상기 제2 트랙킹 신호에 따라 상기 IF 기준 클럭 신호를 생성하며, 상기 IF 기준 클럭 신호를 후술하는 제2 PLL 모듈(260)로 출력하는 역할을 한다.
또한, 제1 PLL 모듈(250)은, 상기 기준 클럭 신호 생성부(240)로부터 RF 기준 클럭 신호를 입력받고, 상기 RF 기준 클럭 신호에 의해 주파수를 최적화하기 위한 RF 국부 발진 신호를 생성하며, 상기 RF 국부 발진 신호를 상기 수신 신호 처리부(210)로 출력하는 역할을 한다. 여기서, 상기 제1 PLL 모듈(250)에 관하여 상세히 설명하면 다음과 같다.
상기 제1 PLL 모듈(250) 내에 장착된 제1 PLL(Phase Lock Loop)(251)은, 상기 기준 클럭 신호 생성부(240)로부터 RF 기준 클럭 신호를 입력받고, RF 국부 발진 신호를 피드백하여 위상차를 검출하며, 이러한 위상차에 따라 RF 국부 발진 제어 신호를 출력하는 역할을 한다.
또한, 상기 제1 PLL 모듈(250) 내에 장착된 제1 VCO(Voltage Controlled Oscillator)(252)는, RF 국부 발진 제어 신호를 입력받고, 상기 RF 국부 발진 제어 신호에 따라 RF 국부 발진 신호를 생성하여 상기 수신 신호 처리부(210)로 출력하는 역할을 한다.
한편, 제2 PLL 모듈(260)은, 상기 기준 클럭 신호 생성부(240)로부터 IF 기준 클럭 신호를 입력받고, 상기 IF 기준 클럭 신호에 의해 주파수를 최적화하기 위한 IF 국부 발진 신호를 생성하며, 상기 IF 국부 발진 신호를 상기 수신 신호 처리부(210)로 출력하는 역할을 한다.
상기 제2 PLL 모듈(260) 내에 장착된 제2 PLL(Phase Lock Loop)(261)은, 상기 기준 클럭 신호 생성부(240)로부터 IF 기준 클럭 신호를 입력받고, IF 국부 발진 신호를 피드백하여 위상차를 검출하며, 이러한 위상차에 따라 IF 국부 발진 제어 신호를 출력하는 역할을 한다.
또한, 상기 제2 PLL 모듈(260) 내에 장착된 제2 VCO(Voltage Controlled Oscillator)(262)는, IF 국부 발진 제어 신호를 입력받고, 상기 IF 국부 발진 제어 신호에 따라 IF 국부 발진 신호를 생성하여 상기 수신 신호 처리부(210)로 출력하는 역할을 한다.
상술한 본 발명의 ＣＤＭＡ 수신 회로의 동작에 관하여 설명하면 다음과 같다.
먼저, 수퍼헤테로다인 방식을 채용하는 이동통신 단말기에 사용되고 있는 수신기는, RF 믹서(214)와 IF 믹서(217)가 장착된다.
IF 믹서(217)에는 IF 국부 신호가 필요하며, 이러한 IF 국부 신호는, 제2 PLL 모듈(260)에서 생성된다. 또한, 제2 PLL 모듈(260)에는 기준 클럭 신호가 필요하므로, 제2 TCXO(242)를 통하여 정확한 기준 클럭 신호를 생성하게 된다.
한편, RF 믹서(214)에도 RF 국부 신호가 필요하며, 이러한 RF 국부 신호는, 제1 PLL 모듈(250)에서 생성된다. 또한, 제1 PLL 모듈(250)에도 기준 클럭 신호가 필요하므로, 제1 TCXO(241)를 통하여 정확한 기준 클럭 신호를 생성하게 된다.
즉, 종래의 수신기와는 달리, 각각의 PLL 모듈(250, 260)에 최적화된 주파수를 갖는 기준 클럭 신호를 두 개의 TCXO(241, 242)에서 생성하므로, 주파수 오차를 획기적으로 줄일 수 있게 된다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지로 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.
본 발명은 IF 국부 발진 신호를 제어하는 PLL과 RF 국부 발진 신호를 제어하는 PLL에 각각 TCXO를 할당함으로써, 최적으로 PLL의 기준 클럭 주파수를 트랙킹하도록 하여 각각의 국부 발진 신호의 주파수 오차를 최소로 할 수 있는 장점이 있다.
도 1은 종래의 ＣＤＭＡ 수신 회로를 나타낸 회로도,
도 2는 본 발명의 일 실시예에 의한 ＣＤＭＡ 수신 회로를 나타낸 블록도.
* 도면의 주요 부분에 대한 부호의 설명 *
210 : 수신 신호 처리부 220 : ADC 및 DSP
230 : 제어부 240 : 기준 클럭 신호 생성부
250 : 제1 PLL 모듈 260 : 제2 PLL 모듈

Claims (2)

  1. 기지국으로부터 고주파 신호를 입력받고, 상기 고주파 신호를 혼합, 여파 및 증폭 처리하는 수신 신호 처리부;
    상기 수신 신호 처리부의 출력 신호를 디지털 신호로 변환하고, 이러한 디지털 신호를 처리하며, 처리 결과를 출력하는 ADC 및 DSP;
    상기 ADC 및 DSP의 처리 신호를 입력받고, 기준 클럭 제어 신호인 복수개의 트랙킹 신호를 생성하는 제어부;
    상기 복수개의 트랙킹 신호를 입력받고, 상기 복수개의 트랙킹 신호의 제어에 따라 IF 기준 클럭 신호 및 RF 기준 클럭 신호를 생성하는 기준 클럭 신호 생성부;
    상기 RF 기준 클럭 신호를 입력받고, 상기 RF 기준 클럭 신호에 의해 주파수를 최적화하기 위한 RF 국부 발진 신호를 생성하며, 상기 RF 국부 발진 신호를 상기 수신 신호 처리부로 출력하는 제1 PLL 모듈; 및
    상기 IF 기준 클럭 신호를 입력받고, 상기 IF 기준 클럭 신호에 의해 주파수를 최적화하기 위한 IF 국부 발진 신호를 생성하며, 상기 IF 국부 발진 신호를 상기 수신 신호 처리부로 출력하는 제2 PLL 모듈
    을 포함하며,
    상기 기준 클럭 신호 생성부는,
    상기 복수개의 트랙킹 신호 중 제1 트랙킹 신호를 입력받고, 상기 제1 트랙킹 신호에 따라 상기 RF 기준 클럭 신호를 생성하며, 상기 RF 기준 클럭 신호를 상기 제1 PLL 모듈로 출력하는 제1 TCXO; 및
    상기 복수개의 트랙킹 신호 중 제2 트랙킹 신호를 입력받고, 상기 제2 트랙킹 신호에 따라 상기 IF 기준 클럭 신호를 생성하며, 상기 IF 기준 클럭 신호를 상기 제2 PLL 모듈로 출력하는 제2 TCXO
    를 포함하는 것을 특징으로 하는 ＣＤＭＡ 수신 회로.
  2. 삭제
KR10-2002-0081099A 2002-12-18 2002-12-18 Cdma 수신 회로 KR100473606B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0081099A KR100473606B1 (ko) 2002-12-18 2002-12-18 Cdma 수신 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0081099A KR100473606B1 (ko) 2002-12-18 2002-12-18 Cdma 수신 회로

Publications (2)

Publication Number Publication Date
KR20040054252A KR20040054252A (ko) 2004-06-25
KR100473606B1 true KR100473606B1 (ko) 2005-03-10

Family

ID=37347355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0081099A KR100473606B1 (ko) 2002-12-18 2002-12-18 Cdma 수신 회로

Country Status (1)

Country Link
KR (1) KR100473606B1 (ko)

Also Published As

Publication number Publication date
KR20040054252A (ko) 2004-06-25

Similar Documents

Publication Publication Date Title
JP4566228B2 (ja) 送受信機
US7313369B2 (en) Communication semiconductor integrated circuit and radio communication system
JP5256535B2 (ja) 位相同期ループ回路
JPH07221667A (ja) デジタル無線電話機において異なる周波数の信号を発生する方法
EP1774661A1 (en) Ratiometric clock systems for integrated receivers and associated methods
US8374283B2 (en) Local oscillator with injection pulling suppression and spurious products filtering
KR100717134B1 (ko) 자동 주파수 제어 루프 회로
JP5345858B2 (ja) ノイズリダクションを持つ無線周波数信号の受信及び／又は送信用の装置
CN101256229A (zh) 接收设备
US7953383B2 (en) Dual band receiver
JP2003018057A (ja) アンテナ受信装置
JP2009188850A (ja) ローカル信号生成回路
US20150103966A1 (en) Transceiver
US7778620B2 (en) Controlling phase locked loop in a mobile station
KR100473606B1 (ko) Cdma 수신 회로
JPH1093469A (ja) 無線通信装置の周波数発生器と周波数変換方法
JPH11289268A (ja) ダブルコンバージョンチューナ
JPH09261019A (ja) 同期回路
KR20020078413A (ko) 이동통신 단말기의 스퓨리어스 제거장치
JP2001189678A (ja) シンセサイザー無線機
KR101099837B1 (ko) 다중 경로 수신기에서 자동 주파수 제어 장치
JP2001136097A (ja) 送受信モジュール
JPH11298356A (ja) 高周波信号の受信装置
KR20000020154A (ko) 디지털 위성방송 수신용 튜너
JP2005175589A (ja) 受信機

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120131

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee