KR100467837B1 - Medthod for manufacturing Silicon On Insulator Wafer - Google Patents
Medthod for manufacturing Silicon On Insulator Wafer Download PDFInfo
- Publication number
- KR100467837B1 KR100467837B1 KR10-2002-0027372A KR20020027372A KR100467837B1 KR 100467837 B1 KR100467837 B1 KR 100467837B1 KR 20020027372 A KR20020027372 A KR 20020027372A KR 100467837 B1 KR100467837 B1 KR 100467837B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- ion implantation
- hydrogen ion
- oxide film
- donor wafer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Abstract
본 발명은 도너 웨이퍼와 핸들 웨이퍼를 이용하여 SOI 웨이퍼를 제조하는 방법에 있어서, 상기 도너 웨이퍼 상부에 산화막을 형성하는 공정과 상기 산화막이 형성된 도너웨이퍼의 가장자리에서 중심부 쪽으로 나선형을 그리면서 수소이온을 주입하되, 가장자리에서는 약 6 ×1016/㎠ 의 고농도로 수소이온을 주입하기 시작하여 중심부에서는 약 4 ×1016/㎠ 의 저농도로 수소이온 주입량을 줄여서 주입하며, 중심부의 저농도 영역은 전체웨이퍼 면적의 약 80%이상이 되도록 수소이온주입층을 형성하는 공정과 상기 수소이온주입층이 형성된 도너웨이퍼 산화막의 상부면과 핸들웨이퍼의 상부면을 접합시키는 공정과 상기 접합된 웨이퍼를 상기 수소이온주입층에 따라 절단하는 공정을 포함하여 이루어진다.The present invention relates to a method of manufacturing an SOI wafer using a donor wafer and a handle wafer, wherein a process of forming an oxide film on the donor wafer and implanting hydrogen ions while spiraling from the edge of the donor wafer on which the oxide film is formed to the center portion. However, at the edge, hydrogen ions are injected at a high concentration of about 6 × 10 16 / ㎠, and at the center, the hydrogen ions are injected at a low concentration of about 4 × 10 16 / ㎠, and the low concentration region of the center is the entire wafer area. Forming a hydrogen ion implantation layer to be about 80% or more; bonding a top surface of the donor wafer oxide film on which the hydrogen ion implantation layer is formed with a top surface of a handle wafer; and attaching the bonded wafer to the hydrogen ion implantation layer. According to the cutting step.
특히, 상기 수소이온주입공정 중 수소이온을 주입하는 이온주입에너지는 10KeV ∼ 100KeV로 하는 것이 바람직하다.In particular, the ion implantation energy for injecting hydrogen ions in the hydrogen ion implantation step is preferably 10KeV ~ 100KeV.
Description
본 발명은 SOI웨이퍼의 제조 방법에 관한 것으로서, 특히 시간을 단축하면서도 고농도로 수소이온을 주입하는 수소이온주입공정을 포함하는 SOI제조방법에 관한 것이다.The present invention relates to a method for manufacturing an SOI wafer, and more particularly, to a method for producing an SOI including a hydrogen ion implantation step of injecting hydrogen ions at a high concentration while reducing time.
SOI 웨이퍼 (SOI : silicon on insulator)는 반도체층 위에 절연체와 단결정 반도체층을 가지고 있는 구조의 웨이퍼로서, 반도체 소자의 소자 분리 기술이 용이하고, 소자의 전기적 특성이 우수하여 널리 연구되고 있다.A silicon on insulator (SOI) wafer is a wafer having a structure having an insulator and a single crystal semiconductor layer on a semiconductor layer, and has been widely studied for easy device isolation of semiconductor devices and excellent electrical characteristics of devices.
일반적으로 벌크(bulk) 모스 전계효과 트랜지스터(metal oxide semiconductor field effect transistor, 이하 MOSFET라 함)는 게이트, 소스, 드레인, 반도체 기판의 4-터미널(terminal) 구조인데 비하여, SOI 구조의 MOSFET는 반도체 기판에 대한 콘택 및 관련 배선에 대한 연결이 필요 없기 때문에 게이트, 소스, 드레인의 3-터미널 구조를 가지므로 반도체 칩의 크기를 소형화할 수 있다.In general, a bulk MOS metal field semiconductor transistor (hereinafter referred to as a MOSFET) is a four-terminal structure of a gate, a source, a drain, and a semiconductor substrate, whereas an SOI structure is a semiconductor substrate. Since there is no need for contacts to and related wiring, it has a three-terminal structure of gate, source, and drain, which makes it possible to reduce the size of a semiconductor chip.
또한, SOI 웨이퍼에서는 CMOS(complementary metal oxide semiconductor)를 구현하는 데 있어 웰을 형성하지 않으며, 각각의 MOSFET 활성 영역이 서로 절연되어 있기 때문에 래치업(latch-up)을 방지할 수 있다.In addition, the SOI wafer does not form a well for implementing a complementary metal oxide semiconductor (CMOS), and latch-up can be prevented because each MOSFET active region is insulated from each other.
그리고, 박막(Thin Film) SOI 웨이퍼는 소스/드레인 접합이 필름 두께 전체에 형성되므로, 소스/드레인의 면 접합 용량(area junction capacitance)이 거의 없고, 페리미터(perimeter)에 의한 접합 용량만이 존재한다. 따라서, SOI 소자는 벌크 MOSFET에 비해 고속, 저전력 특성을 갖는다.In the thin film SOI wafer, since the source / drain junction is formed over the entire film thickness, there is little area junction capacitance of the source / drain, and only the junction capacitance by the perimeter exists. do. Thus, SOI devices have higher speed and lower power than bulk MOSFETs.
그밖에도, SOI 웨이퍼는 전체적인 IC(integrated circuit) 칩의 회로적 요소와 CMOS 회로의 래치업 사이에서 발생되는 캐패시터 커플링(capacitive coupling)을 감소시키며, 칩 크기 감소 및 패킹 밀도 증가로 전체적인 회로의 동작 속도를 증가시키고 기생 캐패시턴스와 칩 크기를 감소시키는 특성을 가진다.In addition, the SOI wafer reduces the capacitive coupling that occurs between the circuit elements of the entire integrated circuit (IC) chip and the latchup of the CMOS circuit, and reduces the chip size and increases the packing density to ensure overall circuit operation. It increases the speed and decreases the parasitic capacitance and chip size.
또한, SOI 웨이퍼는 핫 일렉트론(hot electron) 효과 감소, 단채널 효과(short channel effect) 감소 등과 같은 장점을 가지고 있다.In addition, SOI wafers have advantages such as reduced hot electron effects, short channel effects, and the like.
이와 같은 SOI 웨이퍼를 제조하기 위한 종래의 방법을 첨부된 도 1a 내지 도 1e를 참조하여 설명하면 다음과 같다.A conventional method for manufacturing such an SOI wafer will be described with reference to FIGS. 1A to 1E.
먼저 도 1a에 도시한 바와 같이, 도너 웨이퍼(donor wafer)(10)와 핸들 웨이퍼(handle wafer)(20)를 준비한 후, 도너 웨이퍼(10) 상부에 산화막(11)을 형성한다. 이때, 도너 웨이퍼(10)와 핸들 웨이퍼(20)는 실리콘웨이퍼로 형성하는 것이 바람직하며, 산화막(11)은 도너 웨이퍼(10)를 열산화하여 형성하는 것이 바람직하다.First, as shown in FIG. 1A, a donor wafer 10 and a handle wafer 20 are prepared, and then an oxide film 11 is formed on the donor wafer 10. At this time, the donor wafer 10 and the handle wafer 20 are preferably formed of a silicon wafer, and the oxide film 11 is preferably formed by thermally oxidizing the donor wafer 10.
그 다음 도 1b에 도시한 바와 같이, 상부에 산화막(11)이 형성된 도너 웨이퍼(10)에 수소 이온을 주입하여 실리콘웨이퍼의 내부에 수소이온주입층(12)을 형성한다.Next, as shown in FIG. 1B, hydrogen ions are implanted into the donor wafer 10 having the oxide film 11 formed thereon to form a hydrogen ion implantation layer 12 inside the silicon wafer.
그 다음 도 1c에 도시한 바와 같이, 도너 웨이퍼(10)를 핸들 웨이퍼(20)에 접합시킨다. 이때, 도너 웨이퍼(10)와 핸들 웨이퍼(20)의 접합은 도너 웨이퍼(10) 상부에 형성된 산화막(11)이 핸들 웨이퍼(20) 상부에 접합되도록 한다.Then, as shown in FIG. 1C, the donor wafer 10 is bonded to the handle wafer 20. At this time, the donor wafer 10 and the handle wafer 20 are bonded so that the oxide film 11 formed on the donor wafer 10 is bonded to the handle wafer 20.
그 다음 도 1d에 도시한 바와 같이, 도너 웨이퍼(10)의 수소이온주입층(12)이 형성된 부분을 분리(Cleave)하여 핸들 웨이퍼(20) 상부에 산화막(11)과 함께 분리된 도너 웨이퍼(10a)가 형성된 SOI 웨이퍼를 형성한다.Next, as shown in FIG. 1D, the donor wafer separated by the oxide film 11 on the handle wafer 20 by cleaving a portion where the hydrogen ion implantation layer 12 of the donor wafer 10 is formed ( An SOI wafer formed with 10a) is formed.
그 다음 도 1e에 도시한 바와 같이, 핸들 웨이퍼(20)의 상부에 산화막(11)과 산화막과 함께 분리된 도너 웨이퍼(10a)가 적층되어 형성된 SOI 웨이퍼를 고온에서 열처리하여 결합력을 강화시켜 주고, 표면처리 방법을 이용하여 표면 거칠기를 완화시켜 주는 등의 후속 공정으로 소자 제조가 용이한 SOI 웨이퍼를 완성한다.Next, as shown in FIG. 1E, the SOI wafer formed by stacking the oxide film 11 and the donor wafer 10a separated together with the oxide film on the handle wafer 20 is heat-treated at a high temperature to strengthen the bonding force, A surface treatment method is used to complete the SOI wafer, which facilitates device fabrication, by following steps such as relieving surface roughness.
그러나, 이와 같은 종래의 SOI 웨이퍼의 제조 방법에 있어서 수소이온주입층의 농도는 이온주입량이 약 5×1016/㎝2이상으로 많으면 실리콘웨이퍼의 분리(Cleave)는 되기 쉬우나 수소이온주입시간이 길어지는 문제점이 있고, 약 5×1016/㎝2미만으로 적으면 수소이온주입시간은 단축되나 실리콘웨이퍼의 분리가 잘 되지 않는 문제점이 있어왔다.However, in the conventional SOI wafer manufacturing method, the concentration of the hydrogen ion implantation layer tends to easily cleave the silicon wafer when the ion implantation amount is about 5 × 10 16 / cm 2 or more, but the hydrogen ion implantation time is long. There is a problem, and less than about 5 × 10 16 / ㎝ 2 hydrogen ion injection time is shortened but there has been a problem that the separation of the silicon wafer is not good.
따라서, 본 발명은 실리콘웨이퍼의 분리에 결정적인 역할을 하는 수소이온주입공정에서, 수소이온주입시간을 단축시키면서도 실리콘웨이퍼의 분리가 잘 일어나게 할 수 있는 수소이온주입공정을 포함하는 SOI웨이퍼의 제조방법을 제공하려는 것이다.Accordingly, the present invention provides a method for manufacturing an SOI wafer including a hydrogen ion implantation process in which a hydrogen ion implantation process can be performed while reducing the hydrogen ion implantation time in a hydrogen ion implantation process that plays a decisive role in the separation of the silicon wafer. Is to provide.
이 방법은 도너 웨이퍼와 핸들 웨이퍼를 이용하여 SOI 웨이퍼를 제조하는 방법에 있어서, 상기 도너 웨이퍼의 상부에 산화막을 형성하는 공정과 상기 산화막이 형성된 도너웨이퍼의 가장자리에서 중심부 쪽으로 나선형을 그리면서 수소이온을 주입하되, 가장자리에서는 약 6 ×1016/㎠ 의 고농도로 수소이온을 주입하기 시작하여 중심부에서는 약 4 ×1016/㎠ 의 저농도로 수소이온 주입량을 줄여서 주입하며, 중심부의 저농도 영역은 전체웨이퍼 면적의 약 80%이상이 되도록 수소이온주입층을 형성하는 공정과 상기 수소이온주입층이 형성된 도너웨이퍼 산화막의 상부면과 핸들웨이퍼의 상부면을 접합시키는 공정과 상기 접합된 웨이퍼를 상기 수소이온주입층에 따라 절단하는 공정을 포함하여 이루어진다.In the method of manufacturing an SOI wafer using a donor wafer and a handle wafer, a method of forming an oxide film on top of the donor wafer and a spiral ion from the edge of the donor wafer on which the oxide film is formed are spiraled toward the center portion. Inject the hydrogen ions at a high concentration of about 6 × 10 16 / ㎠ at the edge and reduce the amount of hydrogen ions at a low concentration of about 4 × 10 16 / ㎠ at the center. Forming a hydrogen ion implantation layer so as to be about 80% or more; bonding a top surface of a donor wafer oxide film on which the hydrogen ion implantation layer is formed with an upper surface of a handle wafer; and attaching the bonded wafer to the hydrogen ion implantation layer. According to the cutting is made.
특히, 상기 수소이온주입공정 중, 수소이온을 주입하는 이온주입에너지는 10KeV ∼ 100KeV로 하는 것이 바람직하다.In particular, the ion implantation energy for injecting hydrogen ions in the hydrogen ion implantation step is preferably 10KeV to 100KeV.
도 1.은 수소이온주입에 의한 에스오아이 웨이퍼 제조공정의 개략도.Figure 1 is a schematic diagram of the SOH wafer manufacturing process by hydrogen ion implantation.
도 2a.는 본 발명에 따라 도너웨이퍼에 주입된 수소이온층의 농도를 나타낸 단면도.Figure 2a. Is a cross-sectional view showing the concentration of the hydrogen ion layer injected into the donor wafer in accordance with the present invention.
도 2b.는 본 발명에 따라 도너웨이퍼에 주입된 수소이온층의 수소이온농도곡선.Figure 2b. Is the hydrogen ion concentration curve of the hydrogen ion layer injected into the donor wafer in accordance with the present invention.
도 2c.는 본 발명에 따른 수소이온주입방법의 개략도.Figure 2c is a schematic diagram of a hydrogen ion injection method according to the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
10 : 도너웨이퍼. 20 : 핸들웨이퍼.10: donor wafer. 20: handle wafer.
11 : 산화막. 12 : 수소이온주입층.11: oxide film. 12: hydrogen ion implantation layer.
10a : 산화막(11)과 함께 분리된 도너웨이퍼.10a: A donor wafer separated together with the oxide film 11.
10b : 분리되고 남은 도너웨이퍼.10b: The donor wafer which remained after separation.
A1 : 고농도 수소이온 형성영역.A1: high concentration hydrogen ion formation region.
A2 : 저농도 수소이온 형성영역.A2: low concentration hydrogen ion formation region.
G1 : 종래의 방법에 의한 수소이온층의 수소이온농도곡선.G1: Hydrogen ion concentration curve of a hydrogen ion layer by a conventional method.
G2 : 본 발명에 따른 수소이온층의 수소이온농도곡선.G2: hydrogen ion concentration curve of the hydrogen ion layer according to the present invention.
S : 수소이온을 주입할 도너웨이퍼의 상부면.S: The upper surface of the donor wafer to inject hydrogen ions.
L : 본 발명에 따라 수소이온을 주입하는 경로.L: Path for injecting hydrogen ions according to the present invention.
이하, 본 발명에 따른 SOI 웨이퍼의 제조방법을 도 1a 내지 도 1e 및 도 2를 참조하여 설명하면 다음과 같다.Hereinafter, a method of manufacturing an SOI wafer according to the present invention will be described with reference to FIGS. 1A to 1E and FIG. 2.
먼저 도 1a에 도시한 바와 같이, SOI 웨이퍼 제조를 위하여 도너 웨이퍼(10)와 핸들 웨이퍼(20)를 준비한다. 이때, 도너 웨이퍼(10)와 핸들 웨이퍼(20)는 각각 실리콘웨이퍼로 형성하는 것이 바람직하다.First, as shown in FIG. 1A, a donor wafer 10 and a handle wafer 20 are prepared for manufacturing an SOI wafer. At this time, the donor wafer 10 and the handle wafer 20 are preferably each formed of a silicon wafer.
다음으로, 도너 웨이퍼(10) 상부에 산화막(11)을 형성한다. 이때, 산화막(11)의 형성은 도너 웨이퍼(10)를 열산화하여 열산화막으로 형성하는 것이 바람직하며, 열산화 공정은 900℃ 내지 1,100℃ 정도의 온도에서 30분 내지 360분 정도의 시간동안 열공정을 실시하여 도너 웨이퍼(10) 상부 또는 핸들 웨이퍼(20)에 500Å 내지 15,000Å 정도의 두께로 산화막을 성장시키는 것이 바람직하다.Next, an oxide film 11 is formed on the donor wafer 10. In this case, the oxide film 11 may be thermally oxidized to form a thermal oxide film by thermally oxidizing the donor wafer 10. The thermal oxidation process may be performed at a temperature of about 900 ° C. to about 1,100 ° C. for about 30 minutes to about 360 minutes. It is preferable to grow an oxide film on the donor wafer 10 or the handle wafer 20 to a thickness of about 500 kPa to about 15,000 kPa.
그 다음, 도 1b에 도시한 바와 같이, 상부에 산화막(11)이 형성된 도너 웨이퍼(10)에 수소이온을 주입하여, 도너웨이퍼(10) 내부의 적정 깊이 즉, 도너웨이퍼(10)의 상부에 형성된 산화막(11) 보다 깊은 부분에 수소이온주입층(12)을 형성하며, 이때, 수소 이온 주입은 도 2a에 도시한 바와 같이 가장자리영역은 고농도영역(A1)으로 수소이온을 주입하고, 중심부는 저농도영역(A2)으로 수소이온을 주입한다.Next, as shown in FIG. 1B, hydrogen ions are implanted into the donor wafer 10 having the oxide film 11 formed thereon, and thus, a suitable depth in the donor wafer 10, that is, the upper portion of the donor wafer 10. The hydrogen ion implantation layer 12 is formed in a portion deeper than the formed oxide film 11, where hydrogen ion is implanted into the high concentration region A1 at the edge region as shown in FIG. Hydrogen ions are injected into the low concentration region A2.
가장자리 부분은 고농도 영역(A1)으로 중심부는 저농도 영역(A2)으로 수소이온을 주입하기 위한 수소이온주입공정은 빔 이온주입 방식으로 행하며, 수소이온주입순서는 도 2c에 도시한 바와 같이 가장자리 영역에서 중심부 쪽으로 나선형을 그리면서 이온주입을 실시한다. 이때, 이온 주입 에너지폭은 10KeV 내지 100KeV로 하고, 수소이온주입량은 도 2b에서와 같이 6×1016/cm2내지 4×1016/cm2로 하는 것이 바람직하며, 이때, 상기 산화막(11)이 형성된 도너웨이퍼(10)의 중심부인 저농도 영역(A2)이 전체 웨이퍼 면적의 약 80% 이상으로 하는 것이 더욱 바람직하다.The hydrogen ion implantation process for implanting hydrogen ions into the high concentration region A1 at the edge portion and the low concentration region A2 is performed by beam ion implantation, and the hydrogen ion implantation sequence is shown in FIG. 2C. Ion implantation is performed while spiraling toward the center. In this case, the ion implantation energy width is 10KeV to 100KeV, and the hydrogen ion implantation amount is preferably 6 × 10 16 / cm 2 to 4 × 10 16 / cm 2 as shown in FIG. 2B, wherein the oxide film 11 More preferably, the low concentration region A2, which is the central portion of the formed donor wafer 10, is about 80% or more of the total wafer area.
여기에서 이온주입에너지는 산화막(11)이 형성된 도너웨이퍼(10)의 내부에 수소이온주입층이 형성될 깊이를 결정하기 위하여 제어된다. 따라서, 이온주입에너지를 100KeV로 하여 수소이온주입을 하면 도너웨이퍼(10)의 표면으로부터 약 10,000Å정도의 깊이에서 수소이온층이 형성되고, 약 10KeV로 하여 수소이온주입을 하면 도너웨이퍼의 표면으로부터 약 1,000Å정도의 깊이에서 수소이온층이 형성된다.Here, the ion implantation energy is controlled to determine the depth at which the hydrogen ion implantation layer is to be formed inside the donor wafer 10 on which the oxide film 11 is formed. Therefore, when ion implantation energy is 100 KeV and hydrogen ion implantation, a hydrogen ion layer is formed at a depth of about 10,000 kW from the surface of the donor wafer 10, and when hydrogen ion implantation is performed at about 10 KeV, it is about from the surface of the donor wafer. Hydrogen ion layer is formed at a depth of about 1,000Å.
그리고, 수소이온주입량은 도 2a와 도 2b에 도시된 바와 같이, 산화막(11)이 형성된 도너웨이퍼(10)의 가장자리 부분인 고농도 영역(A1)에는 약 6×1016/㎠로 수소이온을 주입하기 시작하여 중심부인 저농도 영역(A2)에서는 약 4×1016/㎠가 되도록 급격하게 수소이온주입량을 줄인다. 따라서 이와 같이 수소이온주입량을 제어함으로서 전체적으로 수소이온을 주입하는 시간을 단축하되, 산화막(11)이 형성된 도너웨이퍼(10) 내부의 가장자리부분에는 고농도 영역(A1)의 수소이온주입층을 형성하여, 후술할 도너웨이퍼(10)의 절단 공정에서 절단이 용이하게 되도록 한다. 이때, 상기 산화막(11)이 형성된 도너웨이퍼(10)의 중심부인 저농도 영역(A2)은 전체 웨이퍼 면적의 약 80% 이상이 되도록 형성하여 , 전체적인 수소이온주입량을 줄여서 수소이온주입 시간을 크게 단축할 수 있다.As shown in FIGS. 2A and 2B, the hydrogen ion implantation amount is about 6 × 10 16 / cm 2 in the high concentration region A1, which is an edge portion of the donor wafer 10 on which the oxide film 11 is formed. In the low concentration region A2 at the center, the amount of hydrogen ions is drastically reduced to be about 4 × 10 16 / cm 2. Therefore, the hydrogen ion implantation time is shortened by controlling the amount of hydrogen ion implanted as described above, and a hydrogen ion implantation layer having a high concentration region A1 is formed at the edge of the donor wafer 10 in which the oxide film 11 is formed. In the cutting process of the donor wafer 10 to be described later to facilitate the cutting. In this case, the low concentration region A2, which is the central portion of the donor wafer 10 on which the oxide film 11 is formed, is formed to be about 80% or more of the total wafer area, thereby reducing the total amount of hydrogen ions and greatly reducing the hydrogen ion injection time. Can be.
그 다음, 도 1c에 도시한 바와 같이, 상부에 산화막(11)이 형성되어 있고, 내부 적정 깊이에 수소 이온 주입층(12)이 형성되어 있는 도너 웨이퍼(10)와 핸들 웨이퍼(20)를 결합시킨다. 이때, 도너 웨이퍼(10)와 핸들 웨이퍼(20)의 결합은 도너 웨이퍼(10) 상부에 형성된 산화막(11)의 상부면이 핸들 웨이퍼(20)의 상부면에 접합되도록 한다.Next, as shown in FIG. 1C, the donor wafer 10 and the handle wafer 20, in which an oxide film 11 is formed on the upper portion and a hydrogen ion implantation layer 12 is formed at an appropriate depth therein, are combined. Let's do it. At this time, the donor wafer 10 and the handle wafer 20 are coupled to each other so that the upper surface of the oxide film 11 formed on the donor wafer 10 is bonded to the upper surface of the handle wafer 20.
그 다음, 도 1d에 도시된 바와 같이, 본 발명에 따라 주입된 도너 웨이퍼(10)의 수소이온주입층(12)이 형성된 부분을 분리하여, 핸들 웨이퍼(20) 상부에 산화막(11)과 일정 두께의 도너 웨이퍼(10a)가 형성된 SOI 웨이퍼를 형성한다. 이때, 도너 웨이퍼(10)의 수소이온주입층(12) 부분에서의 절단은 접합된 도너 웨이퍼(10)와 핸들 웨이퍼(20)를 열처리, 바람직하게는 400℃ 내지 600℃ 정도의 온도로 열처리하여 도너 웨이퍼(10)의 수소이온주입층(12)을 절단하는 스마트 컷(smart cut) 방법이나, 물리적 충격을 가하여 도너 웨이퍼(10)의 수소이온주입층(12)을 분리하는 나노클립프로세스(NanoCleave Process) 등을 이용하는 것이 바람직하다.Next, as shown in FIG. 1D, the portion in which the hydrogen ion implantation layer 12 of the donor wafer 10 implanted according to the present invention is formed is separated, and the oxide film 11 is fixed on the handle wafer 20. An SOI wafer is formed on which a donor wafer 10a of thickness is formed. In this case, the cutting at the portion of the hydrogen ion implantation layer 12 of the donor wafer 10 may be performed by heat-treating the bonded donor wafer 10 and the handle wafer 20 at a temperature of about 400 ° C to 600 ° C. Smart cut method for cutting the hydrogen ion implantation layer 12 of the donor wafer 10 or nanoclip process for separating the hydrogen ion implantation layer 12 of the donor wafer 10 by physical impact. Process) or the like is preferable.
여기에서 상기 수소이온주입층(12)은 도 2a 및 도 2b에 도시된 바와 같이, 상기 수소이온주입공정에서 수소이온을 도너웨이퍼의 분리가 일어나는 가장자리 부분에서 고농도인 6 ×1016/㎠로 형성되어 있으므로, 종래의 도너웨이퍼의 분리에서 보다 훨씬 더 용이하게 분리가 되는 것이다.Here, the hydrogen ion implantation layer 12 is formed in a high concentration of 6 × 10 16 / ㎠ at the edge portion of the hydrogen ion in the hydrogen ion implantation process, the separation of the donor wafer, as shown in Figure 2a and 2b Therefore, the separation is much easier than in the conventional separation of the donor wafer.
그 다음 상기 SOI웨이퍼 형성 후의 후속공정으로서, 도 1e에 도시한 바와 같이, 산화막(11)과 도너 웨이퍼(10a)가 적층된 핸들웨이퍼(20)로 형성된 SOI웨이퍼를 고온, 바람직하게는 900℃ 내지 1,200℃ 정도의 온도에서 열처리하여 결합력을 강화시켜 주고, SOI 웨이퍼의 표면 미소거칠기를 향상시키기 위한 표면 처리를 실시하는 것이 바람직하다.Subsequently, as a subsequent step after the formation of the SOI wafer, as shown in FIG. 1E, the SOI wafer formed of the handle wafer 20 in which the oxide film 11 and the donor wafer 10a are stacked is heated at a high temperature, preferably 900 ° C. to It is preferable to perform a surface treatment for heat treatment at a temperature of about 1,200 ° C. to strengthen the bonding strength and to improve the surface micro-roughness of the SOI wafer.
본 발명은 실리콘웨이퍼의 분리에 결정적인 역할을 하는 수소이온주입공정에서 동일한 실리콘웨이퍼 내에 분리가 시작되는 가장자리 영역에는 수소이온을 고농도로 주입하고, 중심부에는 저농도로 수소이온을 주입함으로서, 수소이온주입시간을 단축시키면서도 실리콘웨이퍼의 분리가 잘 될 수 있는 수소이온주입공정을 포함하는 SOI웨이퍼의 제조방법을 제공하였다. 따라서 본 발명은 이러한 분리공정의 최적화를 통하여 SOI웨이퍼 제조공정의 생산성을 크게 향상시킬 수 있게 되었다.The present invention injects hydrogen ions at high concentration into the edge region where separation starts in the same silicon wafer in the hydrogen ion injection process, which plays a decisive role in the separation of the silicon wafer, and injects hydrogen ions at low concentration into the center, thereby providing hydrogen ion injection time. The present invention also provides a method for manufacturing an SOI wafer including a hydrogen ion implantation process which can be used to separate silicon wafers well while reducing the weight. Therefore, the present invention can greatly improve the productivity of the SOI wafer manufacturing process through the optimization of this separation process.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0027372A KR100467837B1 (en) | 2002-05-17 | 2002-05-17 | Medthod for manufacturing Silicon On Insulator Wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0027372A KR100467837B1 (en) | 2002-05-17 | 2002-05-17 | Medthod for manufacturing Silicon On Insulator Wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030089248A KR20030089248A (en) | 2003-11-21 |
| KR100467837B1 true KR100467837B1 (en) | 2005-01-24 |
Family
ID=32383293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0027372A KR100467837B1 (en) | 2002-05-17 | 2002-05-17 | Medthod for manufacturing Silicon On Insulator Wafer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100467837B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980079501A (en) * | 1997-03-31 | 1998-11-25 | 기타오카 타카시 | Silicon Wafer Manufacturing Method and Silicon Wafer |
| JPH11186187A (en) * | 1997-12-22 | 1999-07-09 | Mitsubishi Materials Silicon Corp | Production of soi substrate |
| KR19990083256A (en) * | 1998-04-17 | 1999-11-25 | 가네꼬 히사시 | Silicon-on-insulator (soi) substrate and method of fabricating the same |
| WO2002005344A1 (en) * | 2000-07-12 | 2002-01-17 | Commissariat A L'energie Atomique | Method for cutting a block of material and for forming a thin film |
-
2002
- 2002-05-17 KR KR10-2002-0027372A patent/KR100467837B1/en active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980079501A (en) * | 1997-03-31 | 1998-11-25 | 기타오카 타카시 | Silicon Wafer Manufacturing Method and Silicon Wafer |
| JPH11186187A (en) * | 1997-12-22 | 1999-07-09 | Mitsubishi Materials Silicon Corp | Production of soi substrate |
| KR19990083256A (en) * | 1998-04-17 | 1999-11-25 | 가네꼬 히사시 | Silicon-on-insulator (soi) substrate and method of fabricating the same |
| KR100335449B1 (en) * | 1998-04-17 | 2002-05-04 | 가네꼬 히사시 | Silicon-on-insulator (soi) substrate and method of fabricating the same |
| WO2002005344A1 (en) * | 2000-07-12 | 2002-01-17 | Commissariat A L'energie Atomique | Method for cutting a block of material and for forming a thin film |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030089248A (en) | 2003-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3080914B2 (en) | Semiconductor wafer manufacturing method | |
| CN101425521B (en) | High resistivity soi base wafer using thermally annealed substrate | |
| US6717213B2 (en) | Creation of high mobility channels in thin-body SOI devices | |
| US4554572A (en) | Self-aligned stacked CMOS | |
| KR101018835B1 (en) | Semiconductor device with tensile strain silicon introduced by compressive material in a buried oxide layer | |
| KR100271010B1 (en) | Semiconductor device and manufacturing the same | |
| US6265248B1 (en) | Method for producing semiconductor-on-insulator structure with reduced parasitic capacitance | |
| US7977167B2 (en) | Method of producing a field effect transistor arrangement | |
| US20050275037A1 (en) | Semiconductor devices with high voltage tolerance | |
| KR0161611B1 (en) | Producing method of semiconductor device | |
| JP3742845B2 (en) | Manufacturing method of SOI device having double gate structure and SOI device having double gate structure manufactured by the manufacturing method | |
| JP3648466B2 (en) | Field effect transistor, semiconductor substrate, method of manufacturing field effect transistor, and method of manufacturing semiconductor substrate | |
| KR100574172B1 (en) | Method for fabricating semiconductor device | |
| JP4743864B2 (en) | Method for reducing boron diffusion coefficient in pFET | |
| KR100467837B1 (en) | Medthod for manufacturing Silicon On Insulator Wafer | |
| KR100473855B1 (en) | A Manufacturing method for SOI wafer | |
| JP2002299590A (en) | Method of manufacturing semiconductor substrate and semiconductor device | |
| JP2002289698A (en) | Semiconductor device and its manufacturing method and portable electronic appliance | |
| JPH0575041A (en) | Cmos semiconductor device | |
| CN100481354C (en) | Method for producing silicon contacting device on low grid spreading electric capacity isolator | |
| US6660593B2 (en) | Method for fabricating oxide layers with different thicknesses | |
| KR100257709B1 (en) | Method for manufacturing transistor soi device | |
| KR100649813B1 (en) | Manufacturing method of semiconductor device | |
| KR100422325B1 (en) | Fabricating method of semiconductor device | |
| JPH11163125A (en) | Soi substrate and its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20131223 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20141223 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20151223 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20161227 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20171222 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20191219 Year of fee payment: 16 |