KR100465733B1 - Fed제조 공정중 진공 페키징 방법 및 그에 따른 패널 구조 - Google Patents

Fed제조 공정중 진공 페키징 방법 및 그에 따른 패널 구조 Download PDF

Info

Publication number
KR100465733B1
KR100465733B1 KR10-1998-0001307A KR19980001307A KR100465733B1 KR 100465733 B1 KR100465733 B1 KR 100465733B1 KR 19980001307 A KR19980001307 A KR 19980001307A KR 100465733 B1 KR100465733 B1 KR 100465733B1
Authority
KR
South Korea
Prior art keywords
vacuum
vacuum chamber
panel
plate
chamber
Prior art date
Application number
KR10-1998-0001307A
Other languages
English (en)
Other versions
KR19990065843A (ko
Inventor
윤상조
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-1998-0001307A priority Critical patent/KR100465733B1/ko
Publication of KR19990065843A publication Critical patent/KR19990065843A/ko
Application granted granted Critical
Publication of KR100465733B1 publication Critical patent/KR100465733B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/38—Exhausting, degassing, filling, or cleaning vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/94—Means for exhausting the vessel or maintaining vacuum within the vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/94—Selection of substances for gas fillings; Means for obtaining or maintaining the desired pressure within the tube, e.g. by gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)

Abstract

본 발명은 패널을 대기 환경에서 진공환경으로 로딩하기 위한 로드록 진공 챔버부를 메인 진공 챔버의 한쪽에 설치하고, 다른 로드록 진공 챔버는 상기 메인 진공 챔버의 반대편에 설치하여 메인 진공 챔버의 진공 환경에서 작업을 마친 패널을 대기환경으로 다시 이송할 때 버퍼 챔버로 활용되도록 하는 진공 시스템을 이용한 진공 페키징 방법에 관한 것으로 특히, 전면에 애노드 전극과 포스퍼가 코팅되어 있는 페이스 플레이트와 전자방출원인 에미터와 게이트가 형성되어 있는 백 플레이트를 상기 로드록 진공 챔버부를 통해 예비진공 상태에서 클리어시키는 제 1 과정과, 상기 제 1 과정에서 클리어 되어진 백 플레이트와 페이스 플레이트를 메인 진공 챔버내로 이송시키는 제 2 과정, 및 상기 제 2 과정을 통해 메인 진공 챔버내로 이송되어진 백 플레이트와 페이스 플레이트를 정렬한 후 상기 메인 진공 챔버내의 고진공 환경속에서 체결하는 제 3 과정을 포함하는 것을 특징으로 하는 FED 제조 공정중 진공 페키징 방법 및 그에 다른 패널구조를 제공하여 진공 배기 프로세스와 진공 실링 프로세스를 10-7Torr이하의 고진공 속에서 인-라인으로 진공 브레이크없이 이루어지도록 함으로써 두께의 박형화 및 잔류기체를 최소화한 오랜 수명의 패널 실현이 가능하다는 효과가 있다.

Description

ＦＥＤ제조 공정중 진공 페키징 방법 및 그에 따른 패널 구조
본 발명은 전계 방출 디스플레이(Field Emission Display; 이하 FED라 칭함)의 제조공정중 진공 페키징 공정에 관한 것으로 특히, FED 제조시 진공 배기 프로세스와 진공 실링(sealing) 프로세스를 10-7Torr이하의 고진공에서 진공을 유지하도록 으로써 잔류기체를 줄이고 배기를 위한 별도의 튜브가 필요없도록 하기 위한 FED 제조 공정중 진공 페키징 방법 및 그에 따른 패널 구조에 관한 것이다.
일반적으로, 전계 방출 표시 소자 또는 전계 방출 어레이(Field emission array)로 불리우는 표시소자는 LCD의 대체용으로 개발된 디스플레이용 표시소자로서, 그 특징을 대략적으로 설명하면 다음과 같다.
상기 FED는 기본적으로 형광물질이 도포되어 있는 상부부재와 음극선 방출소자가 구비되어 있는 하부부재를 소정의 이격거리를 유지한 상태로 결합시 그 사이에 형성된 공간을 진공상태로 유지하고, 상기 상부부재와 하부부재간에 수 킬로볼트(KV) 또는 수백 볼트의 전압을 걸어주면, 상기 하부부재에 구비되어 있는 음극선 방출소자에서 음극성 전자가 강하게 방출되어 상기 상부부재에 도포되어 있는 형광물질에 충돌함으로써, 상기 형광물질이 발광하도록 하는 셀들로 구성되어 있다.
상술한 바와같은 FED의 패널 내부를 첨부한 도 1과 도 2을 참조하여 살펴보면, 진공 갭(101)을 유지하기 위한 스페이서(102)가 가운데 있고 위쪽에 페이스 플레이트(face plate; 103) 아래쪽에 백 플레이트(back plate; 104)로 구성된다. 상기 페이스 플레이트는 애노드 플레이트라고도 하는데, 전면에는 애노드 전극(105)과 포스퍼(phosphor;106)가 코팅되어 있으며, 백 플레이트는 전자방출원인 에미터(107)와 게이트(108)로 구성되어 있다.
FED를 구성하는 최소 단위는 앞서 언급한 애노드(105)전극, 에미터(107), 그리고 게이트(108)전극인데, 에미터 포인트에 충분한 전압이 인가되면 이로 인한 강한 전계에 의하여 전자들이 방출되어 게이트를 통과하게 된다. 이때 FEA(Field Emitter Array :전계 방출 어레이)는 백 플레이트의 로우(row; 201), 칼럼(column, 202) 전극을 통하여 매트릭스 어드레스되며 게이트에 전압이 걸리는 시간동안 전자가 방출한다.
가속된 전자들은 진공 갭을 지나 투명 전극(105)상의 형광체 화소(203)에 높은 에너지를 가지고 충돌하여 발광하게 되는데, 전자가 충돌하는 한 픽셀에는 R(Red), G(Green), B(Blue) 포스퍼 도트들이 배열되어 있어서 칼러 디스플레이가 구현되는 것이다.
따라서, 상술한 바와같은 FED의 성능의 극대화를 위해서는 몇가지 중요한 파라메타가 존재하는데, 그중에서 진공도는 매우 중요한 파라메타중 하나이다.
FED에서 전자 방출원인 FEA는 에미터와 게이트 사이를 서브 마이크론(sub-micron) 정도(109)로 유지시키고 약 50-100V 정도를 인가해야 한다. 여기서 에미터와 게이트 사이의 서브 마이크론의 아주 짧은 거리를 고진공으로 확실하게 유지하지 않으면 방전 및 진공 절연 파괴등이 일어날 수 있으며, 또한 패널 내부에 존재하고 있는 중성 입자들이 방출 전자와 충돌하여 양이온을 발생시키고 이 양이온들이 팁으로 스퍼팅(sputtering)되어 소자를 열화시킬 수 있다.
또한, 패널 내부의 진공이 좋지 않으면 가속 전자가 잔류 중성가스와 충돌하여 에너지를 잃게 되므로 형광막에 충돌시 에너지를 잃어 발광 휘도가 낮아지기도 한다.
이와 같은 이유로 FED 패널 내부는 고진공으로 유지가 되어야 하지만, 장시간동안 FED패널의 내부를 진공으로 유지시키는 기술은 현재로서는 매우 어려우며, 기술상의 한계점에 놓여 있는 실정이다. 즉, 상업용 FED의 요구수명은 약 3만시간이지만 현재 가장 높은 수명을 가진 패널은 약 1만시간 정도이다.
패널 내부의 진공 유지를 위해서 현재 사용하고 있는 기술은 패널 내부에 게터를 장착하는 것이다. 게터는 진공장치나 패널에 들어 있는 가스를 흡착 작용에 의해 제거하는 물질을 말한다.
즉, 10-7 Torr 이하의 패널 내부 진공도를 유지하여야 하는데 있어, 패널 내부의 진공은 초기 배기과정 후 패널 내부에 장착하는 게터(Getter)에 의한 수동적 펌핑에 의존하고 있다.
첨부한 도 3과 도 4는 패널을 대기 중에서 진공 펌프를 사용하여 진공 패키징하는 순서와 개략도를 나타낸 것인데, 도 4에서 보는 바와 같이 페이스 플레이트(301), 프리트 바(frit var ;302), 백 플레이트(303)를 어긋남 없이 지그에 마운팅한 후 펌핑을 하면서 동시에 진공 실링(sealing)과 캐소드 활성화를 하게 된다.
실 오프(seal-off)후 게터(306)를 활성화하는데 게터(306)는 페이스플레이트 내부(307)에 미리 설치하는 경우와 백 플레이트와 페이스 플레이트를 접합한 후 이그죠스트 튜브(exhaust tube ; 304)의 핀치 오프 지점 바로 위(308)에 장착할 경우가 있다.
그러나, 상술한 바와같이 FED는 10-7Torr 이하의 패널 내부 진공도를 유지하여야 하는데, 패널 내부를 진공으로 만들기 위한 진공 배기 프로세스와 진공 실링 과정은 현재 대부분 대기 상태에서 이루어지고 있다.
이와 같은 대기 중 배기 및 실링 방법은 잔류기체에 의한 내부 진공도 저하, 패널 배기를 위한 배기 튜브 구조로 패널 두께가 증가하는 등의 여러 가지 문제점들이 발생하는데, 그 문제점들을 살펴보면, 우선 대기압 상태에서 진공 패키징하는 종래의 방식으로는 패널 내부의 진공을 원하는 수준까지 도달시키는데 매우 많은 시간이 걸린다. 왜냐하면 첨부한 도 4에 도시되어 있는 배기 튜브(304)의 컨덕턴스가 나쁘고, 패널 내부 공간이 좁아서 배기 중 패널 내부의 압력 구배에 차이가 많이 나기 때문이다.
또한, 게터 물질을 활성화 시키는 과정에서 생기는 가스 발생(outgassing )으로 인해 소자내부를 오염시키는 문제점이 있다. 즉, 패널 내부에서는 패널을 구성하고 있는 소자들과 활성화중인 게터(306)들의 구성 입자가 패널 외부에서 가해주는 열에 의해 다수의 입자(개스)가 패널 내부로 가스발생되어 나오는데 이 입자들은 오직 배기 튜브(304)만이 유일한 배기 통로가 된다.
또한, 배기 중 증가하는 패널 내부의 외부 대기압과의 압력 차이와 실링을 위한 글래스와 프리트 바(frit bar) 접촉 부분에 가해주는 외부 열로 인해 패널이 쉽게 깨어지거나 크랙이 날 가능성도 높다. 이러한 현상들은 실제 대량 생산시 문제가 될 수 있다.
더욱이, 첨부한 도 4에 도시되어 있는 바와같이, 진공도 형성을 위한 배기과정을 위해서는 패널의 네 귀퉁이 중 임의의 한곳에 작은 배기 튜브(304)를 설치하여 여기에 진공 펌프(305)를 연결하여 배기를 하는데, 배기과정이 완료될 시점에 백플레이트에서 3cm정도 지점의 튜브에 토치로 열을 사방으로 가하여 수축시키면서 잘라내게 된다. 이 과정을 핀치-오프라고 하는데, 이때 잔존하는 튜브 길이는 약 3cm 내외로 패널 전체의 두께가 길어지게 된다는 문제점이 발생되었다.
상기와 같은 문제점을 해소하기 위한 본 발명의 목적은 FED의 진공 실장을 진공 배기 과정과 함께 고진공 환경속에서 수행하도록 하여 즉, 진공 배기 프로세스와 진공 실링 프로세스를 10-7Torr이하의 고진공 속에서 인-라인으로 진공 브레이크없이 이루어지도록 함으로써 두께의 박형화 및 잔류기체를 최소화한 오랜 수명의 패널 실현을 위한 FED제조 공정중 진공 페키징 방법 및 그에 따른 패널 구조를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 특징은, 패널을 대기 환경에서 진공환경으로 로딩하기 위한 로드록 진공 챔버부를 메인 진공 챔버의 한쪽에 설치하고, 다른 로드록 진공 챔버는 상기 메인 진공 챔버의 반대편에 설치하여 메인 진공 챔버의 진공 환경에서 작업을 마친 패널을 대기환경으로 다시 이송할 때 버퍼 챔버로 활용되도록 하는 진공 시스템을 이용한 진공 페키징 방법에 있어서, 전면에 애노드 전극과 포스퍼가 코팅되어 있는 페이스 플레이트와 전자방출원인 에미터와 게이트가 형성되어 있으며 플레이트 일측에 소정크기의 홀이 형성되어 있는 백 플레이트를 상기 로드록 진공 챔버부를 통해 예비진공 상태에서 클리어시키는 제 1 과정과, 상기 제 1 과정에서 클리어 되어진 백 플레이트와 페이스 플레이트를 메인 진공 챔버내로 이송시키는 제 2 과정과, 상기 제 2 과정을 통해 메인 진공 챔버내로 이송되어진 백 플레이트와 페이스 플레이트를 정렬한 후 상기 메인 진공 챔버내의 고진공 환경속에서 체결하는 제 3 과정, 및 상기 제 3 과정을 통하여 페이스 플레이트와 백 플레이트를 체결한 후 상기 백 플레이트에 형성되어 있는 홀을 폐쇄하는 제 4 과정을 포함하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 부가적인 특징으로, 상기 제 3 과정에서는 상기 제 2 과정을 통해 메인 진공 챔버내로 이송되어진 페이스 플레이트 위에 프리트 바를 형성시키는 제 1 단계와, 상기 제 1 단계를 통해 프리트 바가 형성된 페이스 플레이트에 백 플레이트를 정렬하는 제 2 단계, 및 상기 제 2 단계를 통해 정렬되어진 페이스 플레이트와 백 플레이트의 정렬 주변부를 어니링하면서 실링하는 제 3 단계를 포함하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 부가적인 특징으로 상기 제 4 과정은 상기 백 플레이트에 형성되어 있는 홀보다 상대적으로 큰 소정크기의 글래스 플레이트로 상기 백 플레이트에 형성되어 있는 홀을 막고 가열수단을 통하여 어니링 공정을 수행한 후 실링공정을 수행하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 부가적인 특징으로 상기 어니링공정을 수행하기 위한 가열수단으로 IR 램프나 히트 프레이드등을 사용하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 부가적인 특징으로 상기 글래스 플레이트는 상기 백 플레이트와 같은 재질을 갖는 데 있다.
상기 목적을 달성하기 위한 본 발명의 다른 특징은 패널을 대기 환경에서 진공환경으로 로딩하기 위한 두 개의 로드록 진공 챔버부를 메인 진공 챔버의 한쪽에 설치하고, 다른 로드록 진공 챔버는 상기 메인 진공 챔버의 반대편에 설치하여 메인 진공 챔버의 진공 환경에서 작업을 마친 패널을 대기환경으로 다시 이송할 때 버퍼 챔버로 활용되도록 하는 진공 시스템을 이용한 진공 페키징 방법에 있어서, 전면에 애노드 전극과 포스퍼가 코팅되어 있는 페이스 플레이트와 전자방출원인 에미터와 게이트가 형성되어 있는 백 플레이트를 상기 로드록 진공 챔버부를 통해 예비진공 상태에서 클리어시키는 제 1 과정과, 상기 제 1 과정에서 클리어 되어진 백 플레이트와 페이스 플레이트를 메인 진공 챔버내로 이송시키는 제 2 과정, 및 상기 제 2 과정을 통해 메인 진공 챔버내로 이송되어진 백 플레이트와 페이스 플레이트를 정렬한 후 상기 메인 진공 챔버내의 고진공 환경속에서 체결하는 제 3 과정을 포함하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 또 다른 특징은 진공 환경속에서 전면에 애노드 전극과 포스퍼가 코팅되어 있는 페이스 플레이트와 전자방출원인 에미터와 게이트가 형성되어 있는 백 플레이트를 진공 페키징하기 위한 백 플레이트 구조에 있어서, 전자방출원인 에미터와 게이트가 형성되어 있지 않은 상기 백 플레이트의 일측에 배기 튜브없이 소정크기의 홀이 소정갯수 형성되어 있는 데 있다.
상기 목적을 달성하기 위한 본 발명의 또 다른 특징은 진공 환경속에서 전면에 애노드 전극과 포스퍼가 코팅되어 있는 페이스 플레이트와 전자방출원인 에미터와 게이트가 형성되어 있는 백 플레이트를 진공 페키징하기 위한 백 플레이트 구조에 있어서, 전자방출원인 에미터와 게이트가 형성되어 있지 않은 상기 백 플레이트의 일측에 배기 튜브없이 평판으로 형성되어 있는 데 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.
도 5는 본 발명에 따라 FED 패널을 진공중에서 배기하기 위한 배기 시스템의 구성 예시도로서, 첨부한 도 5에 도시되어 있는 바와같이 본 발명에 따른 시스템은 크게 다섯 부분으로 이루어져 있는데, 패널을 대기 환경에서 진공환경으로 로딩하기 위한 로드록(loadlock) 진공 챔버부(502,503)를 메인 진공 챔버(501)의한쪽에 설치하고, 다른 로드록 진공 챔버(504,505)는 메인 진공 챔버(501)의 반대편에 설치하여 메인 진공 챔버의 진공 환경에서 작업을 마친 패널(510)을 대기환경으로 다시 이송할 때 버퍼 챔버로 활용한다. 여기서 수직 방향의 이송로는 백플레이트(510)의 이송로이고, 수평방향은 페이스플레이트(520)의 이송로이다.
상기와 같이 구성되는 본 발명에 따라 FED 패널을 진공중에서 배기하기 위한 배기 시스템의 동작을 각 구성별로 살펴보면, 수평 방향 로드록 진공 챔버(502)의 왼족 챔버(502A)에 로딩된 페이스 플레이트는 약 10-7Torr가 될 때 챔버 분리 밸브(도시하지 않았음)를 열어 오른쪽 챔버(502B)로 이송한다.
상기 오른쪽 챔버(502B)로 이송된 페이스 플레이트는 여기서 1차적으로 어니링과 함께 게터를 활성화시켜 플레이트에 부착된 오염된 개스를 탈착 시키는데, 개스 탈착을 위한 어니링시 진공도가 10-3~-4Torr까지 상승하기 때문에 어니링이 끝난 후 10-7Torr정도까지 진공을 회복시켜서 메인 진공 챔버(501)로 이송한다.
이때, 페이스 플레이트는 고진공 분위기의 매우 깨끗한 상태를 유지한 채 이송이 되는 것이며, 페이스 플레이와 백 플레이트를 패키징한 상태에서 어니링와 배기를 동시에 행하연 진다.
이후, 메인 챔버(501)는 분리되었을 경우 10-9Torr대의 고진공을 유지하도록 설계되어 있다. 상기 메인 챔버(501) 속으로 먼저 로딩이 된 어니링과 게터 활성화가 끝난 페이스 플레이트는 상기 메인 챔버(501)내에 설치된 지그(도시하지 않았음)의 아래부분에 장착이 되고, 직각 방향에서 페이스 플레이트 위로 로딩되어 오는 백플레이트와의 체결을 준비한다.
한편, 수직 방향 로드록 진공 챔버(503)의 바깥 쪽 챔버(503A)에 로딩된 백 플레이트는 역시 약 10-7Torr의환경이 될 때 챔버 분리 밸브(도시하지 않았음)를 열어 안쪽 로드록 진공 챔버(503B)로 이송하여 어니링하여 클리닝하는 과정을 거친다.
상술한 바와같은 과정으로 동작하는 본 발명에 따른 배기 시스템에서의 FED 패널의 진공 페키징 공정에 따른 공정을 첨부한 도 6을 참조하여 살펴보면, 우선 진공이 아닌 대기 환경에서 패널을 배기할 때 쓰이는 배기 튜브는 일반적으로 백 플레이트에 부착이 되는데, 여기서는 기존의형태와는 달리 배기 튜브를 갖추지 않은 튜브리스 백플레이트(601; 도 6의 a 참조)를 제작하여 로딩한다.
따라서, 단지 배기튜브가 있던 자리에 배기 홀(602)만을 만들어서 백플레이트와 같은 두께의 원형 글래스(901)로 나중에 실링할 때 붙일 것이다.
이렇게 패널의 체결과 배기, 어니링등의 일련의 과정을 진공중에서 행하면 패널에 별도의 배기 포트가 필요없기 때문에 튜브리스 패널을 실현 할 수있다.
페이스 플레이트(701; 도 6의 b 참조)와 같은 과정을 거쳐 메인 진공 챔버로 이송된 프리크린(pre-clean)한 백 플레이트(601)는 미리 이송된 페이스 플레이트(701)위에 프리트 바(801)를 위치시키고 그 위에 정렬한다. 패널을 둘러싸고 있는 분위기가 이미 10-9Torr대의 초고진공 상태이므로 별도의 배기과정은 거치지 않고 바로 어니링하며 실링할 수 있다.
이 실링과정(도 6의 c참조)에서 발생하는 패널 내부의 가스발생원은 이미 준비되어 있는 백플레이트(601)의 배기 홀(602)과, 프리트 바(801)와 글래스(601,701) 사이로 동시에 빠져나가기 때문에 대기 중 배기 방법보다 배기 시간과 배기 효율을 극대화 할 수 있다.
또한, 진공중의 배기 방법은 패널 내부와 외부의 압력차가 없기 때문에 패널의 각 부분이 다른 열팽창 계수와 압력구배로 쉽게 패널이 깨어지기 쉬운 대기 중 백 방법의 단점도 완전히 극복하게 된다.
메인 챔버에서 페이스플레이트와 백플레이트를 체결한 후(도 6의 c참조) IR 램프나 히트 프레이드등을 통하여 어니링할 때 백 홀을 완전히 커버할 수 있는 백 플레이트와 같은 재질의 글래스 플레이트를 함께 어니링하면서 실링한다. 진공중의 어니링이므로 열의 전달이 패널전체에 고루 분포가 될 수 있으며, 압력구배 또한 생기지 않아 패널 전체에서 균일한 전계 방출을 얻을 수 있다.
두 차례의 로드록 챔버에서의 프리 어니링과 메인 챔버에서 또 한번의 어니링은 패널 내부의 잔류기체를 최소화한 클린 패널을 가능하게 하여 장수명의 디스플레이를 실현할 수 있고, 진공 배기 프로세스와 진공 실링 프로세스를 10-7Torr이하의 고진공 속에서 인-라인으로 진공 브레이크없이 이루어지게 하므로서 튜브리스 패널을 실현할 수 있다.
상술한 바와같은 과정을 통해 얻어진 본 발명에 따른 FED패널의 단면 구조는 첨부한 도 6의 d에 도시되어 있는 바와같다.
상기의 실시예에서는 첨부한 도 6의 d에 도시되어 있는 바와같이 배기홀이 1개 형성되어 있으나, 첨부한 도 7에는 배기홀을 두 개 형성한 경우의 다른 실시예를 도시하고 있다.
이와같이 배기홀을 두 개 형성시킨 경우는 백 플레이트와 페이스 플레이트의 체결과정에서 두 개의 플레이트로 이루어지는 사이공간에 진공도를 유지하기 수월하도록 하기 위한 것이다.
또한, 상술한 경우와 달리, 배기 홀을 전혀 설치않을 경우는 첨부한 도 8에 도시되어 있는 바와같이, 메인 챔버내에서 어니링과 동시에 실링을 한 후 게터 활성화를 시킬 때 배기 홀이 없는 관계로 가스 발생되는 게터 물질(내부의 잔류기체)을 배출하지는 못하나 진공 중 실장이므로 내부 진공은 유지시킬 수 있고, 진공구배는없앨 수 있다.
다만 배기 홀이 없는 경우이므로 별도의 글래스 플레이트의 실링이 필요없고, 페이스 플레이트와 백플레이트에 홀을 만들지 않아 한 공정이 줄어드는 장점이 있고 또한 액티프 디스플레이 영역의 확대를 기대할 수 있다.
상기와 같이 동작하는 본 발명에 따른 FED 제조 공정중 진공 페키징 방법 및 그에 따른 패널 구조을 제공하여 진공 배기 프로세스와 진공 실링 프로세스를 10-7Torr이하의 고진공 속에서 인-라인으로 진공 브레이크없이 이루어지도록 함으로써 두께의 박형화 및 잔류기체를 최소화한 오랜 수명의 패널 실현이 가능하다는 효과가 있다.
도 1은 일반적인 FED 패널의 단면구조 예시도
도 2는 FED 패널의 부분 구성 사시도
도 3은 FED 패널의 제작공정 순서도
도 4는 패널형성시 패널내부의 진공도를 형성공정상의 예시도
도 5는 본 발명에 따라 FED 패널을 진공중에서 배기하기 위한 배기 시스템의 구성 예시도
도 6은 본 발명에 따른 FED 패널의 제조 공정중 진공 페키징 과정을 설명하기 위한 공정 예시도
도 7은 본 발명과 다른 실시예에 따른 FED 패널의 구성 예시도
도 8은 본 발명과 또 다른 실시예에 따른 FED 패널의 구성 예시도

Claims (3)

  1. 패널을 대기 환경에서 진공환경으로 로딩하기 위한 두 개의 로드록 진공 챔버부를 메인 진공 챔버의 한쪽에 설치하고, 다른 로드록 진공 챔버는 상기 메인 진공 챔버의 반대편에 설치하여 메인 진공 챔버의 진공 환경에서 작업을 마친 패널을 대기환경으로 다시 이송할 때 버퍼 챔버로 활용되도록 하는 진공 시스템을 이용한 진공 페키징 방법에 있어서,
    전면에 애노드 전극과 포스퍼가 코팅되어 있는 페이스 플레이트와 전자방출원인 에미터와 게이트가 형성되어 있는 백 플레이트를 상기 로드록 진공 챔버부를 통해 예비진공 상태에서 클리어시키는 제 1 과정과;
    상기 제 1 과정에서 클리어 되어진 백 플레이트와 페이스 플레이트를 메인 진공 챔버내로 이송시키는 제 2 과정; 및
    상기 제 2 과정을 통해 메인 진공 챔버내로 이송되어진 백 플레이트와 페이스 플레이트를 정렬한 후 상기 메인 진공 챔버내의 고진공 환경속에서 체결하는 제 3 과정을 포함하는 것을 특징으로 하는 FED 제조 공정중 진공 페키징 방법.
  2. 제 1 항에 있어서,
    상기 제 3 과정에서는 상기 제 2 과정을 통해 메인 진공 챔버내로 이송되어진 페이스 플레이트 위에 프리트 바를 형성시키는 제 1 단계와;
    상기 제 1 단계를 통해 프리트 바가 형성된 페이스 플레이트에 백 플레이트를 정렬하는 제 2 단계; 및
    상기 제 2 단계를 통해 정렬되어진 페이스 플레이트와 백 플레이트의 정렬 주변부를 가열수단을 통하여 어니링 공정을 수행한 후 실링하는 제 3 단계를 포함하는 것을 특징으로 하는 FED 제조 공정중 진공 페키징 방법.
  3. 제 1 항에 있어서,
    상기 제 3 과정 이후 상기 백 플레이트에 홀이 형성된 경우 상기 홀보다 상대적으로 큰 소정크기의 글래스 플레이트로 상기 백 플레이트에 형성되어 있는 홀을 막고 가열수단을 통하여 어니링 공정을 수행한 후 실링공정을 수행하는 것을 특징으로 하는 FED 제조 공정중 진공 페키징 방법.
KR10-1998-0001307A 1998-01-17 1998-01-17 Fed제조 공정중 진공 페키징 방법 및 그에 따른 패널 구조 KR100465733B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0001307A KR100465733B1 (ko) 1998-01-17 1998-01-17 Fed제조 공정중 진공 페키징 방법 및 그에 따른 패널 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0001307A KR100465733B1 (ko) 1998-01-17 1998-01-17 Fed제조 공정중 진공 페키징 방법 및 그에 따른 패널 구조

Publications (2)

Publication Number Publication Date
KR19990065843A KR19990065843A (ko) 1999-08-05
KR100465733B1 true KR100465733B1 (ko) 2005-05-27

Family

ID=43665467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0001307A KR100465733B1 (ko) 1998-01-17 1998-01-17 Fed제조 공정중 진공 페키징 방법 및 그에 따른 패널 구조

Country Status (1)

Country Link
KR (1) KR100465733B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3754883B2 (ja) * 2000-03-23 2006-03-15 キヤノン株式会社 画像表示装置の製造法
KR100822872B1 (ko) * 2001-08-14 2008-04-17 삼성코닝정밀유리 주식회사 유리기판의 박막 코팅 방법

Also Published As

Publication number Publication date
KR19990065843A (ko) 1999-08-05

Similar Documents

Publication Publication Date Title
JP2834061B2 (ja) 電界放出型表示素子
JP3241935B2 (ja) フラット形表示装置
US7008285B2 (en) Method and apparatus for manufacturing image display device
US6672928B2 (en) Manufacturing method and manufacturing apparatus of image displaying apparatus
US20060078433A1 (en) Sputter ion pump and manufacturing method therefor and image display device with sputter ion pump
JP3553974B2 (ja) ゲッターの局所的エネルギー活性化
KR100465733B1 (ko) Fed제조 공정중 진공 페키징 방법 및 그에 따른 패널 구조
US6827621B1 (en) Method and apparatus for manufacturing flat image display device
US6858982B2 (en) Image display apparatus and method of manufacturing the same
US7408298B2 (en) Image display device
JP2006066273A (ja) 画像表示装置
JPH07249388A (ja) 気密封止構造体及びその製造方法
KR100372735B1 (ko) 전계방출 표시장치
KR0183548B1 (ko) 전계 방출 표시장치
KR100603271B1 (ko) 플라즈마 디스플레이 패널의 플라즈마 방전가스 주입방법
KR100404850B1 (ko) 플라즈마 디스플레이 패널의 제조방법
US20050130546A1 (en) Manufacturing method and manufacturing apparatus for image display device
KR100300336B1 (ko) 형광 표시관의 제조방법
KR0160007B1 (ko) 전계 방출 표시장치
JPWO2004013886A1 (ja) 画像表示装置の製造方法および製造装置
KR20070090392A (ko) 전계방출표시장치
JP2005302377A (ja) スパッタイオンポンプおよびスパッタイオンポンプを備えた画像表示装置
KR20040067034A (ko) 전계 방출 표시 소자 및 이 소자의 제조 방법
JP2002358915A (ja) 画像表示装置
JPH0789470B2 (ja) 画像表示管の製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070918

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee