KR100372735B1 - 전계방출 표시장치 - Google Patents

Abstract

본 발명은 배기를 용이하게 하고 게터 설치공간을 확보하여 게터활성화시 이미터, 게이터 및 형광체 오염을 방지하기 위한 전계방출 표시장치에 관한 것이다.

본 발명의 실시 예에 따른 전계방출 표시장치는 제1 기판과, 제1 기판과 대향되게 형성됨과 아울러 제 1기판과 합착되는 제 2기판과, 제1 기판과 제2 기판 사이에 설치됨과 아울러 제 1기판 및 제 2기판보다 작은 크기를 가지는 제3 기판과, 제1 기판과 제3 기판 사이에 형성되는 전계방출 어레이와, 제2 기판 상에 형성되는 게터와, 제 2기판 상에 설치되어 전계방출 어레이를 구동시키기 위한 구동회로부를 구비한다.

Description

전계방출 표시장치{Field Emission Display}

본 발명은 전계방출 표시장치에 관한 것으로서, 특히 배기를 용이하게 하고 게터 설치공간을 확보하여 게터활성화시 이미터나 형광체 오염을 방지하기 위한 전계방출 표시장치에 관한 것이다.

최근, 음극선관(Cathode Ray Tube : CRT)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치에는 액정 표시장치(Liquid Crystal Display : 이하 "LCD"라 함), 전계방출 표시장치(Field Emission Display : 이하 "FED"라 함) 및 플라즈마 표시장치(Plasma Display Panel : 이하 "PDP"라 함), 일렉트로루미네센스(Electro-luminescence : 이하 "EL"라 함) 등이 있다. 표시품질을 개선하기 위하여, 평판 표시장치의 휘도, 콘트라스트 및색 순도를 높이기 위한 연구개발이 활발히 진행되고 있다.

FED는 첨예한 음극(에미터)에 고전계를 집중해 양자역학적인 터널(Tunnel)효과에 의하여 전자를 방출하고 방출된 전자를 이용하여 형광체를 여기시킴으로써 화상을 표시하게 된다.

도 1 및 도 2를 참조하면, 우선 종래 기술에 따른 FED는 애노드전극(4) 및 형광체(6)가 적층된 상부 유리기판(2)과, 캐소드전극(10) 및 저항층(12)과, 저항층(12) 상에 형성되는 에미터(22) 및 게이트 절연층(14)과, 게이트 절연층(14) 상에 형성되는 게이트전극(16)과, 게이트전극(16) 상에 형성되는 포커싱 절연층(도시되지 않음)이 형성되는 하부 유리기판(8)을 구비한다. 여기서, 상부 유리기판(2)과 하부 유리기판(8) 사이에 다수의 전극층등을 포함한 전계방출 어레이(32)가 위치된다. 캐소드전극(10)은 에미터(22)에 전류를 공급하게 되며, 저항층(12)은 캐소드전극(10)으로부터 에미터(22) 쪽으로 인가되는 과전류를 제한하여 에미터(22)에 균일한 전류를 공급하는 역할을 하게 된다. 게이트절연층(14)은 캐소드전극(10)과 게이트전극(16) 사이를 절연하게 된다. 게이트전극(16)은 전자를 인출시키기 위한 인출전극으로 이용된다. 상부 유리기판(2)과 하부 유리기판(8) 사이에는 외부 대기압력에 견딜 수 있도록 스페이서(9)가 설치된다.

화상을 표시하기 위하여, 캐소드전극(10)에 부극성(-)의 캐소드전압이 인가되고 애노드전극(4)에 정극성(+)의 애노드전압이 인가된다. 그리고 게이트전극(16)에는 정극성(+)의 게이트 전압이 인가된다. 그러면 에미터(22)로부터 방출된 전자빔(50)이 애노드전극(4)쪽으로 가속된다. 이 전자빔(50)이 적색·녹색·청색(R, G, B)의 형광체(6)에 충돌하여 형광체(6)를 여기시키게 된다.

이를 도 3을 결부하여 상세히 설명하면, 도 1에 도시된 "A"와 같이 FED는 각각의 화소를 제어하기 위한 매트릭스 구조로 형성된다. 캐소드전극(10)과 게이트전극(16)은 전기적으로 게이트 절연층(14)에 의해 독립되어져 있으며 각각 수평 또는 수직방향으로 라인형태를 가짐과 아울러 상에서 바라볼 경우 상호 교차되도록 형성되어 있다. 이와 아울러, 게이트전극(16)에는 게이트 홀(61)이 형성되고 각각의 게이트 홀(61)에 대응하여 캐소드전극(10) 상에 에미터(22)가 형성된다. 이렇게 형성된 캐소드전극(10)을 접지전위로 하고 게이트전극(16)에 +100V 정도의 전압을 인가하면 두 전극이 교차하는 부분에 위치하는 에미터(22)들의 첨두에는 고전계가 걸리게 되고 이러한 고전계에 의해 전자(50)가 방출된다. 이때, 전자(50)가 방출되기 위한 게이트전극(16)의 전압은 게이트 홀(61)의 크기가 작아질수록 낮아지며, 에미터(22)의 재료 특성에 따라 달라진다. 또한, 캐소드전극(10)들과 게이트전극(16)들에 순차적으로 전압을 인가해줌으로써 두 전극이 교차하는 지점의 에미터(22)들로부터 전자(50)들이 방출되어 마주보고 있는 형광체(6)를 발광시킴으로써 각각의 화소를 순차적으로 발광시킨다. 형광체(6)가 도포된 애노드전극(4)에는 수 kV이상의 고압이 인가되어 에미터(22)에서 방출된 전자(50)를 가속시켜 대응하는 형광체(6)에 충돌하도록 한다.

이때, 개별 화소의 휘도 및 칼러구현은 이미터(22)와 게이트전극(16)간에 걸어주는 전압 차에 의해 방출되는 전류량이 달라지는 원리를 이용하여 휘도를 조절할 수 있으며 인접한 R, G, B 세 개의 화소의 휘도 조절을 통하여 칼러구현이 가능해진다.

이와 아울러, FED는 그 구동특성상 패널 내부의 전계방출공간이 10^-6Torr 이상의 고진공 상태를 유지하여야 한다. 이는, 에미터(22)와 게이트전극(16) 사이가 서브 마이크론 정도로 간격을 두고 이격되어 에미터(22)와 게이트전극(16) 사이에 10⁷V/cm 정도의 고전계가 인가되는데, 에미터(22)와 게이트전극(16) 사이가 고진공으로 유지되지 않으면 에미터(22)와 게이트전극(16) 사이에 방전이 일어나거나 절연파괴가 일어날 수 있기 때문이다. 또한, 전계방출공간이 고진공으로 유지되지 않으면 패널 내부에 존재하는 중성입자들이 전자(50)와 충돌하여 양이온을 발생시키게 된다. 이렇게 발생된 양이온들은 에미터(22)에 충돌하여 에미터(22)를 열화시키거나 전자(50)와 충돌하여 전자(50)의 가속 에너지를 감쇠시킴으로써 휘도를 낮추게 한다. 이를 방지하기 위하여, FED의 제조공정에 있어서 패널 내부를 진공 상태로 만드는 진공 공정이 필요하게 된다.

도 4 및 도 5를 참조하면, 애노드전극(4) 및 형광체(6)가 적층된 상부 유리기판(2)과, 캐소드전극(10) 및 저항층(12)과, 저항층(12) 상에 형성되는 게이트전극(16)과, 게이트전극(16) 상에 형성되는 포커싱절연층(도시되지 않음)이 형성된 하부 유리기판(8)을 구비한다. 이와 같이 구성된 상부 유리기판(2)과 하부 유리기판(8) 합착전에 패널내부에 장착되어 FED 제조공정중 발생하는 기체를 흡수하기 위한 게터(40)가 장착된다.

통상, 게터(40)의 삽입 방법으로는 기판 합착전에 미리 게터(40)를 패널 내부에 장착하는 방법과 기판 합착후 배기관(7) 내에 핀치-오프지점 바로 위에 게터(40)를 장착하는 방법이 있다. 게터(40)를 패널 내부에 미리 장착하는 방법은 패널 내부에 게터(40)가 삽입되어 전계방출 어레이(32)에 대한 가스 흡착효율이 비교적 높은 장점이 있다. 그러나 게터(40)를 패널 내부에 미리 장착하는 방법은 게터(40)를 하부 유리기판(8) 상에 접착시키기 때문에 하부 유리기판(8)에 접착된 게터(40)의 한 면이 가스를 흡착하지 못하게 되므로 가스 흡착효율을 어느 한계 이상으로 높일 수 없고 대기 분위기에서 행해지는 프릿글라스(34)의 본소결 시 게터(40)가 O₂나 C 등에 의해 오염될 수 있는 단점이 있다. 기판 합착후 게터(40)를 배기관(7) 내에 장착하는 방법은 본소결 후에 게터(40)가 실장되기 때문에 오염이 최소화되는 반면 관 내의 제한공간 안에 게터(40)가 실장되므로 게터(40)의 표면적이 제한되어 가스 흡착효율이 낮은 문제점이 있다. 이와 같은 종래의 게터 실장방법들의 단점을 줄이기 위하여, 최근에는 배기관(7)을 통해서 실시하는 배기공정 대신 배기관(7)을 사용하지 않고 패널의 합착공정을 진공 분위기에서 실시하여 공정수를 줄일 수 있는 베이큠-인-라인 실링(Vacuum-in-line sealing) 공정의 개발이 활발히 진행되고 있다.

이와 아울러, 하부 유리기판(8)의 일측에는 배기부(48)가 형성되며 배기부(48)에는 프릿 글라스(Frit glass)(34)에 의해 배기관(7)이 연결된다. 이어서, 배기관(7)을 사이에 두고 스페이서(9)와 프릿 글라스(34)가 상부 유리기판(2)과 하부 유리기판(8) 사이에 형성된다. 이들 스페이서(9)와 프릿 글라스(34)는 각각 가소결된다. 가소결 시 프릿 글라스(34) 내에 포함된 유기물 성분의 결합재(binder)는 번-아웃(burn-out)된다. 여기서, 프릿 글라스(34)는 조성에 따라 다른 소결온도 특성을 가지므로 가소결을 위하여 적절한 온도를 선택하여 열처리하여야 한다. 가소결 후, 상부 유리기판(2)과 하부 유리기판(8)이 합착 및 정렬(align)되고 가소결 온도보다 높은 대략 450 ℃로 본소결을 실시함으로써 상부 유리기판(2)과 하부 유리기판(8)이 완전히 합착된다. 소결/합착공정 후, 배기관(7) 내에 패널 내부의 수분(H₂O) 성분을 제거하기 위하여 패널을 가열하면서 펌프(도시되지 않음)를 이용하여 패널 내부의 가스를 외부챔버로 배기시키게 된다. 배기시 패널 내부의 진공도가 원하는 수준에 이르게 되면 배기관(7)에 인접하게 설치된 국부가열장치(도시되지 않음)를 이용하여 배기관(7)의 중간부를 잘라내는 핀치-오프(pinch-off) 공정으로 패널과 외부챔버를 격리시키게 된다. 이 때, 격리된 패널의 내부 진공도가 핀치-오프시 다시 떨어지기 때문에 게터(40)를 고온 활성화시켜 진공도를 다시 회복시키는 공정이 이어진다.

이와 같은, FED는 상부 유리기판(2)과 하부 유리기판(8) 사이가 1∼2mm정도로 가깝다. 또한, 내부에 상부 유리기판(2)과 하부 유리기판(8) 사이의 간격과 내부의 진공응력 유지를 위한 다수개의 스페이서(9)가 설치되며, 또한 좁은 공간내에 하부 유리기판(8)에는 에미터(22) 및 게이트(16) 구조물이, 상부 유리기판(2)에는 형광체(6) 및 블랙매트릭스가 형성되므로 배기 시간도 오래걸리고 낮은 진공도를 만드는 것이 대단히 어렵다.

이를 도 6을 결부하여 상세히 설명하면, 통상의 CRT 및 FED를 배기 펌프에 의해 배기할 때의 배기 특성 커브를 나타낸 것이다. 일반적인 CRT의 경우 배기 펌프에 의해 CRT내부의 진공도(log P)를 { 10}^{-5 } Torr정도까지 낮추는 데 필요한 시간(Te)이 보통 2∼3시간 소요됨과 아울러 게터 활성화에 의해 필요한 { 10}^{-6 } Torr정도의 진공도를 얻을 수 있으나 종래의 FED의 경우 사이즈가 작은 4-5"크기의 패널의 경우에도 { 10}^{-5 } Torr정도의 진공도(log P)를 얻기 위하여 10시간 이상이 소요될 뿐만 아니라 원하는 진공도(log P)를 얻는 것이 대단히 어려웠다. 또한, 펌프시스템에 의해 낮출 수 있는 진공도(log P)에는 한계가 있기 때문에 게터(40) 활성화를 통하여 FED내부의 진공도를 낮추어야 한다. 이를 위해, FED 패널내의 화상표시 유효면 밖의 빈공간에 게터(40)가 설치되어 사용되고 있다. 그러나, 게터(40)는 비산과 같은 강산물질로 구성되어 FED 패널내에 형성된 이미터(22) 및 게이트 전극(16)등이 비산에 의해 오염되는 문제가 발생한다.

이와 아울러, FED 패널의 상부 유리기판(2) 및 하부 유리기판(8)간 거리는 양극전압, 구조적 안정성, 포커스 특성등을 종합적으로 고려할 때 수 mm이상으로 하는 것은 불가능하다. 따라서, 진공 배기의 효율성 및 게터(40) 설치등의 문제가 야기된다. 또한, FED 패널 내부의 용적은 상부 유리기판(2) 및 하부 유리기판(8)간 거리에 의해 결정되는데 상부 유리기판(2) 및 하부 유리기판(8)간 거리가 클수록 방전등 전기적 특성에 유리하나, 구조적 안정성 및 에미터(22)로부터 방출된 전자빔의 포커스 열화등 한계가 있다. 즉, 스페이서(9)의 폭은 블랙매트릭스 폭 이상으로 크게 할 수 없는 상황에서 스페이서(9)가 높아짐으로써 구조적으로 취약해질 뿐만아니라 조립자체도 어려워지는 것이며, 통상 게이트전압에 의해 발산되어 나오는 전자빔의 이동거리가 길어져 스크린에 맺히는 스폿의 크기가 커지기 때문에 포커스가 열화되는 것이다.

즉, 종래 기술에 따른 FED는 게터 설치를 위한 공간의 확보, 게터 활성화에 의한 이미터 및 형광체 오염의 문제등 여러 가지 문제점을 가지고 있다. 최근, 이를 해결하기 위해 패널 실링을 진공 챔버내에서 하는 방법도 연구되고 있으나 배기가스의 문제 및 게터 관련문제점등은 여전히 존재하며 패널크기 증가시 상부 유리기판 및 하부 유리기판 얼라인 및 스페이서 설치 및 실링을 위해 필요한 진공챔버의 크기 증가 및 장비의 복잡성이 증대되는 문제점을 가지고 있다.

따라서, 본 발명의 목적은 전계방출 표시장치에있어서, 배기를 용이하게 하고 게터 설치공간을 확보하여 게터활성화시 이미터나 형광체 오염을 방지하기 위한 전계방출 표시장치의 패널을 제공함에 있다.

도 1은 통상적인 전계방출 표시장치를 도시한 사시도.

도 2는 도 1에 도시된 전계방출 표시장치의 구동방법을 도시한 단면도.

도 3은 도 1에 도시된 "A" 부분을 상세히 도시한 평면도.

도 4는 종래 기술에 따른 전계방출 표시장치를 도시한 단면도.

도 5는 도 4에 도시된 전계방출 표시장치의 일측면에 형성된 배기구를 도시한 측면도.

도 6은 도 4에 도시된 전계방출 표시장치의 특성도.

도 7은 본 발명의 제 1 실시예에 따른 전계방출 표시장치를 도시한 단면도.

도 8은 본 발명의 제 2 실시예에 따른 전계방출 표시장치를 도시한 단면도.

도 9는 본 발명의 제 3 실시예에 따른 전계방출 표시장치를 도시한 단면도.

< 도면의 주요 부분에 대한 부호의 설명 >

2,8,71,72,73,100,101,102,130,131,132 : 유리기판

4,74,104,148 : 애노드전극 6,76,106,146 : 형광체

7 : 배기관 9,86,110,140 : 스페이서

10,78,120,148 : 캐소드전극 12 : 저항층

14,80,116,136 : 게이트 절연층

16,82,118,138 : 게이트전극

22,84,114,134, : 에미터 32,88,103,133 : 전계방출 어레이

34,92,114,152 : 프릿 글라스 40,90,112,142 : 게터

48 : 배기부 50 : 전자

75,111,135 : 구동회로부

상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 전계방출 표시장치는 제1 기판과, 제1 기판과 대향되게 형성됨과 아울러 제 1기판과 합착되는 제 2기판과, 제1 기판과 제2 기판 사이에 설치됨과 아울러 제 1기판 및 제 2기판보다 작은 크기를 가지는 제3 기판과, 제1 기판과 제3 기판 사이에 형성되는 전계방출 어레이와, 제2 기판 상에 형성되는 게터와, 제 2기판 상에 설치되어 전계방출 어레이를 구동시키기 위한 구동회로부를 구비한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 7 내지 도 9를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.

도 7은 본 발명의 제 1 실시예에 따른 FED 패널을 도시한 단면도이다.

도 7을 참조하면, 우선 본 발명의 제 1 실시예에 따른 FED 패널은 제1 유리기판(71)과, 제1 유리기판(71)과 대향되게 합착되는 제2 유리기판(72)과, 제1 유리기판(71)과 제2 유리기판(72) 사이에 마련되는 제3 유리기판(73)을 구비한다. 제3 유리기판(73)은 제1 유리기판(71) 및 제2 유리기판(72)의 크기보다 작은 기판으로 형성된다. 또한, 제3 유리기판(73)과 제2 유리기판(72)간의 간격은 제1 유리기판(71)과 제3 유리기판(73)간의 간격보다 0.5∼5배정도의 간격을 가지도록 형성된다. 이와 아울러, 제1 유리기판(71)과 제3 유리기판(73) 사이에는 전계방출 어레이(88)가 형성되는 부분으로서, 제1 유리기판(71) 상에는 블랙 매트릭스(77), 형광체(76) 및 애노드전극(74)이 형성된다. 제3 유리기판(73) 상에는 캐소드전극(78) 및 저항층(도시되지 않음)과, 저항층 상에 형성되는 에미터(84) 및 게이트 절연층(80)과, 게이트 절연층(80) 상에 형성되는 게이트전극(82)과, 게이트전극(82) 상에 형성되는 포커싱 절연층(도시되지 않음)이 형성된다. 캐소드전극(78)은 에미터(84)에 전류를 공급하게 되며, 저항층은 캐소드전극(78)으로부터 에미터(84) 쪽으로 인가되는 과전류를 제한하여 에미터(84)에 균일한 전류를 공급하는 역할을 하게 된다. 게이트 절연층(80)은 캐소드전극(78)과 게이트전극(82) 사이를 절연하게 된다. 게이트전극(82)은 전자를 인출시키기 위한 인출전극으로 이용된다. 제1 유리기판(71)과 제3 유리기판(73) 사이와 제3 유리기판(73)과 제2 유리기판(72) 사이에는 외부 대기압력에 견딜 수 있도록 다수의 스페이서(86)가 설치된다. 또한, 제1 유리기판(71)과 제2 유리기판(72) 사이에는 전계방출 어레이(88)가 외부에 노출되지 않도록 프릿 글라스(92)가 형성된다. 이와 아울러, 제2 유리기판(72) 상에는 제1 유리기판(71)과 제2 유리기판(72)의 합착전에 제조공정중 발생하는 기체를 흡수하기 위한 다수의 게터(90)가 형성됨과 아울러 FED 패널을 구동하기 위한 구동회로부(75)가 설치된다.

화상을 표시하기 위하여, 캐소드전극(78)에 부극성(-)의 캐소드전압이 인가되고 애노드전극(74)에 정극성(+)의 애노드전압이 인가된다. 그리고 게이트전극(82)에는 정극성(+)의 게이트 전압이 인가된다. 그러면 에미터(84)로부터 방출된 전자빔이 애노드전극(74)쪽으로 가속된다. 이 전자빔이 적색·녹색·청색(R, G, B)의 형광체(76)에 충돌하여 형광체(76)를 여기시키게 된다.

이와 같이, 본 발명의 제 1 실시예 따른 FED의 패널은 제1 유리기판(71)과 제2 유리기판(72) 사이에 전계방출 어레이(88)가 형성되도록 제3 유리기판(73)이 형성된다. 또한, 제2 유리기판(72) 상에는 공기를 흡수하기 위한 게터(90)가 형성된다. 이와 같이 형성됨으로써, 게터(90)와 전계방출 어레이(88)는 동일 층에 형성되지 않는다. 이로 인해, 게터(90) 활성화시 발생하는 비산이 직접적으로 이미터 및 게이터전극(84,82)등에 영향을 주지 않게 된다. 따라서, 게터(90) 활성화시 발생하는 이미터 및 게이트전극(84,82)등의 오염문제등을 용이하게 해결할 수 있다. 이와 아울러, 제3 유리기판(73)과 제2 유리기판(72) 사이의 거리를 적절히 유지함으로서 배기의 효율성을 높일 수 있다. 또한, 제3 유리기판(73)과 제2 유리기판(72) 사이에 패널을 구동하기 위한 구동회로부(75)를 설치함으로써, FED를 콤팩트(compact)하게 구성할 수 있다.

도 8은 본 발명의 제 2 실시예에 따른 FED 패널을 도시한 단면도이다.

도 8을 참조하면, 우선 본 발명의 제 2 실시예에 따른 FED 패널은 제1 유리기판(100)과, 제1 유리기판(100)과 대향되게 합착되는 제2 유리기판(101)과, 제1 유리기판(100)과 제2 유리기판(101) 사이에 마련되는 제3 유리기판(102)을 구비한다. 제3 유리기판(102)은 다수의 작은 유리기판이 제1 및 제2 유리기판(100,101)과 나란한 방향으로 서로 대응되게 접착되어 형성된다. 여기서, 제3 유리기판(102)을 구성하는 다수의 작은 유리기판은 "B"와 같이 타일링에 의해 접착된다. 또한, 제3 유리기판(102)과 제2 유리기판(101)간의 간격은 제1 유리기판(100)과 제3 유리기판(102)간의 간격보다 0.5∼5배정도의 간격을 가지도록 형성된다. 이와 아울러 제1 유리기판(100)과 제3 유리기판(102) 사이에는 전계방출 어레이(103)가 형성되는 부분으로서, 제1 유리기판(100) 상에는 블랙 매트릭스(108), 형광체(106) 및 애노드전극(104)이 형성된다. 제3 유리기판(102) 상에는 캐소드전극(120) 및 저항층(도시되지 않음)과, 저항층 상에 형성되는 에미터(114) 및 게이트 절연층(116)과, 게이트 절연층(116) 상에 형성되는 게이트전극(118)과, 게이트전극(118) 상에 형성되는 포커싱 절연층(도시되지 않음)이 형성된다. 캐소드전극(120)은 에미터(114)에 전류를 공급하게 되며, 저항층은 캐소드전극(120)으로부터 에미터(114) 쪽으로 인가되는 과전류를 제한하여 에미터(114)에 균일한 전류를 공급하는 역할을 하게 된다. 게이트 절연층(116)은캐소드전극(120)과 게이트전극(118) 사이를 절연하게 된다. 게이트전극(118)은 전자를 인출시키기 위한 인출전극으로 이용된다. 제1 유리기판(100)과 제3 유리기판(102) 사이와 제3 유리기판(102)과 제2 유리기판(101) 사이에는 외부 대기압력에 견딜 수 있도록 다수의 스페이서(110)가 설치된다. 또한, 제1 유리기판(100)과 제2 유리기판(101) 사이에는 전계방출 어레이(103)가 외부에 노출되지 않도록 프릿 글라스(114)가 형성된다. 이와 아울러, 제2 유리기판(101) 상에는 제1 유리기판(100)과 제2 유리기판(101)의 합착전에 시행하는 제조공정중 발생하는 기체를 흡수하기 위한 다수의 게터(112)가 형성됨과 아울러 FED 패널을 구동하기 위한 구동회로부(111)가 설치된다.

화상을 표시하기 위하여, 캐소드전극(120)에 부극성(-)의 캐소드전압이 인가되고 애노드전극(104)에 정극성(+)의 애노드전압이 인가된다. 그리고 게이트전극(118)에는 정극성(+)의 게이트 전압이 인가된다. 그러면 에미터(114)로부터 방출된 전자빔이 애노드전극(104)쪽으로 가속된다. 이 전자빔이 적색·녹색·청색(R, G, B)의 형광체(106)에 충돌하여 형광체(106)를 여기시키게 된다.

이와 같이, 본 발명의 제 2 실시예에 따른 FED의 패널은 제1 유리기판(100)과 제2 유리기판(101) 사이에 다수의 작은 유리기판이 제1 및 제2 유리기판(100,101)과 나란한 방향으로 서로 대응되게 접착되도록 형성된 제3 유리기판(102)이 마련된다. 이때, 제3 유리기판(102) 상에는 전계방출 어레이(103)가 형성됨과 아울러 제3 유리기판(102) 상에 형성되는 전계방출 어레이(103) 제작공정은 모두 진공중에서 이루어지게 된다. 즉, 전계방출 어레이(103)가 형성되는 제3유리기판은(102) 진공장비의 크기에 의해서 제약받게 된다. 그러나, 본 발명의 제 2 실시예와 같이, 전계방출 어레이(103)가 형성되는 제3 유리기판(102)을 다수의 작은 유리기판을 접착하여 형성함으로서 공정이 단순해진다. 이와 아울러, 전계방출 어레이(103)가 형성된 FED 패널의 양품율이 FED 패널크기의 제곱에 반비례한다는 점을 고려할 때 FED의 패널크기를 작게 할수록 양품율을 높여 생산수율을 높일 수 있다. 또한, 제3 유리기판(102)과 제2 유리기판(101) 사이에 패널을 구동하기 위한 구동회로부(11)를 설치함으로써, FED를 콤팩트하게 구성할 수 있다.

도 9는 본 발명의 제 3 실시예에 따른 FED 패널을 도시한 단면도이다.

도 9를 참조하면, 우선 본 발명의 제 3 실시예에 따른 FED 패널은 제1 유리기판(130)과, 제1 유리기판(130)과 대향되게 합착되는 제2 유리기판(131)과, 제1 유리기판(130)과 제2 유리기판(131) 사이에 형성되는 제3 유리기판(132)을 구비한다. 제1 유리기판(130)과 제3 유리기판(132) 사이에는 전계방출 어레이(133)가 형성되는 부분으로서, 제1 유리기판(130) 상에는 캐소드전극(150) 및 저항층(도시되지 않음)과, 저항층 상에 형성되는 에미터(134) 및 게이트 절연층(136)과, 게이트 절연층(136) 상에 형성되는 게이트전극(138)과, 게이트전극(138) 상에 형성되는 포커싱 절연층(도시되지 않음)이 형성된다. 캐소드전극(150)은 에미터(134)에 전류를 공급하게 되며, 저항층은 캐소드전극(150)으로부터 에미터(134) 쪽으로 인가되는 과전류를 제한하여 에미터(134)에 균일한 전류를 공급하는 역할을 하게 된다. 게이트 절연층(136)은 캐소드전극(150)과 게이트전극(138) 사이를 절연하게 된다. 게이트전극(138)은 전자를 인출시키기 위한 인출전극으로 이용된다. 제3유리기판(132) 상에는 블랙 매트릭스(144), 형광체(146) 및 애노드전극(148)이 형성된다. 이때, 애노드전극(148)은 형광체(146)에서 발생한 가시광을 반사하기 위한 반사물질(예를 들면, 금속계 물질)로 형성된다. 제1 유리기판(130)과 제3 유리기판(132) 사이와 제3 유리기판(132)과 제2 유리기판(131) 사이에는 외부 대기압력에 견딜 수 있도록 다수의 스페이서(140)가 설치된다. 또한, 제1 유리기판(130)과 제2 유리기판(131) 사이에는 전계방출 어레이(133)가 외부에 노출되지 않도록 프릿 글라스(152)가 형성된다. 제3 유리기판(132)과 제2 유리기판(131)간의 간격은 제1 유리기판(130)과 제3 유리기판(132)간의 간격보다 0.5∼5배정도의 간격을 가지도록 형성된다. 이와 아울러, 제2 유리기판(131) 상에는 제1 유리기판(130)과 제2 유리기판(131)의 합착전에 제조공정중 발생하는 기체를 흡수하기 위한 다수의 게터(142)가 형성됨과 아울러 FED 패널을 구동하기 위한 구동회로부(135)가 설치된다.

화상을 표시하기 위하여, 캐소드전극(150)에 부극성(-)의 캐소드전압이 인가되고 애노드전극(148)에 정극성(+)의 애노드전압이 인가된다. 그리고 게이트전극(138)에는 정극성(+)의 게이트 전압이 인가된다. 그러면 에미터(134)로부터 방출된 전자빔이 애노드전극(148)쪽으로 가속된다. 이 전자빔이 적색·녹색·청색(R, G, B)의 형광체(146)에 충돌하여 형광체(146)를 여기시키게 된다.

이와 같이, 본 발명의 제 3 실시예 따른 FED 패널은 본 발명의 제 1 및 제 2 실시예와 대비되게 제1 유리기판(130) 상에 전계방출 어레이(133)가 형성됨과 아울러 제1 유리기판(130)과 제2 유리기판(131) 사이에 형성되는 제3 유리기판(132) 상에 형광체(146) 및 애노드전극(146)이 형성된다. 여기서, 애노드전극(146)은 형광체(146)에 의해 발생한 가시광을 제1 유리기판(130) 쪽으로 반사하기 위해 반사물질로 형성된다. 이와 아울러, 배기 효율을 개선하기 위해 본 발명의 제 1 및 제 2 실시예와 동일하게 게터(142)를 제2 유리기판(131) 상에 형성함으로써, 본 발명의 제 1 및 제 2 실시예와 동일한 배기 효율을 얻을 수 있다. 또한, 제3 유리기판(132)과 제2 유리기판(131) 사이에 패널을 구동하기 위한 구동회로부(135)를 설치함으로써, FED를 콤팩트하게 구성할 수 있다.

전술한 바와 같이, 본 발명의 실시예에 따른 FED 패널은 종래의 패널구조와 대비되게 제1 유리기판과 제2 유리기판 사이에 제3 유리기판을 형성하여 패널내부의 공간을 상/하부로 분리된 구조를 가지도록 형성된다. 이렇게 분리된 상부공간에는 전자빔을 생성하기 위한 전자방출 어레이가 형성되고 하부 공간에는 공기를 흡수하기 위한 게터가 형성된다. 이와 같이 패널내의 다른 층에 전자방출 어레이와 게터가 형성됨으로써, 게터활성화시 발생하는 비산이 전자방출 어레이를 구성하는 이미터 및 게이트전극등에 직접적인 영향을 주지 않게 된다. 또한, 패널내의 하부 빈공간에 FED 패널을 구동하기 위한 구동회로부를 설치함으로써, FED를 콤팩트하게 구성할 수 있다.

상술한 바와 같이, 본 발명의 실시예에 따른 FED는 제1 유리기판과 제2 유리기판 사이에 제3 유리기판을 형성하여 패널내부의 공간을 상/하부로 분리된 구조를가지도록 형성됨과 아울러 분리된 상부공간에는 전자빔을 생성하기 위한 전자방출 어레이가 형성되고 하부 공간에는 공기를 흡수하기 위한 게터를 형성함으로써, 게터활성화시 발생하는 비산이 전자방출 어레이를 구성하는 이미터 및 게이트전극등에 직접적인 영향을 주지 않게 된다. 이와 아울러, 제2 유리기판과 제3 유리기판간의 간격을 임으로 조정함으로써, 게터에 의한 배기 효율을 개선할 수 있다.

본 발명의 또 다른 효과는 패널내의 하부 빈공간에 FED 패널을 구동하기 위한 구동회로부를 설치함으로써, FED를 콤팩트하게 구성할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (7)

1. 제1 기판과,

   상기 제1 기판과 대향되게 형성됨과 아울러 상기 제 1기판과 합착되는 제 2기판과,

   상기 제1 기판과 제2 기판 사이에 설치됨과 아울러 상기 제 1기판 및 제 2기판보다 작은 크기를 가지는 제3 기판과,

   상기 제1 기판과 제3 기판 사이에 형성되는 전계방출 어레이와,

   상기 제2 기판 상에 형성되는 게터와,

   상기 제 2기판 상에 설치되어 상기 전계방출 어레이를 구동시키기 위한 구동회로부를 구비하는 것을 특징으로 하는 전계방출 표시장치.
2. 제 1 항에 있어서,

   상기 전계방출 어레이는,

   상기 제1 기판 상에 형성되는 애노드전극과;

   상기 애노드전극 상에 형성되는 형광체와;

   상기 제3 기판 상에 형성되는 캐소드전극과;

   상기 캐소드전극상에 형성되는 저항층과,

   상기 저항층 상에 형성되는 에미터 및 게이트절연층과,

   상기 게이트절연층 상에 형성되는 게이트전극을 구비하는 것을 특징으로 하는 전계방출 표시장치.
3. 제 1 항에 있어서,

   상기 전계방출 어레이는,

   상기 제3 기판 상에 형성되는 애노드전극과;

   상기 애노드전극 상에 형성되는 형광체와;

   상기 제1 기판 상에 형성되는 캐소드전극과;

   상기 캐소드전극상에 형성되는 저항층과,

   상기 저항층 상에 형성되는 에미터 및 게이트절연층과,

   상기 게이트절연층 상에 형성되는 게이트전극을 구비하는 것을 특징으로 하는 전계방출 표시장치.
4. 제 3 항에 있어서,

   상기 애노드전극은 상기 형광체로부터 발생하는 가시광을 반사하기 위한 반사물질로 형성되는 것을 특징으로 하는 전계방출 표시장치.
5. 제 1 항에 있어서,

   상기 제3 기판은 다수개의 기판이 접착되어 형성되는 것을 특징으로 하는 전계방출 표시장치.
6. 제 1 항에 있어서,

   상기 제1 기판과 제3 기판 및 제2 기판과 제3 기판 사이에는 다수의 스페이서가 형성되는 것을 특징으로 하는 전계방출 표시장치.
7. 삭제