KR100464383B1 - Semiconductor device using trench isolation - Google Patents

Semiconductor device using trench isolation Download PDF

Info

Publication number
KR100464383B1
KR100464383B1 KR1019970020731A KR19970020731A KR100464383B1 KR 100464383 B1 KR100464383 B1 KR 100464383B1 KR 1019970020731 A KR1019970020731 A KR 1019970020731A KR 19970020731 A KR19970020731 A KR 19970020731A KR 100464383 B1 KR100464383 B1 KR 100464383B1
Authority
KR
South Korea
Prior art keywords
impurity region
trench
depth
region
semiconductor device
Prior art date
Application number
KR1019970020731A
Other languages
Korean (ko)
Other versions
KR19980084832A (en
Inventor
조강식
정순문
정규철
김용철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970020731A priority Critical patent/KR100464383B1/en
Publication of KR19980084832A publication Critical patent/KR19980084832A/en
Application granted granted Critical
Publication of KR100464383B1 publication Critical patent/KR100464383B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]

Abstract

PURPOSE: A semiconductor device using a trench isolation is provided to control generation of a leakage current by forming a trench deeper than the second impurity region by a 0.4 micrometer or more. CONSTITUTION: The first impurity region(400) is formed as the first well region in a semiconductor substrate(100). The second impurity region(300) is formed as a source/drain region of a transistor in the first impurity region, having a depth shallower than that of the first impurity region. A trench(250) is adjacent to the second impurity region, deeper than the second impurity region by 0.4-1.0 micrometer and deeper than the first impurity region by 0.1-0.4 micrometer. The trench is filled with an insulation layer(200) for a device isolation.

Description

트렌치 소자 분리를 이용한 반도체 장치{Semiconductor device using trench isolation}Semiconductor device using trench isolation

본 발명은 반도체 장치에 관한 것으로, 특히 트렌치 소자 분리를 이용한 반도체 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly, to semiconductor devices using trench element isolation.

반도체 장치의 고집적화에 따라 반도체 장치, 예컨대 셀 트랜지스터의 크기가 점점 작아지고 있으며, 이와 함께 각 셀 트랜지스터 사이를 전기적으로 격리하기 위한 소자 분리 영역의 폭도 점차 좁아지고 있다. 소자 분리 방법으로는 국부 산화(LOCOS;Local Oxidation Of Silicon) 방법과 선택적 폴리실리콘 산화(SEPOX;Selective Polysilicon Oxidation) 방법이 널리 이용되고 있다. 이러한 소자 분리 방법은 소자 분리의 작용을 하는 절연층의 필요 면적이 넓게 요구되어 고집적화에 한계를 가지고 있다. As semiconductor devices become more integrated, the size of semiconductor devices, such as cell transistors, is becoming smaller and smaller, and the width of device isolation regions for electrically isolating each cell transistor is also narrowed. Local oxidation of silicon (LOCOS) and selective polysilicon oxide (SEPOX) methods are widely used as device isolation methods. Such a device isolation method has a high integration area since the required area of the insulating layer that functions as device isolation is widely required.

상기 반도체 장치의 고집적화에 따른 소자 분리 영역의 폭의 한계를 극복하고자 제안된 소자 분리 방법 중에 트렌치를 이용한 소자 분리 방법이 있다. 상기 트렌치 소자 분리 방법은 반도체 기판 상을 식각하여 트렌치를 형성하고, 상기 트렌치를 매몰하는 절연층을 형성하여 소자 분리를 구현한다. 상기 트렌치 소자 분리 방법은 상기 트렌치에 절연층을 형성하는 데에서 발생하는 여러 가지 문제점에 의해 반도체장치의 불량을 나타낼 수 있다.In order to overcome the limitation of the width of the device isolation region due to the high integration of the semiconductor device, there is a device isolation method using trenches. In the trench isolation method, a trench is formed by etching a semiconductor substrate, and an insulation layer for embedding the trench is formed to implement device isolation. The trench device isolation method may indicate a defect of a semiconductor device due to various problems occurring in forming an insulating layer in the trench.

도 1을 참조하여 종래의 트렌치 소자 분리를 이용한 반도체 장치의 문제점을 설명한다. 종래의 반도체장치는 반도체 기판(10) 내에 설정된 제1불순물 영역(40), 제2 불순물 영역(30) 및 제3 불순물 영역(50)을 포함한다. 예를 들어 트랜지스터 구조의 경우에 제2불순물 영역(30)은 드레인(drain) 및 소오스(source) 영역을 이룬다. 이때, 상기 제1불순물 영역(40)은 제1웰(well)이고 제3불순물 영역(50)은 제2웰이다. 또한, 상기 반도체 장치는 상기 트랜지스터 구조의 소자를 전기적으로 격리시키는 트렌치 소자 분리 영역을 가진다. 즉, 상기 제2불순물 영역(30)에 인접하게 트렌치(25)를 형성하고 그 트렌치(25)를 절연층(20)으로 채워 트렌치 소자 분리를 형성한다.Referring to FIG. 1, a problem of a semiconductor device using conventional trench device isolation will be described. The conventional semiconductor device includes a first impurity region 40, a second impurity region 30, and a third impurity region 50 set in the semiconductor substrate 10. For example, in the case of a transistor structure, the second impurity region 30 forms a drain and a source region. In this case, the first impurity region 40 is a first well and the third impurity region 50 is a second well. The semiconductor device also has a trench element isolation region that electrically isolates elements of the transistor structure. That is, the trench 25 is formed adjacent to the second impurity region 30 and the trench 25 is filled with the insulating layer 20 to form trench element isolation.

상기 트렌치(25)에 절연층(20)을 채울 때 상기 절연층(20)과 상기 반도체 기판(10), 예컨대 실리콘 기판의 실리콘과의 열팽창 계수의 차이 등에 의한 스트레스(stress)가 상기 절연층(20)과 상기 반도체 기판(10)의 계면에 발생한다. 이러한 스트레스는 상기 트렌치(25)의 하단 가장 자리 부분에 특히 집중된다. 이러한 스트레스는 식각 공정에서 유발되거나 또는 이후의 이온 주입 공정에서 발생되는 침해(damage)와 결합하여 반도체 기판 내에 전위(dislocation)를 발생시킨다. 이러한 전위는 상기 스트레스가 집중되는 상기 트렌치의 하단 가장 자리 부분에서 대부분 발생한다. When the insulating layer 20 is filled in the trench 25, stress due to a difference in thermal expansion coefficient between the insulating layer 20 and the semiconductor substrate 10, for example, silicon, is caused by the insulating layer ( 20) occurs at the interface between the semiconductor substrate 10. This stress is particularly concentrated in the lower edge portion of the trench 25. These stresses create dislocations in the semiconductor substrate in combination with damage caused by etching or subsequent ion implantation processes. This dislocation mostly occurs at the bottom edge of the trench where the stress is concentrated.

도 1에서의 A는 상기 하단 가장 자리 부분에서 발생하는 전위들의 범위를 나타낸다. 이때, 상기 전위는 상기 제2불순물 영역(30), 즉 드레인 영역이나 소오스 영역 혹은 채널(channel) 영역에까지 그 범위가 미치도록 형성될 수 있어 트랜지스터의 작동에 있어 누설 전류(leakage of current)의 발생을 일으킬 수 있다. 또한 상기 가장 자리 부분이 상기 제1불순물 영역(40), 즉 제1웰과 상기 제3불순물 영역(50), 즉 제2웰의 계면에 인접하면, 상기 집중된 스트레스에 의한 발생된 전위들의 집중에 의해 상기 계면이 취약해지며 웰 누설 전류(well leakage of current)의 발생을 일으키게 된다. 이에 따라 상기 트랜지스터 소자를 포함하는 반도체장치의 불량이 유발될 수 있다. A in FIG. 1 represents a range of dislocations occurring at the lower edge portion. In this case, the potential may be formed to extend to the second impurity region 30, that is, the drain region, the source region, or the channel region, so that a leakage of current is generated in the operation of the transistor. May cause In addition, when the edge portion is adjacent to the interface between the first impurity region 40, that is, the first well and the third impurity region 50, that is, the second well, the concentration of dislocations generated by the concentrated stress is reduced. This makes the interface brittle and causes the generation of well leakage of current. Accordingly, a failure of the semiconductor device including the transistor device may be caused.

본 발명이 이루고자 하는 기술적 과제는 상기한 바와 같은 전위에 의한 누설 전류 및 웰 누설 전류의 발생을 억제할 수 있는 트렌치 소자 분리를 이용한 반도체 장치를 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a semiconductor device using trench element isolation capable of suppressing generation of leakage current and well leakage current due to the potential as described above.

상기의 기술적 과제를 달성하기 위하여 본 발명은, 반도체 기판 내에 제1웰 영역으로서 형성된 제1불순물 영역, 상기 제1불순물 영역 내에 상기 제1불순물 영역의 깊이 보다 얕은 깊이로 트랜지스터의 드레인/소오스 영역으로서의 형성된 제2불순물 영역, 상기 제2불순물 영역에 인접하며 상기 제2불순물 영역의 깊이에 비해 0.4㎛ 내지 1.0㎛ 더 깊은 깊이로 형성되되 상기 제1불순물 영역의 깊이에 비해 0.1㎛ 내지 0.4㎛ 더 깊게 형성된 트렌치, 및 상기 트렌치를 채우는 소자 분리를 위한 절연층을 포함하여 이루어지는 반도체 장치를 제시한다. In order to achieve the above technical problem, the present invention provides a first impurity region formed as a first well region in a semiconductor substrate and a drain / source region of a transistor at a depth smaller than the depth of the first impurity region in the first impurity region. The second impurity region formed, adjacent to the second impurity region and formed to a depth of 0.4 μm to 1.0 μm deeper than the depth of the second impurity region, but 0.1 μm to 0.4 μm deeper than the depth of the first impurity region. A semiconductor device including a formed trench and an insulating layer for separating an element filling the trench is provided.

본 발명에 따르면, 발생되는 전위가 상기 제2불순물 영역에 미치지는 것을 방지할 수 있어 상기 전위에 의한 누설 전류 및 웰 누설 전류의 발생을 억제할 수 있다. 따라서 반도체 장치의 불량을 방지할 수 있다.According to the present invention, it is possible to prevent the generated electric potential from reaching the second impurity region and to suppress the occurrence of leakage current and well leakage current due to the electric potential. Therefore, the defect of the semiconductor device can be prevented.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention;

도 2는 본 발명의 실시예에 의한 반도체장치를 설명하기 위하여 도시한 단면도이다.2 is a cross-sectional view illustrating a semiconductor device in accordance with an embodiment of the present invention.

구체적으로, 본 발명의 반도체장치는 반도체 기판(100) 내에 설정된 제1불순물 영역(400)과 상기 제1불순물 영역(400)내에 설정된 제2불순물 영역(300)을 포함한다. 또한, 상기 제2불순물 영역(300)에 인접하며 상기 제2불순물 영역(300)의 깊이에 비해 0.4㎛ 내지 1.0㎛ 더 깊은 깊이로 형성된 트렌치(250)와 상기 트렌치(250)를 채우는 절연층(200)을 포함한다. Specifically, the semiconductor device of the present invention includes a first impurity region 400 set in the semiconductor substrate 100 and a second impurity region 300 set in the first impurity region 400. In addition, an insulating layer filling the trench 250 and the trench 250 formed adjacent to the second impurity region 300 and having a depth of 0.4 μm to 1.0 μm deeper than the depth of the second impurity region 300 ( 200).

이때, 상기 제1불순물 영역(400)은 N형 또는 P형의 불순물로 도핑되어 있다. 또한, 상기 제2불순물 영역(300)은 상기 제1불순물 영역(400)에 비해 높은 불순물 농도의 N형 또는 P형의 불순물이 도핑되어 있다. 이에 따라 상기 제2불순물 영역(300)은 트랜지스터의 드레인 영역 또는 소오스 영역이 되고, 상기 제1불순물 영역(400)은 제1웰 영역이 된다. 이에 따라, 제2불순물 영역(300)은 제1웰 영역인 제1불순물 영역(400)에 비해 얕은 깊이로 형성된다. In this case, the first impurity region 400 is doped with an N-type or P-type impurity. In addition, the second impurity region 300 is doped with N-type or P-type impurities having a higher impurity concentration than the first impurity region 400. Accordingly, the second impurity region 300 becomes a drain region or a source region of the transistor, and the first impurity region 400 becomes a first well region. Accordingly, the second impurity region 300 is formed to have a shallower depth than the first impurity region 400 which is the first well region.

상기 제1불순물 영역(400)의 하부에 제3불순물 영역(500)을 더 설정할 수 있다. 이러한 제3불순물 영역(500)은 N형 또는 P형의 불순물을 포함하고 있다. 따라서 상기 제3불순물 영역(500)은 제2웰 영역이 된다. A third impurity region 500 may be further set below the first impurity region 400. The third impurity region 500 includes an N-type or P-type impurity. Thus, the third impurity region 500 becomes a second well region.

이때, 상기 제2불순물 영역(300)의 깊이 보다 0.4㎛ 내지 1.0㎛ 더 깊은 깊이로 상기 트렌치(250)를 형성한다. 상기 트렌치(250)의 깊이를 깊게 할 수록 트렌치(250)의 종횡비(aspect ratio)가 증가하여 트렌치(250)를 형성하는 데 있어 침해(damage)가 발생하거나 절연층을 채우는 데 있어서 보이드(void) 및 심(seam) 등과 같은 문제점이 발생할 수 있으므로 바람직하게는 제2불순물 영역(300)의 깊이 보다 0.5㎛ 내지 0.8㎛ 정도로 더 깊은 깊이로 상기 트렌치(250)를 형성한다. 이와 같이 하면 상기 트렌치(250)를 채우는 절연층(200)과 상기 반도체 기판(100)과의 계면에서 발생하는 전위, 특히 상기 트렌치(250)의 가장 자리 부위에서 발생하는 전위의 영향을 미치는 범위(B)가 상기 제2불순물 영역에까지 다다르지 않아 종래와 같은 전위에 의한 누설 전류의 발생을 억제할 수 있다. 이에 따라 반도체 장치의 불량을 감소시킬 수 있다.In this case, the trench 250 is formed to a depth of 0.4 μm to 1.0 μm deeper than the depth of the second impurity region 300. As the depth of the trench 250 is deepened, an aspect ratio of the trench 250 increases to cause damage in forming the trench 250 or void to fill the insulating layer. And since a problem such as a seam (seam), etc. may occur, the trench 250 may be formed to a depth of about 0.5 μm to 0.8 μm deeper than the depth of the second impurity region 300. In this case, a range influencing the potential generated at the interface between the insulating layer 200 filling the trench 250 and the semiconductor substrate 100, in particular, at the edge of the trench 250 ( Since B) does not reach the said 2nd impurity area | region, it can suppress generation | occurrence | production of the leakage current by the electric potential like conventionally. As a result, defects in the semiconductor device can be reduced.

또한 상기 트렌치(250)는 상기 제1불순물 영역(400)의 깊이 보다 더 깊게 형성할 수 있다. 예컨대, 상기 제1불순물 영역(400)의 깊이 보다 0.1㎛ 이상 더 깊게 형성한다. 상기 트렌치(250)의 깊이를 깊게 할수록 트렌치(250)의 종횡비가 증가하여 트렌치(250)를 형성하는 데 있어 침해가 발생하거나 절연층(200)을 채우는 데 상기 한 바와 같은 문제점이 발생할 수 있으므로 바람직하게는 0.1㎛ 내지 0.4㎛ 정도로 더 깊게 형성한다. 이와 같이 하면, 상기 제1불순물 영역(400)과 상기 반도체 기판(100)의 계면 또는 상기 제1불순물 영역(400)과 상기 제3불순물 영역(500)과의 계면 부위를 상기 트렌치(250)의 가장 자리 부위에서 이격시킬 수 있다. 따라서 상기 트렌치(250)의 가장 자리 부위에 집중되는 스트레스에 의해서 발생하는 전위들의 집중에 의해 상기 계면이 취약해지는 것을 방지할 수 있다. 따라서 전류의 웰 누설 전류(well leakage of current)의 발생을 억제할 수 있다. 이에 따라 반도체 장치의 불량을 방지할 수 있다.In addition, the trench 250 may be formed deeper than the depth of the first impurity region 400. For example, the first impurity region 400 is formed to be deeper than 0.1 μm. As the depth of the trench 250 is deepened, the aspect ratio of the trench 250 increases, so that intrusion may occur in forming the trench 250 or the above-described problem may occur in filling the insulating layer 200. More preferably, 0.1 μm to 0.4 μm. In this way, an interface between the first impurity region 400 and the semiconductor substrate 100 or an interface portion between the first impurity region 400 and the third impurity region 500 may be formed in the trench 250. It can be spaced apart at the edges. Therefore, it is possible to prevent the interface from becoming weak due to the concentration of dislocations generated by stress concentrated at the edge portion of the trench 250. Therefore, generation of well leakage of current can be suppressed. Thereby, the defect of a semiconductor device can be prevented.

도 3은 트렌치(250) 깊이가 대략 0.6㎛일 때의 반도체장치의 불량율을 나타낸 산포도이다. 이때, 사용되는 시료 뱃치(batch)는 제2불순물 영역(300)의 깊이를 대략 0.2㎛로 설정하고 제1불순물 영역(400)의 깊이를 대략 0.6㎛로 설정한 반도체장치이다. 이때, 트렌치(250)를 대략 0.6㎛의 깊이로 형성하고, 상기 트렌치(250)에 절연층(200)을 형성한다. 즉, 상기 트렌치(250)의 깊이를 상기 제2불순물 영역(300)의 깊이 보다 0.4㎛ 더 깊게 형성한 조건이다. 또한, 상기 조건에는 제1불순물 영역(400)의 깊이와 상기 트렌치(250)의 깊이를 동일하게 하는 조건도 포함된다. 이러한 시료 뱃치의 조건하에서 반도체장치의 불량을 측정하여 그 불량율을 도시하였다. 상기 불량율은 각각의 시료 뱃치에서 불량을 나타내는 시료의 숫자를 백분율로 나타낸 것이다. 3 is a scatter diagram showing a defective rate of a semiconductor device when the trench 250 depth is approximately 0.6 mu m. In this case, the sample batch used is a semiconductor device in which the depth of the second impurity region 300 is set to about 0.2 μm and the depth of the first impurity region 400 is set to about 0.6 μm. In this case, the trench 250 is formed to a depth of approximately 0.6 μm, and the insulating layer 200 is formed in the trench 250. That is, the trench 250 is formed to have a depth of 0.4 μm deeper than that of the second impurity region 300. The condition may also include a condition in which the depth of the first impurity region 400 is equal to the depth of the trench 250. The defect of the semiconductor device was measured under the conditions of such a sample batch and the defect rate was shown. The defective rate is a percentage of the number of samples that indicate failure in each sample batch.

도 3을 참조하면, 각각의 시료의 뱃치에 따른 불량율의 산포 형태가 매우 불규칙적이다. 예컨대, 대략 10%의 낮은 불량율을 보이는 시료 뱃치가 있는 반면에 90%의 높은 불량율의 시료 뱃치가 보인다. 이와 같이 동일한 조건에서 불량율의 차이가 심각하게 나타난다는 것은 상기 조건이 상기 불량의 임계 조건(critical point)에 인접한다는 것을 나타낸다. Referring to FIG. 3, the distribution form of the defective rate according to the batch of each sample is very irregular. For example, there is a sample batch with a low failure rate of approximately 10% while a sample batch with a high failure rate of 90% is seen. Such a significant difference in defective rate under the same condition indicates that the condition is adjacent to the critical point of the failure.

도 4는 트렌치(250) 깊이가 대략 0.7㎛ 내지 0.8㎛일 때의 반도체장치의 불량율을 나타낸 산포도이다. 이때, 사용되는 시료 뱃치는 제2불순물 영역(300)의 깊이를 대략 0.2㎛로 설정하고 제1불순물 영역(400)의 깊이를 대략 0.6㎛로 설정한 반도체장치를 이용한다. 이때, 트렌치(250)를 대략 0.7㎛ 내지 0.8㎛의 깊이로 형성하고, 상기 트렌치(250)에 절연층(200)을 형성한다. 즉, 상기 트렌치(250)는 상기 제2불순물 영역(300)에 비해 0.5㎛ 이상 더 깊은 조건이다. 또한 상기 트렌치(250)는 상기 제1불순물 영역(400) 보다 0.1㎛ 이상 더 깊은 조건이다. 이러한 시료 뱃치의 조건하에서 반도체장치의 불량을 측정하여 그 불량율을 도시하였다. 도 4를 참조하면, 각각의 시료 뱃치에 따른 불량율의 산포의 변화가 거의 없이 일정하다. 또한, 불량율도 낮은 값, 예컨대 10% 이하의 값을 나타낸다. 즉, 상기 도 3에서 도시한 바와는 달리 낮고 안정된 불량율을 나타낸다. 4 is a scatter diagram showing a defective rate of the semiconductor device when the trench 250 depth is about 0.7 µm to 0.8 µm. In this case, the sample batch used uses a semiconductor device in which the depth of the second impurity region 300 is set to about 0.2 μm and the depth of the first impurity region 400 is set to about 0.6 μm. In this case, the trench 250 is formed to a depth of approximately 0.7 μm to 0.8 μm, and the insulating layer 200 is formed in the trench 250. That is, the trench 250 is 0.5 µm deeper than the second impurity region 300. In addition, the trench 250 is 0.1 µm deeper than the first impurity region 400. The defect of the semiconductor device was measured under the conditions of such a sample batch and the defect rate was shown. Referring to FIG. 4, there is little variation in the distribution of the defective rate according to each sample batch. Moreover, the defective rate also shows a low value, for example, a value of 10% or less. That is, unlike in FIG. 3, the low and stable defective rate is shown.

상기 도 3과 도 4에서 도시한 실험적 결과는, 상기 트렌치(250)의 깊이를 상기 제2불순물 영역(300)의 깊이 보다 0.4㎛ 이상으로 깊게 형성하면, 불량율을 전체적으로 줄일 수 있음을 나타낸다. 즉, 전위에 의한 누설 전류의 발생을 방지할 수 있음을 나타낸다. 이때, 트렌치(250) 깊이를 상기 제2불순물 영역(300)의 깊이 보다 0.5㎛ 내지 0.8㎛ 더 깊은 깊이로 형성하는 것이 바람직하다. 보다 깊게 형성하는 것은 도 2를 참조하여 설명한 바와 같은 상기 트렌치(250)의 종횡비에 기인하는 식각 공정의 어려움 및 절연층을 채우는 데 있어서의 문제점을 유발한다. The experimental results shown in FIGS. 3 and 4 indicate that the defect rate can be reduced as a whole when the depth of the trench 250 is formed deeper than 0.4 μm than the depth of the second impurity region 300. In other words, it is possible to prevent the occurrence of leakage current due to the potential. In this case, the trench 250 may be formed to a depth of 0.5 μm to 0.8 μm deeper than the depth of the second impurity region 300. Forming deeper causes problems in the etching process and filling the insulating layer due to the aspect ratio of the trench 250 as described with reference to FIG. 2.

또한, 상기 제1불순물 영역(400)의 깊이 보다 깊은 깊이로 상기 트렌치(250)를 형성하면, 예컨대 상기 제1불순물 영역(400)의 깊이 보다 0.1㎛ 이상의 깊이로 상기 트렌치(250)를 형성하면, 상기 불량율을 전반적으로 감소시킬 수 있음을 나타낸다. 즉, 웰 전류 누설의 발생을 억제할 수 있어 반도체장치의 불량을 방지할 수 있음을 나타낸다. 바람직하게는 형성되는 트렌치(250)의 종횡비를 고려하여 제1불순물 영역(400)의 깊이 보다 0.1 ㎛ 내지 0.4㎛ 더 깊은 깊이로 상기 트렌치(250)를 형성한다. In addition, when the trench 250 is formed to a depth deeper than the depth of the first impurity region 400, for example, when the trench 250 is formed to a depth of 0.1 μm or more than the depth of the first impurity region 400. This indicates that the failure rate can be reduced overall. In other words, it is possible to suppress the occurrence of well current leakage, thereby preventing the failure of the semiconductor device. Preferably, the trench 250 is formed to a depth of 0.1 μm to 0.4 μm deeper than the depth of the first impurity region 400 in consideration of the aspect ratio of the trench 250 to be formed.

따라서, 상술한 본 발명에 따르면, 트렌치의 깊이를 제2불순물 영역의 깊이 보다 0.4㎛ 이상 깊게 형성함으로써 전위가 영향을 미치는 범위에서 상기 제2불순물 영역을 이격시킴으로 해서 전위에 의한 누설 전류의 발생을 억제할 수 있다. 또한 트렌치의 깊이를 제1불순물 영역, 즉 제1웰 영역의 깊이 보다 0.1㎛ 이상 깊게 형성함으로써 상기 제1웰 영역과 반도체 기판의 계면 또는 상기 제1웰 영역과 제2웰 영역간의 계면을 상기 전위가 집중되는 트렌치의 가장 자리부에서 이격시킴으로써 전류의 웰 누설 전류의 발생을 억제할 수 있다. 이와 같이 하면, 반도체 장치의 반도체 장치의 불량을 방지할 수 있다.Therefore, according to the present invention described above, the depth of the trench is formed to be 0.4 µm or more deeper than the depth of the second impurity region so that the second impurity region is spaced apart in the range in which the potential is affected. It can be suppressed. In addition, the depth of the trench is formed to be 0.1 μm or more deeper than the depth of the first impurity region, that is, the first well region, thereby forming an interface between the first well region and the semiconductor substrate or the interface between the first well region and the second well region. The spacing of the well leakage current of the current can be suppressed by being spaced apart from the edge of the trench where is concentrated. By doing in this way, the defect of the semiconductor device of a semiconductor device can be prevented.

도 1은 종래의 트렌치 소자 분리를 이용한 반도체 장치를 설명하기 위해서 도시한 단면도이다.1 is a cross-sectional view illustrating a conventional semiconductor device using trench device isolation.

도 2는 본 발명의 트렌치 소자 분리를 이용한 반도체 장치를 설명하기 위해서 도시한 단면도이다.2 is a cross-sectional view illustrating a semiconductor device using trench device isolation according to the present invention.

도 3과 도4는 본 발명의 효과를 설명하기 위해 도시한 불량율의 산포도들이다.3 and 4 are scatter diagrams showing a defective rate for explaining the effect of the present invention.

Claims (2)

반도체 기판 내에 제1웰 영역으로서 형성된 제1불순물 영역;A first impurity region formed in the semiconductor substrate as a first well region; 상기 제1불순물 영역 내에 상기 제1불순물 영역의 깊이 보다 얕은 깊이로 트랜지스터의 드레인/소오스 영역으로서 형성된 제2불순물 영역;A second impurity region formed in the first impurity region as a drain / source region of a transistor at a depth shallower than a depth of the first impurity region; 상기 제2불순물 영역에 인접하며 상기 제2불순물 영역의 깊이에 비해 0.4㎛ 내지 1.0㎛ 더 깊은 깊이로 형성되되 상기 제1불순물 영역의 깊이에 비해 0.1㎛ 내지 0.4㎛ 더 깊게 형성된 트렌치; 및A trench adjacent to the second impurity region and formed at a depth of 0.4 μm to 1.0 μm deeper than the depth of the second impurity region, but formed at 0.1 μm to 0.4 μm deeper than the depth of the first impurity region; And 상기 트렌치를 채우는 소자 분리를 위한 절연층을 포함하여 이루어지는 것을 특징으로 하는 반도체 장치. And an insulating layer for separating an element filling the trench. 제1항에 있어서, 상기 제1불순물 영역의 하부에 제2웰 영역으로서 형성된 제3불순물 영역을 더 포함하여 이루어지는 것을 특징으로 하는 반도체 장치.The semiconductor device according to claim 1, further comprising a third impurity region formed as a second well region under the first impurity region.
KR1019970020731A 1997-05-26 1997-05-26 Semiconductor device using trench isolation KR100464383B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970020731A KR100464383B1 (en) 1997-05-26 1997-05-26 Semiconductor device using trench isolation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970020731A KR100464383B1 (en) 1997-05-26 1997-05-26 Semiconductor device using trench isolation

Publications (2)

Publication Number Publication Date
KR19980084832A KR19980084832A (en) 1998-12-05
KR100464383B1 true KR100464383B1 (en) 2005-02-28

Family

ID=37383523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970020731A KR100464383B1 (en) 1997-05-26 1997-05-26 Semiconductor device using trench isolation

Country Status (1)

Country Link
KR (1) KR100464383B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4169000A (en) * 1976-09-02 1979-09-25 International Business Machines Corporation Method of forming an integrated circuit structure with fully-enclosed air isolation
US4261763A (en) * 1979-10-01 1981-04-14 Burroughs Corporation Fabrication of integrated circuits employing only ion implantation for all dopant layers
US4631803A (en) * 1985-02-14 1986-12-30 Texas Instruments Incorporated Method of fabricating defect free trench isolation devices
US4656730A (en) * 1984-11-23 1987-04-14 American Telephone And Telegraph Company, At&T Bell Laboratories Method for fabricating CMOS devices
US4931409A (en) * 1988-01-30 1990-06-05 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device having trench isolation
JPH0864785A (en) * 1994-08-03 1996-03-08 Internatl Business Mach Corp <Ibm> Semiconductor structure for reducing parasitic leakage, semiconductor memory array and manufacture thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4169000A (en) * 1976-09-02 1979-09-25 International Business Machines Corporation Method of forming an integrated circuit structure with fully-enclosed air isolation
US4261763A (en) * 1979-10-01 1981-04-14 Burroughs Corporation Fabrication of integrated circuits employing only ion implantation for all dopant layers
US4656730A (en) * 1984-11-23 1987-04-14 American Telephone And Telegraph Company, At&T Bell Laboratories Method for fabricating CMOS devices
US4631803A (en) * 1985-02-14 1986-12-30 Texas Instruments Incorporated Method of fabricating defect free trench isolation devices
US4931409A (en) * 1988-01-30 1990-06-05 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device having trench isolation
JPH0864785A (en) * 1994-08-03 1996-03-08 Internatl Business Mach Corp <Ibm> Semiconductor structure for reducing parasitic leakage, semiconductor memory array and manufacture thereof

Also Published As

Publication number Publication date
KR19980084832A (en) 1998-12-05

Similar Documents

Publication Publication Date Title
US4684971A (en) Ion implanted CMOS devices
JPH08222645A (en) Method for forming lightly doped drain region
US5457339A (en) Semiconductor device for element isolation and manufacturing method thereof
US6815794B2 (en) Semiconductor devices with multiple isolation structure and methods for fabricating the same
US20110227191A1 (en) Silicon-on-insulator devices with buried depletion shield layer
US11114572B2 (en) Semiconductor device and method for manufacturing semiconductor device
JPH10321716A (en) Semiconductor device and manufacture therefor
JP3404873B2 (en) Method for manufacturing semiconductor device
GB2314970A (en) Cmos device having a T-shaped field oxide layer
KR100464383B1 (en) Semiconductor device using trench isolation
KR100327583B1 (en) Method of forming inverse T type isolation layer in semiconductor device
US6291327B1 (en) Optimization of S/D annealing to minimize S/D shorts in memory array
TWI813392B (en) Semiconductor device and method of manufacturing the same
JP3092834B2 (en) Semiconductor device for element isolation and method of manufacturing the same
JPS61127147A (en) Semiconductor device
JP3157595B2 (en) Dielectric separation substrate
KR0144915B1 (en) Semiconductor device using trench and manufacturing method thereof
KR940009583B1 (en) Semiconductor device and manufacturing method thereof
KR100264877B1 (en) Method for manufacturing soi type isolation structure of semiconductor device
KR100337073B1 (en) Isolation method of semiconductor device
KR100275950B1 (en) A method for isolating active region
JP4807310B2 (en) Manufacturing method of semiconductor device
KR0173964B1 (en) Method of fabricating a power semiconductor device with latch-up control structure
JPH098144A (en) Semiconductor device and its manufacture
JPH0774241A (en) Semiconductor device and fabrication thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee