KR100463895B1 - manufacturing method of contact hole - Google Patents
manufacturing method of contact hole Download PDFInfo
- Publication number
- KR100463895B1 KR100463895B1 KR10-2002-0088531A KR20020088531A KR100463895B1 KR 100463895 B1 KR100463895 B1 KR 100463895B1 KR 20020088531 A KR20020088531 A KR 20020088531A KR 100463895 B1 KR100463895 B1 KR 100463895B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- inlet
- contact
- thin film
- depth
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 각각 입구와 바닥 및 점점 좁아지는 형태로 상기 입구와 바닥을 연결하는 측면을 포함하는 서로 다른 깊이의 제 1 및 제 2 콘택홀에 있어서, 상기 제 1 또는 제 2 콘택홀의 입구지름을 조절하여 상기 제 1 및 제 2 콘택홀의 바닥면적을 동일하게 하는 콘택홀 형성방법 및 상기와 같은방법으로 제조된 콘택홀을 제공한다.The present invention is to control the inlet diameter of the first or second contact hole in the first and second contact holes of different depths, including the inlet and the bottom and the side connecting the inlet and the bottom in a narrower form, respectively; The present invention provides a contact hole forming method for making the same bottom area of the first and second contact holes, and a contact hole manufactured by the above method.
Description
본 발명은 콘택홀(contact hole)에 관한 것으로, 좀더 자세하게는 균일한 접촉저항을 가지는 서로 다른 깊이의 콘택홀 제조방법에 관한 것이다.The present invention relates to a contact hole, and more particularly to a method for manufacturing a contact hole of different depths having a uniform contact resistance.
메소리 소자의 소형화, 고집적화, 고속화 특성이 요구됨에 따라 다층배선구조가 개발되었고, 이는 현재 반도체장치, 평판표시장치 등 우리산업 전반에 걸쳐 매우 활발하게 이용되고 있다.As miniaturization, high integration, and high speed characteristics of the mesoth device are required, a multilayer wiring structure has been developed, which is currently being actively used throughout the Korean industry such as semiconductor devices and flat panel display devices.
다층배선구조란, 반도체, 절연체 또는 전도체 물질을 박막으로 형성한 후 소정의 패턴으로 가공하면서 층층이(layer-by-layer) 적층하고, 이들간의 적절한 전기적 연결을 통해 원하는 기능의 소자를 구현하는 방법이다.Multi-layered wiring structure is a method of forming a semiconductor, insulator or conductor material into a thin film, processing it into a predetermined pattern, laminating layer-by-layer, and implementing a device having a desired function through proper electrical connection therebetween. .
이때 서로 다른 층 간의 전기적 연결을 위해 사용되는 것이 콘택홀로서, 이를 설명하기 위한 일례로 도 1은 제 1 층의 제 1 전도성 박막, 제 2 층의 절연물질 박막, 그리고 제 3 층의 제 2 전도성 박막을 포함하는 기본적인 다층배선구조에 대한 단면도이다.In this case, a contact hole is used for electrical connection between different layers. For example, FIG. 1 illustrates a first conductive thin film of a first layer, an insulating material thin film of a second layer, and a second conductive layer of a third layer. It is sectional drawing about the basic multilayer wiring structure containing a thin film.
이때 제 1 층의 제 1 전도성 박막(10)과 제 3 층의 제 2 전도성 박막(30)간의 전기적 연결을 위해서 제 2 층의 절연물질 박막(20) 소정의 위치에는 콘택홀(40)이 상하 관통되고, 제 3 층의 제 2 전도성 박막(30)이 이 콘택홀(40)을 따라 단차지도록 형성되어 제 1 층의 제 1 전도성 박막(10)과 제 3 층의 제 2 전도성 박막(30)이 전기적으로 연결될 수 있다.In this case, in order to electrically connect the first conductive thin film 10 of the first layer and the second conductive thin film 30 of the third layer, the contact hole 40 is vertically positioned at a predetermined position of the insulating material thin film 20 of the second layer. The second conductive thin film 30 of the third layer is formed so as to be stepped along the contact hole 40 so as to penetrate the first conductive thin film 10 of the first layer and the second conductive thin film 30 of the third layer. This can be electrically connected.
이는 달리 쓰루홀(thru-hole)이라고도 하는데, 다층배선구조의 설계에 따라 서로 다른 깊이의 콘택홀이 형성될 수 있다.This may also be referred to as a through-hole, and contact holes having different depths may be formed according to the design of the multilayer wiring structure.
도 2는 이와 같이 서로 다른 깊이를 갖는 제 1 및 제 2 콘택홀(60, 70)이 형성된 임의의 절연물질 박막(50)에 대한 단면도이다.FIG. 2 is a cross-sectional view of an optional insulating material film 50 in which the first and second contact holes 60 and 70 having different depths are formed.
한편, 일반적인 콘택홀 형성방법으로는, 마스크를 사용해 박막의 일부를 제거함으로서 하지막을 노출시키는 부분식각이 사용되는데, 깊이에 따라 에천트의 침투 정도가 틀려지므로 통상의 콘택홀은 갈수록 폭이 좁아지는 테이퍼(taper) 형상을 갖게 된다.On the other hand, as a general method of forming a contact hole, a partial etching is used to expose the underlying film by removing a part of the thin film using a mask. Since the penetration of etchant varies depending on the depth, the normal contact hole becomes narrower. It has a taper shape.
따라서 콘택홀의 깊이가 깊어질수록 상부와 바닥의 지름이 더욱 큰 차이를 보이게 됨은 당연한 바, 도시한 바와 같이 제 1 콘택홀(60)과 제 2 콘택홀(70) 상부는 각각 동일한 A의 지름을 가진다 하더라도, 깊이의 차이로 인해 바닥의 지름은 A', B'로 차이를 나타낸다.Therefore, as the depth of the contact hole becomes deeper, the diameters of the top and the bottom become greater. Therefore, as shown in the drawing, the upper portions of the first contact hole 60 and the second contact hole 70 each have the same A diameter. Even if it is, due to the difference in depth, the diameter of the floor is represented by A ', B'.
이는 일견하면 당연한 현상이라 할 수 있지만, 이로 인한 몇 가지 문제점이 나타날 수 있다.This may be a natural phenomenon at first glance, but there may be some problems.
즉, 콘택홀의 깊이가 깊어질수록 바닥의 지름이 좁아지면 결국 연결되어야 하는 두 물질간의 접촉면적 또한 줄어들게 되는데, 이로 인해 접촉저항의 차이가 나타날 수 있다.In other words, the deeper the contact hole, the narrower the diameter of the floor, the smaller the contact area between the two materials to be connected. This may result in a difference in contact resistance.
따라서 콘택홀 깊이에 따라 소자의 전기적 특성이 달라질 수 있다.Therefore, the electrical characteristics of the device may vary depending on the contact hole depth.
이에 본 발명은 균일한 접촉저항을 가지는 서로 다른 깊이의 콘택홀 및 이의 제조방법을 제공하는 것을 목적으로 한다.Accordingly, an object of the present invention is to provide a contact hole having a different depth and a manufacturing method thereof having a uniform contact resistance.
도 1은 콘택홀이 형성된 일반적인 다층배선의 단면도1 is a cross-sectional view of a general multilayer wiring in which contact holes are formed
도 2는 본 발명에 따른 서로 다른 깊이의 콘택홀이 형성된 다층배선의 단면도2 is a cross-sectional view of a multilayer wiring in which contact holes of different depths are formed according to the present invention.
도 3은 본 발명에 따른 서로 다른 깊이의 콘택홀이 형성된 절연물질 박막을 도시한 도면3 is a view showing an insulating material thin film formed with contact holes of different depths according to the present invention;
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
100 : 박막 120 : 제 1 콘택홀100: thin film 120: first contact hole
130 : 제 2 콘택홀130: second contact hole
본 발명은 상기와 같은 목적을 달성하기 위하여, 각각 입구와 바닥 및 점점 좁아지는 형태로 상기 입구와 바닥을 연결하는 측면을 포함하는 서로 다른 깊이의 제 1 및 제 2 콘택홀에 있어서, 상기 제 1 또는 제 2 콘택홀의 입구지름을 조절하여 상기 제 1 및 제 2 콘택홀의 바닥면적을 동일하게 하는 콘택홀 형성방법을 제공한다. 이때 상기 제 1 콘택홀의 입구지름을 D, 바닥지름을 d, 깊이를 t, 상기 제 1 콘택홀의 바닥으로부터 수직한 수선의 발과, 상기 제 1 콘택홀 측면 사이에 끼인각을 α라 하고, 상기 제 2 콘택홀의 입구지름을 D', 바닥지름을 d', 깊이를 t', 상기 제 2 콘택홀의 바닥으로부터 수직한 수선의 발과, 상기 제 2 콘택홀 측면 사이에 끼인 각을 α라 할 때, 상기 D'은 D-2ttanα+2t'tanα 로 정의되는 것을 특징으로 한다. 또한 상기 콘택홀은 다층배선구조의 서로 다른 두 층 간의 전기적 연결을 위한 것을 특징으로 하며, 상기 제 1 및 제 2 콘택홀은 각각 식각방법으로 형성되는 것을 특징으로 하는 바, 이하 첨부된 도면을 참조하여 본 발명의 올바른 실시예를 설명한다.The present invention, in order to achieve the above object, in the first and second contact holes of different depths, including the inlet and the bottom and the side connecting the inlet and the bottom in a narrower form, respectively, the first The present invention also provides a method for forming a contact hole in which the bottom area of the first and second contact holes is the same by adjusting the entrance diameter of the second contact hole. In this case, the inlet diameter of the first contact hole is D, the bottom diameter is d, the depth is t, and the angle between the foot of the waterline perpendicular to the bottom of the first contact hole and the side of the first contact hole is α, 2, where the inlet diameter of the contact hole is D ', the bottom diameter is d', the depth is t ', and the angle between the foot of the waterline perpendicular to the bottom of the second contact hole and the side of the second contact hole is α, The D 'is characterized in that it is defined as D-2ttanα + 2t'tanα. In addition, the contact hole is characterized in that for the electrical connection between two different layers of the multi-layered wiring structure, the first and second contact holes are characterized in that each formed by an etching method, see the accompanying drawings below The right embodiment of the present invention will be described.
도 3은 본 발명에 따른 서로 다른 깊이의 제 1 및 제 2 콘택홀(120, 130)이 형성된 절연물질 박막(100)을 도시한 것으로, 각각 입구와 바닥을 가지고, 상기 입구로부터 바닥으로 갈수록 폭이 좁아지는 측면으로 이루어진다. 따라서 테이퍼(taper) 형상이라 할 수 있는데, 이는 일반적인 식각방법으로 일괄적으로 형성된 콘택홀의 공통된 형상이다.3 illustrates an insulating material thin film 100 having first and second contact holes 120 and 130 having different depths according to the present invention, each having an inlet and a bottom, and having a width toward the bottom from the inlet. It is made up of narrowing sides. Therefore, it may be referred to as a taper shape, which is a common shape of contact holes collectively formed by a general etching method.
이때 본 발명에 따른 서로 다른 제 1 및 제 2 콘택홀(120, 130)은 특히 바닥의 면적은 동일한 반면 입구의 지름이 서로 다른 것을 특징으로 한다.In this case, different first and second contact holes 120 and 130 according to the present invention are characterized in that the bottom area is the same, but the diameter of the inlet is different.
그리고 이들 사이에서는 일정한 수식이 성립될 수 있는데, 제 1 콘택홀(120)의 입구지름을 D, 바닥지름을 d, 깊이를 t, 이의 바닥으로부터 수직한 수선의 발과 측면 사이에 끼인각을 α라 하고, 제 2 콘택홀(130)의 입구지름을 D', 바닥지름을 d', 깊이를 t', 이의 바닥으로부터 수직한 수선의 발과 측면 사이에 끼인 각을 α라 할 때, 제 2 콘택홀의 입구지름 D' 은 이하의 수식 1과 같이 정의될 수 있다.And a constant equation can be established between them, the inlet diameter of the first contact hole 120 D, the bottom diameter d, the depth t, the angle sandwiched between the foot and the side of the waterline perpendicular from the bottom thereof is α The second contact hole 130 has an inlet diameter of D ', a bottom diameter of d', a depth of t ', and an angle sandwiched between a foot and a side of the vertical line perpendicular from the bottom thereof is α, The entrance diameter D 'of the hole may be defined as in Equation 1 below.
수식 1 : D'= D-2ttanα+2t'tanαEquation 1: D '= D-2ttanα + 2t'tanα
따라서 이와 같은 관계를 통해 제 2 콘택홀(130)의 입구지름을 조절함으로서, 서로 다른 깊이의 콘택홀에 동일한 바닥면적을 부여할 수 있다. 그 이유는 각각의 콘택홀을 통해 연결되는 두 전도성 박막의 접촉저항을 일정하게 하기 위함이다.Therefore, by adjusting the entrance diameter of the second contact hole 130 through this relationship, it is possible to give the same floor area to contact holes of different depths. The reason is to make the contact resistance of the two conductive thin films connected through each contact hole constant.
또한 본 발명은 각각 입구와 바닥 및 점점 좁아지는 형태의 측면을 포함하는 서로 다른 깊이의 제 1 및 제 2 콘택홀에 있어서, 이들간의 바닥면적을 동일하게 하는 콘택홀 형성방법을 제공하는 바, 이 역시 위의 수식과 동일하게 적용될 수 있을 것이다.In another aspect, the present invention provides a method for forming a contact hole having the same bottom area between the first and second contact holes having different depths, each including an inlet, a bottom, and a narrower side. Again the same as the above formula can be applied.
본 발명은 서로 다른 깊이를 가지는 콘택홀에 있어서, 서로 연결되는 두 물질간의 접촉면적을 동일하게 할 수 있는 장점이 있다.The present invention has the advantage that in the contact holes having different depths, the contact area between two materials connected to each other can be the same.
따라서 이들 두 물질이 전기적 연결을 할 때 동일한 접촉저항을 부여할 수 있고, 이를 통해 소자의 신뢰성을 향상시키는 장점이 있다.Therefore, these two materials can give the same contact resistance when making an electrical connection, thereby improving the reliability of the device.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0088531A KR100463895B1 (en) | 2002-12-31 | 2002-12-31 | manufacturing method of contact hole |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0088531A KR100463895B1 (en) | 2002-12-31 | 2002-12-31 | manufacturing method of contact hole |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040062202A KR20040062202A (en) | 2004-07-07 |
| KR100463895B1 true KR100463895B1 (en) | 2004-12-30 |
Family
ID=37353631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0088531A KR100463895B1 (en) | 2002-12-31 | 2002-12-31 | manufacturing method of contact hole |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100463895B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220336351A1 (en) * | 2021-04-19 | 2022-10-20 | Qualcomm Incorporated | Multiple function blocks on a system on a chip (soc) |
-
2002
- 2002-12-31 KR KR10-2002-0088531A patent/KR100463895B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040062202A (en) | 2004-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9474167B2 (en) | Multilayered substrate | |
| KR930011781A (en) | Manufacturing method of the wiring board | |
| KR970067822A (en) | Manufacturing Method of Semiconductor Device and Package of Semiconductor Device | |
| KR20060043490A (en) | Flat cable, flat cable sheet, and flat cable sheet producing method | |
| KR101872532B1 (en) | Circuit board and method for manufacturing the same | |
| JP2009515361A (en) | Fine pitch interconnects and methods of making the same | |
| KR970024015A (en) | Method of Forming Multi-Layer Interconnection | |
| KR930003260A (en) | Semiconductor device and manufacturing method thereof | |
| KR20070082038A (en) | Wired circuit board and production method thereof | |
| JP2004111967A (en) | Electronic packaging with low-resistance high-density signal line, and its manufacturing method | |
| JP2016514909A (en) | Low cost interposer with oxide layer | |
| KR100463895B1 (en) | manufacturing method of contact hole | |
| KR100268629B1 (en) | Semiconductor device | |
| JPH05235491A (en) | Thin film circuit board and its manufacture | |
| KR930020590A (en) | Etching method of metal thin film mainly composed of aluminum and manufacturing method of thin film transistor | |
| KR920018889A (en) | Interlayer contact structure and method of semiconductor device | |
| JP7175691B2 (en) | wiring circuit board | |
| JP3227828B2 (en) | Connection method between multilayer thin film device and thin film | |
| US20240145384A1 (en) | Semiconductor device having contact plug | |
| JPS63292672A (en) | Semiconductor device | |
| KR100247911B1 (en) | Semiconductor device and method of fabricating the same | |
| KR940005609B1 (en) | Method of making pattern | |
| KR200309911Y1 (en) | Multilayer wiring | |
| KR20030001908A (en) | Metal line in semiconductor device and method for fabricating the same | |
| KR100192578B1 (en) | Pattern forming method for checking via resistance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20141124 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20171116 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20181114 Year of fee payment: 15 |