KR100247911B1 - Semiconductor device and method of fabricating the same - Google Patents
Semiconductor device and method of fabricating the same Download PDFInfo
- Publication number
- KR100247911B1 KR100247911B1 KR1019930000484A KR930000484A KR100247911B1 KR 100247911 B1 KR100247911 B1 KR 100247911B1 KR 1019930000484 A KR1019930000484 A KR 1019930000484A KR 930000484 A KR930000484 A KR 930000484A KR 100247911 B1 KR100247911 B1 KR 100247911B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- resistive
- contact hole
- resistive layer
- forming
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체장치 및 그 제조방법에 관한 것으로, 특히 저항층과 절연층이 다층으로 적층된 구조의 배선을 접촉하기 위한 콘택홀을 형성하는 것에 관한 것으로 소정의 반도체구조물 상부를 절연하여 그위에 폴리실리콘막과 절연산화막이 교대로 형성된 적층구조의 저항층이 형성되고, 상기 저항층과 상부배선층 사이에 절연막이 개재되어 배선층이 도전접촉된 반도체장치에 있어서, 상기 적층구조의 저항층의 폴리실리콘막이 콘택홀 내측벽에 노출되도록 콘택홀이 깊이 형성되어 콘택홀 내에 채워지는 배선층과 적층구조의 저항층의 폴리실리콘막들의 단면이 도전접촉된 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to forming a contact hole for contacting a wiring having a structure in which a resistive layer and an insulating layer are laminated in multiple layers. In a semiconductor device having a laminated structure in which a silicon film and an insulating oxide film are alternately formed, and an insulating film is interposed between the resistive layer and the upper wiring layer, and the wiring layer is in conductive contact, the polysilicon film of the resistive layer of the laminated structure is formed. The contact hole is deeply formed so as to be exposed to the inner wall of the contact hole, and a cross-section of the polysilicon layers of the resistive layer having the laminated structure and the wiring layer filled in the contact hole is in conductive contact.
따라서 상기한 본 발명의 방법에 의하면 다층의 적층구조로 형성된 각 폴리실리콘막의 콘택홀 내의 단면이 상부배선층과 균등하게 접촉할 수 있으므로 종래방법에서 유발되는 상부배선층과 하부 폴리실리콘막과의 절연현상을 개선하여 반도체장치의 전기적특성을 개선시킬 수 있다.Therefore, according to the method of the present invention as described above, the cross section in each of the contact holes of the polysilicon film formed in the multilayered structure can be in uniform contact with the upper wiring layer. Therefore, the insulation phenomenon between the upper wiring layer and the lower polysilicon film caused by the conventional method is avoided. By improving the electrical characteristics of the semiconductor device can be improved.
Description
제1도는 종래의 반도체장치에 있어서 다층 적층 구조의 저항층에 콘택홀을 통한 배선이 연결된 단면구조를 도시하고 있으며,1 shows a cross-sectional structure in which wiring through a contact hole is connected to a resistance layer of a multilayer structure in a conventional semiconductor device.
제2도 및 제3도는 본 발명의 실시예인 반도체장치의 다층적층 구조의 저항층에 콘택홀을 통한 배선이 연결된 평면도를 나타내고,2 and 3 illustrate a plan view in which wiring through contact holes is connected to a resistance layer of a multilayer structure of a semiconductor device according to an embodiment of the present invention.
제4도 및 제5도는 본 발명의 실시예로서 상기 제2도 및 제3도의 x-x' 방향의 반도체장치의 단면구조를 도시하고 있다.4 and 5 show cross-sectional structures of the semiconductor device in the x-x 'direction of FIGS. 2 and 3 as an embodiment of the present invention.
본 발명은 반도체장치 및 그 제조방법에 관한 것으로, 특히 저항층과 절연층이 다층으로 적층된 구조의 배선을 접촉하기 위한 콘택홀(Contact Hole) 및 그 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a contact hole for contacting a wiring having a structure in which a resistance layer and an insulating layer are laminated in a multilayer, and a method of forming the same.
반도체장치에 있어서 집적된 회로요소(Circuit Elements) 가운데에는 고저항이 사용되는 경우가 많으며, 상기한 고저항을 실현하는 방법으로는 불순물이 도핑되지 않은 폴리실리콘(Polysilicon)을 저항체로서 사용하는 것이 일반적이다. 상기한 폴리실리콘의 저항을 증가시키기 위해서는 그레인 사이즈를 작게 유지할 필요가 있으며, 상기의 그레인 사이즈가 후속의 열처리공정 과정에서 계속적으로 커지는 현상을 억제하기 위해서는 폴리실리콘막의 두께를 얇게 형성해야 하며, 이때 형성된 상기 폴리실리콘막의 두께가 너무 얇으면, 막두께의 불균일성, 폴리실리콘막에 배선접촉을 위한 콘택홀 형성시 과도식각에 의한 접촉불량의 문제가 발생할 수 있고, 이러한 문제를 해결하기 위하여 폴리실리콘과 산화막을 다층으로 적층하는 방법이 널리 사용되고 있다. 이와같이 폴리실리콘을 고저항체로 사용하는 반도체장치에 있어서 폴리실리콘막과 산화막을 다층의 적층구조로 형성할 경우에는 저항을 높이기 위하여 얇은 폴리실리콘막을 한층만 사용할때 유발되는 막두께의 불균일성 문제를 보완할 수 있다.In semiconductor devices, high resistance is often used among integrated circuit elements, and in order to realize the high resistance, it is common to use polysilicon that is not doped with impurities as a resistor. to be. In order to increase the resistance of the polysilicon, it is necessary to keep the grain size small, and in order to suppress the phenomenon in which the grain size is continuously increased in the subsequent heat treatment process, the thickness of the polysilicon film should be made thin. If the thickness of the polysilicon film is too thin, there may be a problem of non-uniformity of the film thickness, contact failure due to excessive etching when forming a contact hole for wiring contact in the polysilicon film, and to solve such a problem, polysilicon and oxide film The method of laminating | stacking in multiple layers is widely used. As described above, in the case of forming a polysilicon layer and an oxide layer in a multilayered structure in a semiconductor device using polysilicon as a high resistor, the film thickness non-uniformity problem caused by using only one layer of a thin polysilicon layer to improve resistance can be solved. Can be.
첨부도면 제1도에 종래의 반도체장치에 있어서 다층적층 구조의 저항층에 콘택홀을 통한 배선이 연결된 단면구조가 도시되어 있으며, 이를 참조하여 상세히 살펴보면, 먼저, 소정의 반도체구조물 상부가 절연막(17)으로 절연되어 그위에 폴리실리콘막(15)과 절연막(16)이 교대로 적층구조로 형성되어 있는 저항층(11) 상에 절연층(12)을 구비하고, 상부배선층의 콘택이 필요한 부분에 통상의 사진식각을 통하여 콘택홀(14)이 형성되고, 상부배선층(13)이 상기 콘택홀을 통하여 연결되어 있다. 이 경우에 다층의 적층구조의 각 폴리실리콘막이 절연막에 의해 절연되어 있기때문에 이러한 상태에서 그 상부에 종래방법에 의한 상부배선층과의 콘택홀을 만들면, 최상부에 있는 폴리실리콘막에만 배선접촉이 이루어지고, 하부 폴리실리콘막에는 배선접촉이 이루어지지 않는 문제점이 유발된다.1 is a cross-sectional view in which a wire through a contact hole is connected to a resistive layer of a multilayer structure in a conventional semiconductor device. Referring to this in detail, first, an upper portion of a predetermined semiconductor structure is an insulating film 17. Insulation layer 12 is provided on the resistive layer 11 in which the polysilicon film 15 and the insulating film 16 are alternately formed on the resistive layer 11, and are in contact with the upper wiring layer. The contact hole 14 is formed through normal photolithography, and the upper wiring layer 13 is connected through the contact hole. In this case, since each polysilicon film of a multilayered laminated structure is insulated by an insulating film, if a contact hole is made in the above state with the upper wiring layer by a conventional method, wiring contact is made only to the polysilicon film at the top. The lower polysilicon film causes a problem that wire contact is not made.
따라서 본 발명에서는 다층의 적층구조를 갖는 저항층에 있는 각 폴리실리콘막에 균일한 배선접촉이 이루어질 수 있는 반도체장치 및 그 제조방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a semiconductor device and a method of manufacturing the same in which a uniform wiring contact can be made to each polysilicon film in a resistive layer having a multilayered laminated structure.
상기한 목적을 달성하기 위하여 본 발명에서는 소정의 반도체구조물 상부가 절연되어 그위에 폴리실리콘막과 절연막이 교대로 형성되어 다층으로 적층구조의 저항층이 형성되고, 상기 저항층과 상부배선패턴 사이에 절연층이 개재되어 배선패턴이 도전접촉된 반도체장치에 있어서, 상기 적층구조의 저항층 하부의 폴리실리콘막 단면이 콘택홀 내에 노출되도록 콘택홀이 깊이 형성되어 하부의 폴리실리콘막에 까지 상기 배선패턴이 도전접촉된 것을 특징으로 한다.In order to achieve the above object, in the present invention, a predetermined semiconductor structure is insulated from each other, and a polysilicon film and an insulating film are alternately formed thereon, thereby forming a multilayered resistive layer between the resistive layer and the upper wiring pattern. In a semiconductor device in which a wiring pattern is electrically conductively contacted through an insulating layer, a contact hole is deeply formed so that an end surface of the polysilicon film under the resistive layer of the multilayer structure is exposed in the contact hole, and the wiring pattern is extended to the lower polysilicon film. It is characterized in that the conductive contact.
또, 본 발명의 반도체장치의 제조방법의 일실시예는 소정의 반도체구조물 상부를 제1절연층으로 덮고 그 위에 폴리실리콘막과 절연막이 교대로 형성하여 다층으로 적층구조의 저항층을 형성하는 공정; 상기 적층구조의 저항층 상에 제2절연층을 형성하는 공정; 상기 제2절연층과 저항층을 사진식각하여 상기 다층 적층구조의 저항층 단면이 노출되도록 콘택홀을 형성하는 공정; 상부배선층을 침적하여 다층의 각 저항층을 도전접촉시키는 공정; 상기 배선층을 사진식각하여 배선패턴을 형성하는 공정을 구비하여 이루어진 것을 특징으로 한다.In addition, an embodiment of the manufacturing method of a semiconductor device of the present invention is a step of forming a resistive layer of a multilayer structure by covering an upper portion of a predetermined semiconductor structure with a first insulating layer and a polysilicon film and an insulating film are alternately formed thereon. ; Forming a second insulating layer on the resistive layer of the laminated structure; Photo-etching the second insulating layer and the resistive layer to form a contact hole to expose a cross section of the resistive layer of the multilayer stack structure; Depositing an upper wiring layer to conduct conductive contact with each of the multilayer resistive layers; And forming a wiring pattern by photolithography the wiring layer.
또한, 본 발명의 반도체장치의 제조방법의 다른 실시예는 소정의 반도체구조물 상부를 제1절연층으로 덮고 그 위에 폴리실리콘막과 절연막을 교대로 형성하여 다층으로 적층구조의 저항층을 형성하는 공정; 상기 저항층의 패턴을 형성할때 콘택홀이 형성될 부분의 저항층패턴이 절단되는 형태로 패턴형성하는 공정; 상기 적층구조의 저항층 상에 제2절연층을 형성하는 공정; 상기 저항층의 절단부분 면적보다 더 넓고, 상기 저항층의 절단영역을 포함할 수 있게 상단의 제2절연층을 식각하여 콘택홀을 형성하는 공정; 상부배선층을 침적하여 다층의 각 저항층을 도전접촉시키는 공정; 상기 배선층을 사진식각하여 배선패턴을 형성하는 공정을 구비하여 이루어진 것을 특징으로 한다.In addition, another embodiment of the manufacturing method of a semiconductor device of the present invention is a step of forming a resistive layer of a multilayer structure by covering an upper portion of a predetermined semiconductor structure with a first insulating layer and alternately forming a polysilicon film and an insulating film thereon. ; Forming a pattern in a form in which a resistance layer pattern of a portion where a contact hole is to be formed is cut when the pattern of the resistance layer is formed; Forming a second insulating layer on the resistive layer of the laminated structure; Forming a contact hole by etching a second insulating layer at an upper end thereof to be larger than an area of the cut portion of the resistive layer and to include a cut region of the resistive layer; Depositing an upper wiring layer to conduct conductive contact with each of the multilayer resistive layers; And forming a wiring pattern by photolithography the wiring layer.
상기한 구성에 의하면 다층의 적층구조로 형성된 각 폴리실리콘막의 콘택홀 내의 단면이 상부배선층과 균등하게 접촉할 수 있으므로 종래방법에서 유발되는 상부배선층과 하부 폴리실리콘막과의 절연현상이 개선된다.According to the above configuration, the cross section in each of the contact holes of the polysilicon film formed of the multilayered structure can be in uniform contact with the upper wiring layer, so that the insulation phenomenon between the upper wiring layer and the lower polysilicon film caused by the conventional method is improved.
이하, 첨부도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
제2도 및 제3도는 본 발명의 실시예의 평면도이고,2 and 3 are plan views of embodiments of the present invention,
제4도 및 제5도는 본 발명의 실시예로서 상기 제2도 및 제3도의 x-x' 방향의 반도체장치의 단면구조를 도시하고 있다.4 and 5 show cross-sectional structures of the semiconductor device in the x-x 'direction of FIGS. 2 and 3 as an embodiment of the present invention.
제4도 및 제5도를 참조하여 먼저 다층적층 구조의 저항층에 콘택홀을 통한 배선이 연결된 본 발명의 단면구조를 알아보면, 소정의 반도체구조물 상부가 절연층(35)으로 절연되고 그위에 폴리실리콘막(36)과 절연막(37), 예를들면 산화막 또는 질화막등이 교대로 형성되어 다층으로 적층구조의 저항층(31)이 형성되고, 상기 저항층(31)과 상부배선패턴(33) 사이에 제2절연층(32)이 개재되어 배선패턴(33)이 도전접촉된 반도체장치에 있어서, 상기 적층구조의 저항층(31) 하부의 폴리실리콘막 단면이 콘택홀 내에 노출되도록 콘택홀이 깊이 형성되어 하부의 폴리실리콘막에 까지 상기 배선패턴이 도전접촉되어 있다. 이와같은 본 발명의 상기한 구성에 의하면 다층의 적층구조로 형성된 각 폴리실리콘막의 콘택홀 내의 단면이 상부배선층과 균등하게 접촉될 수 있으므로 종래방법에서 유발되는 상부배선층과 하부 폴리실리콘막과의 절연현상이 개선할 수 있다.Referring to FIGS. 4 and 5, first, a cross-sectional structure of the present invention in which wiring through contact holes is connected to a resistive layer of a multilayer structure is described. An upper portion of a predetermined semiconductor structure is insulated with an insulating layer 35 and thereon. The polysilicon film 36 and the insulating film 37, for example, an oxide film or a nitride film, are alternately formed to form a multilayer resistive layer 31 in a multilayer structure, and the resistive layer 31 and the upper wiring pattern 33 are formed. In a semiconductor device in which a wiring pattern 33 is in conductive contact with a second insulating layer 32 interposed therebetween, a contact hole is formed such that a cross section of the polysilicon film under the resistive layer 31 of the stacked structure is exposed in the contact hole. This depth is formed so that the wiring pattern is in conductive contact with the lower polysilicon film. According to the above-described configuration of the present invention, the cross-section in the contact hole of each polysilicon film formed in a multi-layered laminated structure can be in uniform contact with the upper wiring layer, so that the insulation phenomenon between the upper wiring layer and the lower polysilicon film caused by the conventional method This can be improved.
상기한 본 발명의 반도체장치의 제조방법을 보면, 소정의 반도체구조물 상부에 산화막 또는 질화막등으로 제1절연층을 형성하고 그 위에 폴리실리콘막(36)과 절연막으로써 산화막 또는 질화막등을 교대로 적층하여 다층으로 적층구조의 저항층(31)을 형성하고, 상기 적층구조의 저항층(31) 상에 상부배선패턴(33)과의 절연을 위한 제2절연층(32)을 형성하고, 상기 제2절연층(32)과 저항층(31)을 사진식각하여 상기 다층의 적층구조를 갖는 저항층의 하부저항층의 단면이 내부에 노출되도록 콘택홀(34)을 형성시킨 다음, 상부배선층을 침적하여 다층의 각 저항층을 도전접촉시키고, 상기 배선층을 사진식각공정으로 패터닝하여 배선패턴(33)을 형성하여 이루어진다.According to the method of manufacturing the semiconductor device of the present invention, a first insulating layer is formed on the predetermined semiconductor structure by using an oxide film or a nitride film, and then an oxide film or a nitride film is alternately stacked by using the polysilicon film 36 and the insulating film thereon. To form a multi-layered resistive layer 31, a second insulating layer 32 for insulating the upper wiring pattern 33 on the resistive layer 31 of the laminated structure, and (2) Photo-etch the insulating layer 32 and the resistive layer 31 to form contact holes 34 so that the cross section of the lower resistive layer of the resistive layer having the multilayered structure is exposed therein, and then depositing the upper wiring layer. Each conductive layer is electrically conductively contacted, and the wiring layer is patterned by a photolithography process to form a wiring pattern 33.
또한, 상부배선층과 저항층과의 접촉면적을 더 넓히기 위하여 상기 콘택홀을 이루는 저항층의 콘택홀 면적보다 더 넓고, 상기 저항층의 콘택홀 영역을 포함할 수 있게 상단의 제2절연층을 식각시키는 공정이 더 추가될 수도 있다.In addition, in order to increase the contact area between the upper wiring layer and the resistive layer, the second insulating layer on the upper side of the resistive layer forming the contact hole is wider than the contact hole area of the resistive layer and may include the contact hole region of the resistive layer. May be further added.
따라서 상기한 본 발명의 방법에 의하면 다층의 적층구조로 형성된 각 폴리실리콘막의 콘택홀 내의 단면이 상부배선층과 균등하게 접촉할 수 있으므로 종래방법에서 유발되는 상부배선층과 하부 폴리실리콘막과의 절연현상을 개선하여 반도체장치의 전기적특성을 개선시킬 수 있다.Therefore, according to the method of the present invention as described above, the cross section in each of the contact holes of the polysilicon film formed in the multilayered structure can be in uniform contact with the upper wiring layer. Therefore, the insulation phenomenon between the upper wiring layer and the lower polysilicon film caused by the conventional method is avoided. By improving the electrical characteristics of the semiconductor device can be improved.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930000484A KR100247911B1 (en) | 1993-01-15 | 1993-01-15 | Semiconductor device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930000484A KR100247911B1 (en) | 1993-01-15 | 1993-01-15 | Semiconductor device and method of fabricating the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100247911B1 true KR100247911B1 (en) | 2000-03-15 |
Family
ID=19349679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930000484A KR100247911B1 (en) | 1993-01-15 | 1993-01-15 | Semiconductor device and method of fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100247911B1 (en) |
-
1993
- 1993-01-15 KR KR1019930000484A patent/KR100247911B1/en not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005142531A (en) | Semiconductor device mounted with metal insulator metal (mim) structure resistor | |
| KR950030342A (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| US20150162396A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP3677346B2 (en) | Semiconductor devices that can be controlled by field effects | |
| KR970063592A (en) | Semiconductor device having multilayer pad and method of manufacturing the same | |
| US20080090376A1 (en) | Method of fabricating semiconductor device | |
| JPH1197525A (en) | Semiconductor device and manufacture thereof | |
| KR100247911B1 (en) | Semiconductor device and method of fabricating the same | |
| JP2003258107A5 (en) | ||
| KR940003606B1 (en) | Semiconductor device | |
| KR920018889A (en) | Interlayer contact structure and method of semiconductor device | |
| JPS63240045A (en) | Semiconductor device | |
| US6445071B1 (en) | Semiconductor device having an improved multi-layer interconnection structure and manufacturing method thereof | |
| KR101159112B1 (en) | Variable capacitance capacitor and method for fabricating the same | |
| JPH0290668A (en) | Semiconductor device | |
| JP2005005647A (en) | Semiconductor device and its manufacturing method | |
| US6627936B2 (en) | Semiconductor device and method of producing the same | |
| KR100256799B1 (en) | Method of forming contact in semiconductor device | |
| JPH08195479A (en) | Semiconductor device and its manufacture | |
| JPH0652776B2 (en) | Method for manufacturing high resistance load using polysilicon spacer on side wall of oxide | |
| JPS6386455A (en) | Semiconductor device | |
| JPH05226475A (en) | Manufacture of semiconductor device | |
| JPS58225662A (en) | Semiconductor device | |
| JP3166153B2 (en) | Semiconductor device | |
| KR100246102B1 (en) | Method of forming upper metal line in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061128 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |