KR101159112B1 - Variable capacitance capacitor and method for fabricating the same - Google Patents
Variable capacitance capacitor and method for fabricating the same Download PDFInfo
- Publication number
- KR101159112B1 KR101159112B1 KR1020050032884A KR20050032884A KR101159112B1 KR 101159112 B1 KR101159112 B1 KR 101159112B1 KR 1020050032884 A KR1020050032884 A KR 1020050032884A KR 20050032884 A KR20050032884 A KR 20050032884A KR 101159112 B1 KR101159112 B1 KR 101159112B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- mim
- electrode pattern
- forming
- capacitor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims abstract description 17
- 239000011229 interlayer Substances 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000003698 laser cutting Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
- H01L27/0808—Varactor diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
- H01L29/93—Variable capacitance diodes, e.g. varactors
Abstract
본 발명은 하부구조물을 포함한 반도체 기판 상부에 제1 하부전극패턴을 형성하는 단계, 상기 제1 하부전극패턴 상에 제1 유전막을 형성하는 단계, 상기 제1 유전막 상에 제1 상부전극패턴을 형성하여 제1 MIM 패턴을 형성하는 단계, 상기 제1 MIM 패턴이 형성된 결과물 상에 층간절연막을 형성하는 단계, 상기 층간절연막을 식각하여 상기 제1 MIM 패턴의 상기 제1 하부전극패턴이 후속하여 형성될 제2 MIM 패턴의 제2 하부전극패턴과 연결되도록 하는 제1 콘택을 형성하고, 상기 제1 MIM 패턴의 상기 제1 상부전극패턴이 후속하여 형성될 제2 MIM 패턴의 제2 상부전극패턴과 연결되도록 하는 제2 콘택을 형성하는 단계, 상기 결과물 상에 제2 하부전극패턴, 제2 유전막 및 제2 상부전극패턴을 형성하여 상기 제1 및 제2 콘택을 통해서 상기 제1 MIM 패턴과 병렬로 연결되는 제2 MIM 패턴을 형성하는 단계, 및 필요에 따라 상기의 단계를 반복하여 수행한 후, 결과물 상에 트렌치 패턴을 형성하는 단계를 포함하는 가변 용량 캐패시터 제조 방법을 제공함으로써, 캐패시터의 용량을 손쉽게 가변시킬 수 있다.The method includes forming a first lower electrode pattern on a semiconductor substrate including a lower structure, forming a first dielectric layer on the first lower electrode pattern, forming a first upper electrode pattern on the first dielectric layer, Forming an interlayer insulating film on the resultant of the first MIM pattern; etching the interlayer insulating film so that the first lower electrode pattern of the first MIM pattern is formed subsequently The first upper electrode pattern of the first MIM pattern is connected to the second upper electrode pattern of the second MIM pattern to be formed subsequently, Forming a second lower electrode pattern, a second dielectric layer, and a second upper electrode pattern on the resultant, and connecting the first lower electrode pattern and the second upper electrode pattern in parallel with the first MIM pattern through the first and second contacts, Be Forming a second MIM pattern on the resultant structure, and repeating the above steps as necessary, and forming a trench pattern on the resultant structure, thereby making it possible to easily change the capacitance of the capacitor .
캐패시터, 가변용량, MIM, 병렬구조, 상부전극, 하부전극 Capacitor, variable capacitance, MIM, parallel structure, upper electrode, lower electrode
Description
도 1은 통상적으로 사용되는 MIM 패턴의 구조를 간략하게 도시한 단면도.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a cross-sectional view schematically showing the structure of a commonly used MIM pattern. Fig.
도 2는 본 발명의 일 실시예에 따른 가변 용량 캐패시터의 구조를 간략하게 도시한 단면도.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a variable capacitance capacitor.
* 도면의 주요 부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS
10: 반도체 기판 11: 제1 층간절연막10: semiconductor substrate 11: first interlayer insulating film
12: 제1 금속패턴(하부전극) 13: 유전막12: first metal pattern (lower electrode) 13: dielectric film
14: 제2 금속패턴(상부전극) 15: 제2 층간절연막14: second metal pattern (upper electrode) 15: second interlayer insulating film
16: 제1 콘택 17: 제2 콘택16: first contact 17: second contact
18: 금속배선18: metal wiring
본 발명은 반도체 소자 제조 기술에 관한 것으로 특히, 반도체 소자 제조 공정 중 가변 용량 캐패시터 제조 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing technique, and more particularly, to a technique of manufacturing a variable capacitance capacitor during a semiconductor device manufacturing process.
통상적으로, 반도체 소자는 모스(MOS: Metal Oxide Semiconductor) 구조, PN 접합 구조, 폴리실리콘-절연체-폴리실리콘(Polysilicon-Insulator-Polysilicon: PIP) 구조, 금속-절연체-금속(Metal Insulator Metal: MIM) 구조 등의 캐패시터를 사용한다.Typically, the semiconductor device includes a metal oxide semiconductor (MOS) structure, a PN junction structure, a polysilicon-insulator-polysilicon (PIP) structure, a metal insulator metal (MIM) Structure or the like is used.
이들 캐패시터 중에서 MIM 구조의 캐패시터는 반도체 장치의 고집적화에 의한 다층 배선 공정 중에 만들어지는 것으로서, 저저항의 전극 구조를 쉽게 실현할 수 있으며, 전압에 따른 캐패시턴스 변화율과 온도에 따른 캐패시턴스 변화율이 PIP 캐패시터보다 낮기 때문에 매우 양호한 전기적 특성을 나타낸다. 따라서, MIM 캐패시터는 정밀한 아날로그 소자에 주로 사용되고 있다.Of these capacitors, a capacitor having an MIM structure is formed in a multilayer wiring process by highly integrated semiconductor devices, and it is possible to easily realize a low resistance electrode structure. Since the rate of capacitance change according to the voltage and the rate of capacitance change according to temperature are lower than that of the PIP capacitor And exhibits very good electrical properties. Therefore, MIM capacitors are mainly used for precision analog devices.
그러나, 종래의 MIM 캐패시터는 MIM 패턴을 형성한 후에는 캐패시턴스 값이 고정되기 때문에 실제로는, 캐패시터 용량을 선택적으로 가변하여 사용할 수 없는 실정이다. 즉, 특정의 캐패시터 용량을 만들어서 사용하였고, 각각에 들어가는 MIM 용량의 차이가 발생할 경우에는 새로 MIM 패턴 사이즈를 조절하여 캐패시터 용량을 맞추었다. 따라서, MIM 캐패시터는 다층 배선 공정시 정전용량을 가변시키기 위해서 제품 자체의 설계 변경과 제조에 많은 시간이 소모되는 문제점이 있다.However, in the conventional MIM capacitor, since the capacitance value is fixed after forming the MIM pattern, the capacitor capacity can not be selectively used. That is, a specific capacitor capacity is created and used. When a difference in MIM capacitance occurs between the two capacitors, the capacitance of the capacitor is adjusted by adjusting the MIM pattern size. Therefore, there is a problem that the MIM capacitor consumes much time for the design change and manufacture of the product itself in order to vary the capacitance in the multilayer wiring process.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 캐패시터 용량을 손쉽게 가변시킬 수 있는 가변 용량 캐패시터 및 그 제조방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a variable capacitance capacitor and a method of manufacturing the same, which can easily change a capacitance of a capacitor.
상기의 목적을 달성하기 위해 본 발명은 다층의 캐패시터들; 상기 캐패시터들 사이에 개재된 층간절연막들; 상기 층간절연막을 관통하여 상기 캐패시터들을 병렬로 연결하는 콘택들; 최상층 상기 캐패시터를 덮는 최상층 층간절연막에 형성되어 상기 캐패시터들 사이를 선택적으로 컷팅(cutting)하기 위한 트렌치 패턴를 포함하는 가변 용량 캐패시터를 제공한다.
또한, 상기 목적을 달성하기 위한 다른 일 측면에 따른 본 발명은 하부구조물을 포함한 반도체 기판 상부에 제1 하부전극패턴을 형성하는 단계, 상기 제1 하부전극패턴 상에 제1 유전막을 형성하는 단계, 상기 제1 유전막 상에 제1 상부전극패턴을 형성하여 제1 MIM 패턴을 형성하는 단계, 상기 제1 MIM 패턴이 형성된 결과물 상에 층간절연막을 형성하는 단계, 상기 층간절연막을 식각하여 상기 제1 MIM 패턴의 상기 제1 하부전극패턴이 후속하여 형성될 제2 MIM 패턴의 제2 하부전극패턴과 연결되도록 하는 제1 콘택을 형성하고, 상기 제1 MIM 패턴의 상기 제1 상부전극패턴이 후속하여 형성될 제2 MIM 패턴의 제2 상부전극패턴과 연결되도록 하는 제2 콘택을 형성하는 단계, 상기 결과물 상에 제2 하부전극패턴, 제2 유전막 및 제2 상부전극패턴을 형성하여 상기 제1 및 제2 콘택을 통해서 상기 제1 MIM 패턴과 병렬로 연결되는 제2 MIM 패턴을 형성하는 단계, 및 필요에 따라 상기의 단계를 반복하여 수행한 후, 결과물 상에 트렌치 패턴을 형성하는 단계를 포함하는 가변 용량 캐패시터 제조 방법을 제공한다.According to an aspect of the present invention, there is provided a semiconductor device including: a plurality of layers of capacitors; Interlayer insulating films interposed between the capacitors; Contacts connecting the capacitors through the interlayer insulating film in parallel; And a trench pattern formed on an uppermost interlayer insulating film covering the capacitor to selectively cut between the capacitors.
According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, including forming a first lower electrode pattern on a semiconductor substrate including a lower structure, forming a first dielectric layer on the first lower electrode pattern, Forming a first MIM pattern by forming a first upper electrode pattern on the first dielectric layer, forming an interlayer insulating layer on the resultant structure having the first MIM pattern, etching the interlayer insulating layer, Wherein the first upper electrode pattern of the first MIM pattern is formed to be in contact with the second lower electrode pattern of the second MIM pattern to be formed subsequently, Forming a second contact to be connected to a second upper electrode pattern of a second MIM pattern to be formed, forming a second lower electrode pattern, a second dielectric layer, and a second upper electrode pattern on the resultant, Forming a second MIM pattern that is connected in parallel with the first MIM pattern through a second contact, and repeating the steps as needed to form a trench pattern on the resultant A method of manufacturing a variable capacitance capacitor is provided.
상술한 본 발명에 따르면, 가변 용량의 MIM 구조를 형성함으로써, 캐패시터 용량을 필요에 따라 가변하여 사용할 수 있으며, 소자마다 MIM 패턴을 달리 설계할 필요가 없다.According to the present invention described above, by forming the variable capacitance MIM structure, the capacitance of the capacitor can be varied as needed, and it is not necessary to design the MIM pattern differently for each element.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, in order to facilitate a person skilled in the art to easily carry out the technical idea of the present invention. do.
도 1은 통상적으로 사용되는 MIM 구조를 간략하게 도시한 단면도이다. 도 1을 참조하여 MIM 구조 형성 방법을 설명하면 다음과 같다.Figure 1 is a cross-sectional view of a conventional MIM structure. The MIM structure forming method will be described with reference to FIG.
먼저, 반도체 기판(10) 위에 하부 구조물로서 게이트 전극과 소스/드레인 영역을 구비하는 트랜지스터(도시되지 않음)를 형성한 후에, 상기 트랜지스터를 후속 공정시 형성될 상부 구조물들과 콘택홀을 제외한 모든 영역에서 절연시키기 위한 제1 층간절연막(11)을 형성한다.First, after a transistor (not shown) having a gate electrode and a source / drain region is formed as a lower structure on a
그 다음, 상기 제1 층간절연막(11) 위에 금속을 증착한 후 사진 및 식각 공정을 이용하여 제1 캐패시터의 하부전극으로 사용될 제1 금속패턴(12)을 형성하고 나서, 그 위에 유전막(13)을 형성한 후, 유전막(13) 위에 제1 캐패시터의 상부전극으로 사용될 제2 금속패턴(14)을 형성한다. 여기서, 제1 및 제2 금속패턴(12, 14)은 알루미늄, 구리 또는 그 합금으로 형성된다.Next, a metal is deposited on the first interlayer
그 다음, 결과물 상에 제2 층간절연막(15)을 형성한 후, 제2 층간절연막(15)을 식각하여 제1 금속패턴(12)의 상부 및 제2 금속패턴(14)의 상부가 일부 노출되도록 각각 제1 콘택(16) 및 제2 콘택(17)을 형성하여 후속 공정시 형성될 제2 캐패시터와 연결하기 위한 금속배선(18)을 형성한다.Then, after the second
도 2는 본 발명의 일 실시예에 따른 가변 용량 캐패시터의 단면도를 간략하 게 도시하고 있다. 도 2를 참조하여 본 발명의 일 실시예에 따른 가변 용량 캐패시터의 형성 방법을 설명하면 다음과 같다.FIG. 2 is a cross-sectional view of a variable capacitance capacitor according to an embodiment of the present invention. A method of forming a variable capacitance capacitor according to an embodiment of the present invention will now be described with reference to FIG.
먼저, 하부구조물을 포함한 실리콘 기판(20) 상부에 도 1에서 설명한 바와 같은 MIM 패턴 3개(제1 MIM 패턴(21), 제2 MIM 패턴(22) 및 제3 MIM 패턴(23))를 병렬로 적층한다. 이 때, 콘택을 통해서 제1 MIM 패턴(21)의 제1 하부전극(24)과 제2 MIM 패턴(23)의 제2 하부전극(27)이 연결되도록 형성하고, 제3 MIM 패턴(23)의 제3 하부전극(30) 또한 이들 하부전극(24, 27)과 연결되도록 형성한다. 마찬가지로, 콘택을 통해서 제1 MIM 패턴(21)의 제1 상부전극(26)과 제2 MIM 패턴(22)의 제2 상부전극(28)이 연결되도록 형성하고, 제3 MIM 패턴(23)의 제3 상부전극(32) 또한 이들 상부전극(26, 29)과 연결되도록 형성한다.First, three MIM patterns (the
다음으로, 3개의 MIM 패턴이 형성된 결과물을 식각하여 2개의 트렌치(trench) 패턴(a, b)을 형성한다. 여기서, MIM 패턴이 n개이면, 트렌치 패턴은 (n-1)개가 되도록 형성되며, 이 트렌치 패턴(a, b)을 이용함으로써 MIM 패턴을 가변할 수 있다.Next, the resultant in which the three MIM patterns are formed is etched to form two trench patterns (a, b). Here, if the MIM pattern is n, the number of the trench patterns is (n-1), and the MIM pattern can be varied by using the trench patterns (a, b).
다음으로, 각각의 MIM 패턴의 상부전극을 레이저로 커팅(cutting)을 진행하여 병렬 구조의 MIM 패턴들을 전부 또는 일부 사용할 수 있도록 한다.Next, the upper electrode of each MIM pattern is laser-cut so that all or a part of the parallel MIM patterns can be used.
이와 같은 단계를 거친 결과물의 전체적인 구조는 하부전극(A), 상부전극(B) 및 MIM 패턴을 가변할 수 있는 영역 즉, 트렌치 패턴 영역(C)으로 형성된다. 이때, 레이저 커팅 부위는 상부 MIM 패턴의 상부전극을 이용한다.The overall structure of the result obtained through such steps is formed of the lower electrode A, the upper electrode B, and the region where the MIM pattern can be varied, that is, the trench pattern region C. At this time, the laser cutting region uses the upper electrode of the upper MIM pattern.
전술한 바와 같은 본 발명의 일 실시예에 따르면, 상위의 MIM 패턴의 상부전 극을 이용하여 하부 MIM 패턴의 사용가능 여부를 결정할 수 있다. 즉, 캐패시터의 용량을 가변시킬 수가 있다. 또한, 상기의 트렌치 패턴(a, b)을 형성한 후, 하부 금속배선층 위에 잔류 산화막을 1000 내지 11000Å 두께로 잔류시키면, 레이저 커팅시 금속배선의 파편으로부터 소자를 보호하고 레이저 커팅이 잘 되게 된다.According to an embodiment of the present invention as described above, it is possible to determine whether the lower MIM pattern can be used by using the upper electrode of the upper MIM pattern. That is, the capacitance of the capacitor can be varied. Further, if the remaining oxide film is left to have a thickness of 1000 to 11000 Å on the lower metal interconnection layer after forming the trench patterns (a, b), the element is protected from the fragment of the metal wiring during the laser cutting and the laser cutting is performed well.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Will be apparent to those of ordinary skill in the art.
전술한 본 발명은, 가변 용량의 MIM 구조를 형성함으로써, 캐패시터 용량을 필요에 따라 가변하여 사용할 수 있으며, 소자마다 MIM 패턴을 달리 설계할 필요가 없으므로 정전용량을 가변시키기 위한 제품의 설계 변경 및 이에 따른 제조 시간을 단축시킬 수 있다.The present invention described above can form a variable capacitance MIM structure so that it is possible to use the capacitor capacity as needed and it is not necessary to design the MIM pattern for each element differently, The manufacturing time can be shortened.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050032884A KR101159112B1 (en) | 2005-04-20 | 2005-04-20 | Variable capacitance capacitor and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050032884A KR101159112B1 (en) | 2005-04-20 | 2005-04-20 | Variable capacitance capacitor and method for fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060110551A KR20060110551A (en) | 2006-10-25 |
| KR101159112B1 true KR101159112B1 (en) | 2012-06-25 |
Family
ID=37616330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050032884A KR101159112B1 (en) | 2005-04-20 | 2005-04-20 | Variable capacitance capacitor and method for fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101159112B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100852210B1 (en) | 2007-04-26 | 2008-08-13 | 삼성전자주식회사 | Capacitor unit and method of forming the same |
| US9275986B2 (en) * | 2013-11-14 | 2016-03-01 | Infineon Technologies Ag | Transistor and tunable inductance |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08102428A (en) * | 1994-07-15 | 1996-04-16 | Plessey Semiconductors Ltd | Trimmable capacitor |
| KR19990024542A (en) * | 1997-09-04 | 1999-04-06 | 윤종용 | Variable Capacitors and Manufacturing Method Thereof |
| KR20040043888A (en) * | 2002-11-20 | 2004-05-27 | 주식회사 하이닉스반도체 | Method for forming MIM capacitor having multi-layer parallel inverse structure |
-
2005
- 2005-04-20 KR KR1020050032884A patent/KR101159112B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08102428A (en) * | 1994-07-15 | 1996-04-16 | Plessey Semiconductors Ltd | Trimmable capacitor |
| KR19990024542A (en) * | 1997-09-04 | 1999-04-06 | 윤종용 | Variable Capacitors and Manufacturing Method Thereof |
| KR20040043888A (en) * | 2002-11-20 | 2004-05-27 | 주식회사 하이닉스반도체 | Method for forming MIM capacitor having multi-layer parallel inverse structure |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060110551A (en) | 2006-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100902581B1 (en) | Stack capacitor in semiconductor device and the Method for forming the same | |
| US20070155147A1 (en) | Semiconductor device and method for fabricating the same | |
| US20080054329A1 (en) | Semiconductor device and method of fabricating the same | |
| JP2011139092A (en) | Integrated circuit capacitor structure | |
| KR20070018639A (en) | Semiconducotr devices having a metal-insulator-metal capacitor and methods of fabricating the same | |
| KR100652298B1 (en) | Method for fabricating mim capacitor in a semiconductor device | |
| US20090115023A1 (en) | Capacitor of semiconductor device and method for manufacturing the same | |
| KR101159112B1 (en) | Variable capacitance capacitor and method for fabricating the same | |
| KR100526867B1 (en) | Capacitor and manufacturing method thereof | |
| KR100644526B1 (en) | Method of fabricating embossing-typed capacitor | |
| KR20100079081A (en) | Mim capacitor and method for manufacturing the capacitor | |
| KR20040019833A (en) | Capacitor | |
| KR100724249B1 (en) | Method for fabricating semiconductor device | |
| KR100480895B1 (en) | Method for forming MIM capacitor having multi-layer parallel inverse structure | |
| KR100641983B1 (en) | Metal-insulator-metal capacitor having dual damascene structure and method of fabricating the same | |
| KR100947923B1 (en) | Capacitor for semiconductor device and method for fabricating the same | |
| KR20070075017A (en) | Semiconductor device including metal insulator metal capacitor and fabrication method for the same | |
| KR20070052484A (en) | Mim capacitor and method for forming the same | |
| KR100475730B1 (en) | Variable Capacitors and Manufacturing Methods | |
| KR101044612B1 (en) | Method of manufacturing a semiconductor device | |
| KR20060078672A (en) | Semiconductor device and method for forming the same | |
| KR20100059276A (en) | Manufacturing method of polysilicon-insulator-polysilicon capacitor for semiconductor device | |
| KR101057753B1 (en) | Method of manufacturing semiconductor device | |
| KR20090119168A (en) | Method of manufacturing a capacitor of a semiconductor device | |
| KR100569571B1 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150518 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160518 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170529 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180517 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190516 Year of fee payment: 8 |