KR100462777B1 - Alternative-current plasma display panel - Google Patents
Alternative-current plasma display panel Download PDFInfo
- Publication number
- KR100462777B1 KR100462777B1 KR10-2000-0005729A KR20000005729A KR100462777B1 KR 100462777 B1 KR100462777 B1 KR 100462777B1 KR 20000005729 A KR20000005729 A KR 20000005729A KR 100462777 B1 KR100462777 B1 KR 100462777B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode lines
- display panel
- plasma display
- address electrode
- layer
- Prior art date
Links
Classifications
-
- A—HUMAN NECESSITIES
- A43—FOOTWEAR
- A43C—FASTENINGS OR ATTACHMENTS OF FOOTWEAR; LACES IN GENERAL
- A43C15/00—Non-skid devices or attachments
- A43C15/06—Ice-gripping devices or attachments, e.g. ice-spurs, ice-cleats, ice-creepers, crampons; Climbing devices or attachments, e.g. mountain climbing irons
Landscapes
- Gas-Filled Discharge Tubes (AREA)
Abstract
본 발명에 따른 교류 플라즈마 디스플레이 패널에는, 뒤쪽 기판의 앞면에 어드레스 전극 라인들이 형성되고, 뒤쪽 기판과 대향 이격된 앞쪽 기판의 뒷면에 X 전극 라인들 및 Y 전극 라인들이 서로 평행하게 형성되며, 어드레스 전극 라인들의 앞에 유전층이 형성되고, 유전층의 앞에 각 어드레스 전극 라인과 대응되도록 형광층이 형성되며, 어드레스 전극 라인들이 X 전극 라인들과 Y 전극 라인들에 대하여 직교하게 정렬되어, 각 교차점에 상응하는 방전-셀이 규정된다. 여기서, 유전층과 형광층 사이에 각 어드레스 전극 라인과 대응되도록 도전층이 형성된다.In the AC plasma display panel according to the present invention, address electrode lines are formed on a front surface of a rear substrate, and X electrode lines and Y electrode lines are formed parallel to each other on a rear surface of a front substrate spaced apart from the rear substrate. A dielectric layer is formed in front of the lines, and a fluorescent layer is formed in front of the dielectric layer so as to correspond to each address electrode line, and the address electrode lines are orthogonally aligned with respect to the X electrode lines and the Y electrode lines, so that the discharge corresponding to each intersection point. The cell is specified. Here, a conductive layer is formed between the dielectric layer and the fluorescent layer so as to correspond to each address electrode line.
Description
본 발명은, 교류 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는, 3-전극 면방전 방식의 교류 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to an alternating current plasma display panel, and more particularly, to an alternating current plasma display panel of a three-electrode surface discharge method.
도 1은 일반적인 3-전극 면방전 방식의 교류 플라즈마 디스플레이 패널의 구조를 보여준다. 도 2는 도 1의 플라즈마 디스플레이 패널의 전극 라인 패턴을 보여준다. 도 3은 도 1의 패널의 한 방전-셀의 예를 보여준다. 도면들을 참조하면, 일반적인 면방전 플라즈마 디스플레이 패널(1)의 앞면 및 뒷면 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(A1, A2, ..., Am-1, Am), 유전층(11, 15), Y 전극 라인들(Y1, ..., Yn), X 전극 라인들(X1, ..., Xn), 형광층(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.Figure 1 shows the structure of a conventional three-electrode surface discharge AC plasma display panel. 2 illustrates an electrode line pattern of the plasma display panel of FIG. 1. 3 shows an example of one discharge-cell of the panel of FIG. 1. Referring to the drawings, between the front and rear glass substrates 10 and 13 of the general surface discharge plasma display panel 1, address electrode lines A 1 , A 2 ,..., Am −1 , Am Dielectric layers 11 and 15, Y electrode lines Y 1 , Yn, X electrode lines X 1 , Xn, fluorescent layer 16, barrier 17 and protection The magnesium monoxide (MgO) layer 12 as a layer is provided.
어드레스 전극 라인들(A1, A2, ..., Am-1, Am)은 뒷면 글라스 기판(13)의 앞면에 일정한 패턴으로 형성된다. 하부 유전층(15)은 어드레스 전극 라인들(A1, A2,..., Am-1, Am)의 앞에 전면(全面) 형성된다. 하부 유전층(15)의 앞면에는 격벽(17)들이 어드레스 전극 라인들(A1, A2, ..., Am-1, Am)과 평행하게 형성된다. 이 격벽(17)들은 각 방전-셀의 방전 영역을 구획하고 각 방전-셀 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은 격벽(17)들 사이에 형성된다.The address electrode lines A 1 , A 2 ,..., Am −1 , Am are formed in a predetermined pattern on the front surface of the rear glass substrate 13. The lower dielectric layer 15 is formed entirely in front of the address electrode lines A 1 , A 2 ,..., Am −1 , Am. On the front surface of the lower dielectric layer 15, barrier ribs 17 are formed in parallel with the address electrode lines A 1 , A 2 ,..., Am −1 , Am. These partitions 17 function to partition the discharge area of each discharge-cell and to prevent optical cross talk between each discharge-cell. The fluorescent layer 16 is formed between the partition walls 17.
X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)은 어드레스 전극 라인들(A1, ..., Am)과 직교되도록 앞면 글라스 기판(10)의 뒷면에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 방전-셀을 규정한다. 각 X 전극 라인(X1, ..., Xn)과 각 Y 전극 라인(Y1, ..., Yn)은 투명한 도전성 재질의 ITO(Indium Tin Oxide) 전극 라인(도 3의 Xna, Yna)과 금속 재질의 버스 전극 라인(도 3의 Xnb, Ynb)이 결합되어 형성된다. 상부 유전층(11)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)의 뒤에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 일산화마그네슘(MgO)층(12)은 상부 유전층(11)의 뒷면에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.The X electrode lines (X 1 , ..., Xn) and the Y electrode lines (Y 1 , ..., Yn) are front glass substrates to be orthogonal to the address electrode lines (A 1 , ..., Am). 10 is formed in a constant pattern on the back side. Each intersection defines a corresponding discharge-cell. Each X electrode line (X 1 , ..., Xn) and each Y electrode line (Y 1 , ..., Yn) is an indium tin oxide (ITO) electrode line (Xna, Yna of FIG. 3) of a transparent conductive material. And a bus electrode line (Xnb, Ynb of FIG. 3) made of metal are combined. The upper dielectric layer 11 is formed by applying the entire surface behind the X electrode lines X 1 ,..., Xn and the Y electrode lines Y 1 ,..., Yn. A magnesium monoxide (MgO) layer 12 for protecting the panel 1 from a strong electric field is formed by applying the entire surface to the back side of the upper dielectric layer 11. The plasma forming gas is sealed in the discharge space 14.
이와 같은 플라즈마 디스플레이 패널에 기본적으로 적용되는 구동 방식은, 리셋, 어드레스 및 유지방전 단계가 단위 서브필드에서 순차적으로 수행되게 하는 방식이다. 리셋 단계에서는 이전(以前) 서브필드에서의 잔여 벽전하들이 소거되고 공간 전하들이 고르게 생성되도록 구동한다. 어드레스 단계에서는 선택된 방전-셀들에서 벽전하들이 형성되도록 구동한다. 그리고 유지방전 단계에서는 어드레싱 방전 단계에서 벽전하들이 형성된 방전-셀들에서 빛이 발생되도록 구동한다. 즉, X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn) 사이에 상대적으로 높은 전압의 교류 펄스를 인가하면, 벽전하들이 형성된 방전-셀들에서 면 방전을 일으킨다. 이때, 가스층에서 플라즈마가 형성되고, 그 자외선 방사에 의하여 형광층(16)이 여기되어 빛이 발생된다.The driving method basically applied to the plasma display panel is a method in which the reset, address, and sustain discharge steps are sequentially performed in the unit subfield. In the reset step, the residual wall charges in the previous subfield are erased and driven so that the space charges are generated evenly. In the addressing step, the wall charges are driven to form in the selected discharge-cells. In the sustain discharge step, light is driven in discharge-cells in which wall charges are formed in the addressing discharge step. That is, when an alternating current pulse having a relatively high voltage is applied between the X electrode lines (X 1 , ..., Xn) and the Y electrode lines (Y 1 , ..., Yn), the wall charges are formed. It causes surface discharge in the cells. At this time, a plasma is formed in the gas layer, and the fluorescent layer 16 is excited by the ultraviolet radiation to generate light.
위와 같은 플라즈마 디스플레이 패널(1)에 있어서, 종래에는, X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)이 모두 직육면체의 형상으로 형성되어 있다.In the plasma display panel 1 as described above, conventionally, the X electrode lines X 1 , ..., Xn and the Y electrode lines Y 1 , ..., Yn are all formed in the shape of a rectangular parallelepiped. It is.
도 4는 종래의 교류 플라즈마 디스플레이 패널의 뒷면 조립체를 보여준다. 도 4에서 도 1과 동일한 참조부호는 동일한 기능의 부재를 가리킨다. 도 4를 참조하면, 어드레스 전극 라인들(A1, ..., Am)의 앞에 유전층(15)이 형성되며, 유전층(15)의 앞면에 각 어드레스 전극 라인(A1, ..., Am)과 대응되도록 형광층(16)이 형성된다.4 shows a rear assembly of a conventional AC plasma display panel. In FIG. 4, the same reference numerals as used in FIG. 1 indicate the absence of the same function. 4, the address electrode lines (A 1, ..., Am) in front dielectric layer 15 is formed, each of the address electrode lines on the front side of the dielectric layer 15 (A 1, a ..., Am ) And a fluorescent layer 16 is formed to correspond to.
플라즈마 디스플레이 패널의 제조 과정에 있어서, 형광층(16)의 전기적 성능을 각 위치와 관계없이 균일하게 하기란 거의 불가능하다. 따라서, 도 4와 같은 단순한 뒷면 조립체의 구조에 의하면, 교류 플라즈마 표시 패널(도 1의 1)이 구동될 때에 형광층(16)에 쌓이는 전하들의 분포 상태가 각 위치 별로 불균일해진다. 이와 같은 현상은, 어드레스 전극 라인들(A1, ..., Am)이 접지 전위가 아닌 동안에더욱 심화된다. 왜냐하면, 어드레스 전극 라인들(A1, ..., Am)에 인가되는 전위가 형광층(16)에 의하여 각 위치 별로 불균일해지기 때문이다.In the manufacturing process of the plasma display panel, it is almost impossible to make the electrical performance of the fluorescent layer 16 uniform regardless of each position. Therefore, according to the structure of the simple rear assembly as shown in FIG. 4, the distribution state of charges accumulated in the fluorescent layer 16 when the AC plasma display panel (1 in FIG. 1) is driven becomes uneven for each position. This phenomenon is further exacerbated while the address electrode lines A 1 , ..., Am are not at the ground potential. This is because the potential applied to the address electrode lines A 1 ,..., Am is uneven at each position by the fluorescent layer 16.
위와 같은 관계로 인하여, 종래의 교류 플라즈마 표시 패널에 의하면, 그 방전 성능이 각 위치 별로 불균일하여 화면상의 화질의 균일도가 낮아진다.Due to the above relationship, according to the conventional AC plasma display panel, its discharge performance is uneven for each position, resulting in lower uniformity of image quality on the screen.
본 발명의 목적은, 화면 전체에 대하여 균일한 방전 성능을 가짐으로써 화면상의 화질의 균일도를 높일 수 있는 교류 플라즈마 디스플레이 패널을 제공하는 것이다.An object of the present invention is to provide an AC plasma display panel which can increase the uniformity of image quality on a screen by having uniform discharge performance over the entire screen.
도 1은 일반적인 3-전극 면방전 방식의 교류 플라즈마 디스플레이 패널을 보여주는 내부 사시도이다.1 is a perspective view showing an internal plasma display panel of a three-electrode surface discharge method.
도 2는 도 1의 플라즈마 디스플레이 패널의 전극 라인 패턴도이다.FIG. 2 is an electrode line pattern diagram of the plasma display panel of FIG. 1.
도 3은 도 1의 패널의 한 방전-셀을 보여주는 단면도이다.3 is a cross-sectional view showing one discharge-cell of the panel of FIG. 1.
도 4는 종래의 교류 플라즈마 디스플레이 패널의 뒷면 조립체를 보여주는 사시도이다.4 is a perspective view illustrating a rear assembly of a conventional AC plasma display panel.
도 5는 본 발명에 따른 3-전극 면방전 방식의 교류 플라즈마 디스플레이 패널의 뒷면 조립체를 보여주는 사시도이다.Figure 5 is a perspective view showing a back assembly of the three-electrode surface discharge AC plasma display panel according to the present invention.
도 6은 도 5의 뒷면 조립체의 제조 공정을 보여주는 측면도이다.FIG. 6 is a side view illustrating a manufacturing process of the rear assembly of FIG. 5.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
1...플라즈마 디스플레이 패널, 10...앞면 글라스 기판,1 ... plasma display panel, 10 ... front glass substrate,
11, 15...유전층, 12...일산화마그네슘층,11, 15 dielectric layer, 12 magnesium monoxide layer,
13...뒷면 글라스 기판, 14...방전 공간,13 back glass substrate, 14 discharge space,
16...형광층, 17...격벽,16 fluorescent layers, 17 bulkheads,
161...도전층,161 ...
X1, ..., Xn...X 전극 라인,X 1 , ..., Xn ... X electrode line,
Y1, ..., Yn...Y 전극 라인,Y 1 , ..., Yn ... Y electrode line,
A1, A2, ..., Am-1, Am...어드레스 전극 라인,A 1 , A 2 , ..., Am -1 , Am ... address electrode line,
Xna, Yna...ITO 전극 라인,Xna, Yna ... ITO electrode line,
Xnb, Ynb...버스 전극 라인.Xnb, Ynb ... bus electrode line.
상기 목적을 이루기 위한 본 발명의 교류 플라즈마 디스플레이 패널에는, 뒤쪽 기판의 앞면에 어드레스 전극 라인들이 형성되고, 상기 뒤쪽 기판과 대향 이격된 앞쪽 기판의 뒷면에 X 전극 라인들 및 Y 전극 라인들이 서로 평행하게 형성되며, 상기 어드레스 전극 라인들의 앞에 유전층이 형성되고, 상기 유전층의 앞에 상기 각 어드레스 전극 라인과 대응되도록 형광층이 형성되며, 상기 어드레스 전극 라인들이 상기 X 전극 라인들과 상기 Y 전극 라인들에 대하여 직교하게 정렬되어, 각 교차점에 상응하는 방전-셀이 규정된다. 여기서, 상기 유전층과 상기 형광층 사이에 상기 각 어드레스 전극 라인과 대응되도록 도전층이 형성된다.In the AC plasma display panel of the present invention for achieving the above object, address electrode lines are formed on the front surface of the rear substrate, and X electrode lines and Y electrode lines are parallel to each other on the rear surface of the front substrate spaced apart from the rear substrate. A dielectric layer is formed in front of the address electrode lines, and a fluorescent layer is formed in front of the dielectric layer so as to correspond to each of the address electrode lines, and the address electrode lines are formed with respect to the X electrode lines and the Y electrode lines. Orthogonally aligned, a discharge-cell corresponding to each intersection is defined. Here, a conductive layer is formed between the dielectric layer and the fluorescent layer to correspond to each of the address electrode lines.
이에 따라, 상기 형광층의 전기적 성능을 각 위치와 관계없이 균일하게 할 수 있다. 즉, 상기 교류 플라즈마 표시 패널이 구동될 때에 상기 형광층에 쌓이는 전하들의 분포 상태가 각 위치 별로 균일해지므로, 그 방전 성능이 각 위치 별로균일하여 화면상의 화질의 균일도가 높아진다.Thereby, the electrical performance of the said fluorescent layer can be made uniform regardless of each position. That is, since the distribution state of charges accumulated in the fluorescent layer when the AC plasma display panel is driven becomes uniform for each position, the discharge performance is uniform for each position, thereby increasing the uniformity of image quality on the screen.
바람직하게는, 상기 도전층의 성분이 크롬, 은, 티타늄 및 알루미늄 중에서 적어도 어느 하나를 포함한다. 이들의 가시광에 대한 반사율은 90 퍼센트(%) 이상이므로, 상기 교류 플라즈마 표시 패널의 휘도가 높아진다.Preferably, the component of the conductive layer comprises at least one of chromium, silver, titanium and aluminum. Since the reflectance with respect to visible light is more than 90 percent (%), the brightness | luminance of the said AC plasma display panel becomes high.
이하, 본 발명에 따른 바람직한 실시예가 상세히 설명된다.Hereinafter, preferred embodiments according to the present invention will be described in detail.
도 5는 본 발명에 따른 3-전극 면방전 방식의 교류 플라즈마 디스플레이 패널의 뒷면 조립체를 보여준다. 도 5에서 도 1과 동일한 참조부호는 동일한 기능의 부재를 가리킨다. 도 5를 참조하면, 뒤쪽 기판(13)의 앞면에 어드레스 전극 라인들(A1, ..., Am)이 형성되고, 이 어드레스 전극 라인들(A1, ..., Am)의 앞에 유전층(15)이 형성되며, 유전층(15)의 앞면에 각 어드레스 전극 라인(A1, ..., Am)과 대응되도록 형광층(16)이 형성된다. 여기서, 유전층(15)과 형광층(16) 사이에 각 어드레스 전극 라인(A1, ..., Am)과 대응되도록 도전층(161)이 형성된다.5 shows a rear assembly of the three-electrode surface discharge type AC plasma display panel according to the present invention. In FIG. 5, the same reference numerals as used in FIG. 1 indicate the absence of the same function. Referring to FIG. 5, address electrode lines A 1 , ..., Am are formed on a front surface of a rear substrate 13, and a dielectric layer is formed in front of the address electrode lines A 1 , ..., Am. 15 is formed, and the fluorescent layer 16 is formed on the front surface of the dielectric layer 15 so as to correspond to each of the address electrode lines A 1 , ..., Am. Here, the conductive layer 161 is formed between the dielectric layer 15 and the fluorescent layer 16 so as to correspond to each address electrode line A 1 ,..., Am.
이에 따라, 형광층(16)의 전기적 성능을 각 위치와 관계없이 균일하게 할 수 있다. 즉, 본 발명에 따른 교류 플라즈마 표시 패널이 구동될 때에 형광층(16)에 쌓이는 전하들의 분포 상태가 각 위치 별로 균일해진다. 특히, 어드레스 전극 라인들(A1, ..., Am)이 접지 전위가 아닌 동안에도 어드레스 전극 라인들(A1, ..., Am)에 인가되는 전위가 형광층(16)에 의하여 각 위치 별로 불균일해지는 현상을 방지할 수 있다. 이에 따라, 본 발명에 따른 교류 플라즈마 표시 패널의 방전 성능이 각 위치 별로 균일하여 화면상의 화질의 균일도가 높아진다.Thereby, the electrical performance of the fluorescent layer 16 can be made uniform regardless of each position. That is, when the AC plasma display panel according to the present invention is driven, the distribution state of charges accumulated in the fluorescent layer 16 becomes uniform for each position. In particular, the address electrode lines (A 1, ..., Am) each by the fluorescent layer 16, the potential applied to the even address electrode lines during the non-ground potential (A 1, ..., Am) The phenomenon of non-uniformity can be prevented for each position. Accordingly, the discharge performance of the AC plasma display panel according to the present invention is uniform for each position, thereby increasing the uniformity of image quality on the screen.
도 6은 도 5의 뒷면 조립체의 제조 공정을 보여준다.6 shows a manufacturing process of the back assembly of FIG.
도 6을 참조하면, 제1 공정에서 뒤쪽 기판(13)의 앞면에 어드레스 전극 라인들(A1, ..., Am)이 형성된다. 제2 공정에서는, 어드레스 전극 라인들(A1, ..., Am)의 앞에 유전층(15)이 형성된다.Referring to FIG. 6, address electrode lines A 1 ,... Am are formed on the front surface of the rear substrate 13 in the first process. In the second process, the dielectric layer 15 is formed in front of the address electrode lines A 1 , ..., Am.
제3 공정에서는, 유전층(15)의 앞면에 어드레스 전극 라인들(A1, ..., Am)과 대응되도록 도전층(161)이 형성된다. 도전층(161)의 성분은 크롬, 은, 티타늄 및 알루미늄 중에서 적어도 어느 하나를 포함한다. 이들의 가시광에 대한 반사율은 90 퍼센트(%) 이상이므로, 본 발명에 따른 교류 플라즈마 표시 패널의 휘도가 높아진다.In the third process, the conductive layer 161 is formed on the front surface of the dielectric layer 15 so as to correspond to the address electrode lines A 1 ,..., Am. The component of the conductive layer 161 includes at least one of chromium, silver, titanium, and aluminum. Since the reflectance with respect to visible light is more than 90 percent (%), the brightness | luminance of the AC plasma display panel which concerns on this invention becomes high.
제4 공정에서는, 각 도전층(161)의 사이에서 격벽(17)들이 어드레스 전극 라인들(A1, A2, ..., Am-1, Am)과 평행하게 형성된다. 그리고 제5 공정에서는, 격벽(17) 사이의 각 도전층(161)의 앞에 형광층(16)이 형성된다.In the fourth process, the partition walls 17 are formed in parallel with the address electrode lines A 1 , A 2 ,..., Am −1 , Am between the conductive layers 161. In the fifth step, the fluorescent layer 16 is formed in front of each conductive layer 161 between the partition walls 17.
이상 설명된 바와 같이, 본 발명에 따른 교류 플라즈마 디스플레이 패널에 의하면, 유전층과 형광층 사이에 각 어드레스 전극 라인과 대응되도록 도전층이 형성되므로, 형광층의 전기적 성능이 각 위치와 관계없이 균일해질 수 있다. 즉, 본 발명에 따른 교류 플라즈마 표시 패널이 구동될 때에 형광층에 쌓이는 전하들의 분포 상태가 각 위치 별로 균일해진다. 특히, 어드레스 전극 라인들이 접지 전위가 아닌 동안에도 어드레스 전극 라인들에 인가되는 전위가 형광층에 의하여 각 위치별로 불균일해지는 현상을 방지할 수 있다. 이에 따라, 본 발명에 따른 교류 플라즈마 표시 패널의 방전 성능이 각 위치 별로 균일하여 화면상의 화질의 균일도가 높아진다.As described above, according to the AC plasma display panel according to the present invention, since the conductive layer is formed between the dielectric layer and the fluorescent layer to correspond to each address electrode line, the electrical performance of the fluorescent layer can be made uniform regardless of each position. have. That is, when the AC plasma display panel according to the present invention is driven, the distribution state of charges accumulated in the fluorescent layer becomes uniform for each position. In particular, it is possible to prevent a phenomenon in which the potential applied to the address electrode lines is uneven for each position by the fluorescent layer while the address electrode lines are not the ground potential. Accordingly, the discharge performance of the AC plasma display panel according to the present invention is uniform for each position, thereby increasing the uniformity of image quality on the screen.
본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.The present invention is not limited to the above embodiments, but may be modified and improved by those skilled in the art within the spirit and scope of the invention as defined in the claims.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0005729A KR100462777B1 (en) | 2000-02-08 | 2000-02-08 | Alternative-current plasma display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0005729A KR100462777B1 (en) | 2000-02-08 | 2000-02-08 | Alternative-current plasma display panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010077725A KR20010077725A (en) | 2001-08-20 |
| KR100462777B1 true KR100462777B1 (en) | 2004-12-20 |
Family
ID=19644602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0005729A KR100462777B1 (en) | 2000-02-08 | 2000-02-08 | Alternative-current plasma display panel |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100462777B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100508241B1 (en) * | 2003-03-26 | 2005-08-17 | 엘지전자 주식회사 | Plasma display panel and method of fabricating the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06243787A (en) * | 1993-02-12 | 1994-09-02 | Mitsubishi Electric Corp | Gas discharge display device |
| KR19980068667A (en) * | 1997-02-21 | 1998-10-26 | 구자홍 | Plasma Display Panel (PDP) |
| KR19990054290A (en) * | 1997-12-26 | 1999-07-15 | 김영환 | Plasma display panel |
| KR20010047133A (en) * | 1999-11-18 | 2001-06-15 | 구자홍 | Radio Frequency Plasma Display Panel |
-
2000
- 2000-02-08 KR KR10-2000-0005729A patent/KR100462777B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06243787A (en) * | 1993-02-12 | 1994-09-02 | Mitsubishi Electric Corp | Gas discharge display device |
| KR19980068667A (en) * | 1997-02-21 | 1998-10-26 | 구자홍 | Plasma Display Panel (PDP) |
| KR19990054290A (en) * | 1997-12-26 | 1999-07-15 | 김영환 | Plasma display panel |
| KR20010047133A (en) * | 1999-11-18 | 2001-06-15 | 구자홍 | Radio Frequency Plasma Display Panel |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010077725A (en) | 2001-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100304906B1 (en) | Plasma Display Panel having Floating electrode | |
| US7235924B2 (en) | Plasma display panel | |
| KR20010010400A (en) | Altanative-current plasma display panel | |
| KR20030035967A (en) | Driving method of AC-type plasma display panel | |
| KR100462777B1 (en) | Alternative-current plasma display panel | |
| US6727870B1 (en) | Electrode structure of plasma display panel and method of driving sustaining electrode in the plasma display panel | |
| JP3644789B2 (en) | Plasma display panel and driving method thereof | |
| US6380677B1 (en) | Plasma display panel electrode | |
| KR100366091B1 (en) | Plasma display panel having assistance electrode for reset, and drive method therefor | |
| US7692385B2 (en) | Plasma display panel with enhanced discharge efficiency and luminance | |
| KR100327352B1 (en) | Plasma Display Panel | |
| KR100590104B1 (en) | Plasma display panel | |
| KR100416088B1 (en) | Plasma display panel | |
| KR100237214B1 (en) | Plasma display panel and manufacturing method thereof | |
| KR100637142B1 (en) | Plasma display panel | |
| KR100246224B1 (en) | Ac plasma display panel | |
| KR20000009188A (en) | Plasma display panel | |
| KR100426193B1 (en) | Plasma Display Panel | |
| KR100453161B1 (en) | Plasma Display Panel and Driving Method Thereof and Fabricating Method of lower Plate Thereof | |
| KR100269396B1 (en) | Color plasma display panel | |
| JP3764897B2 (en) | Driving method of plasma display panel | |
| KR100537624B1 (en) | Method for operating four-electrode discharge display panel | |
| KR100487000B1 (en) | Plasma display panel | |
| KR20010046247A (en) | Method for driving plasma display panel | |
| KR100462779B1 (en) | Method for addressing to a plasma display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081127 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |