KR100269396B1 - Color plasma display panel - Google Patents

Color plasma display panel Download PDF

Info

Publication number
KR100269396B1
KR100269396B1 KR1019980038508A KR19980038508A KR100269396B1 KR 100269396 B1 KR100269396 B1 KR 100269396B1 KR 1019980038508 A KR1019980038508 A KR 1019980038508A KR 19980038508 A KR19980038508 A KR 19980038508A KR 100269396 B1 KR100269396 B1 KR 100269396B1
Authority
KR
South Korea
Prior art keywords
electrode
dielectric layer
display panel
plasma display
lower electrode
Prior art date
Application number
KR1019980038508A
Other languages
Korean (ko)
Other versions
KR20000020081A (en
Inventor
이은철
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019980038508A priority Critical patent/KR100269396B1/en
Publication of KR20000020081A publication Critical patent/KR20000020081A/en
Application granted granted Critical
Publication of KR100269396B1 publication Critical patent/KR100269396B1/en

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. AC-PDPs [Alternating Current Plasma Display Panels]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36Spacers, barriers, ribs, partitions or the like
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24Manufacture or joining of vessels, leading-in conductors or bases
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. AC-PDPs [Alternating Current Plasma Display Panels]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38Dielectric or insulating layers

Abstract

본 발명의 플라즈마 디스플레이 패널에 관한 것으로, 기판 위에 열방향으로 연속하여 형성된 하부전극과, 하부전극에 대향하여 직교되도록 행방향으로 연속하여 형성된 상부전극과, 하부전극이 형성된 기판 전체에 도포된 제 1 유전층과, 하부전극과 상부전극의 교차부에 형성된 격벽과, 격벽의 표면 전체에 도포된 금속층과, 금속층 위에 도포된 제 2 유전층 그리고, 제 2 유전층 일부와 노출된 제 1 유전층 위에 도포된 형광체층을 포함하여 구성되어 종래의 플라즈마 디스플레이 패널에 비해 휘도와 발광효율이 높아지는 효과가 있다.A plasma display panel according to the present invention, comprising: a lower electrode continuously formed in a column direction on a substrate, an upper electrode continuously formed in a row direction so as to be orthogonal to the lower electrode, and a first coating on the entire substrate on which the lower electrode is formed A dielectric layer, a barrier rib formed at an intersection of the lower electrode and the upper electrode, a metal layer applied over the entire surface of the barrier rib, a second dielectric layer applied over the metal layer, and a phosphor layer applied over a portion of the second dielectric layer and the exposed first dielectric layer It is configured to include a has the effect of increasing the brightness and luminous efficiency compared to the conventional plasma display panel.

Description

칼라 플라즈마 디스플레이 패널Color plasma display panel

본 발명은 플라즈마 디스플레이 패널(이하 피디피 : Plasma Display Panel)에 관한 것으로, 특히 컬러 플라즈마 디스플레이 패널의 전극에 관한 것이다.The present invention relates to a plasma display panel (hereinafter referred to as a plasma display panel), and more particularly to an electrode of a color plasma display panel.

피디피와 액정표시장치(LCD)는 평판형 표시장치 중에서 가장 실용성이 높은 차세대 표시장치로 각광받고 있다. 특히 피디피는 액정표시장치보다 휘도가 높고 시야각이 넓어 옥외 광고탑 또는, 벽걸이 티브이, 극장용 디스플레이와 같이 박형의 대형 디스플레이로서 응용성이 넓다.PD and LCD are spotlighted as next generation display devices with the highest practicality among flat panel displays. In particular, PDP has higher luminance and wider viewing angle than LCD, and thus has wide applicability as a thin, large display such as an outdoor advertising tower, a wall-mounted TV, or a theater display.

도 1은 일반적인 피디피를 도시한 것으로, 3전극 방식의 AC형 피디피의 단면구조를 도시한 것이다. 3전극 방식의 AC형 피디피는 전면 유리기판(1)의 동일면 상에 Y 전극과 Z 전극을 형성하고, 그 Y 전극과 Z 전극 위에 유전층을 인쇄기법으로 형성하며, 유전층(2) 위에 보호층을 증착방식으로 형성한 상부구조와, 그 상부구조에 대향하여 배치된 배면 유리기판(11) 위에 X 전극(12)을 형성하고, X 전극(12) 간에 인접한 셀(cell)과의 누화(crosstalk) 현상을 방지하기 위해 격벽(6)을 형성하며, 격벽(6)과 X 전극(12) 주위에 형광체(8, 9, 10)를 형성한 하부 구조로 구성되어 상부구조와 하부구조의 사이 공간에 불활성 가스를 봉입하여 방전영역(5)을 가지도록 구성된다.1 illustrates a general PD, and illustrates a cross-sectional structure of an AC type PD of a three-electrode method. In the three-electrode AC type PD, a Y electrode and a Z electrode are formed on the same surface of the front glass substrate 1, a dielectric layer is formed on the Y electrode and the Z electrode by a printing method, and a protective layer is formed on the dielectric layer 2. An X electrode 12 is formed on the upper structure formed by the vapor deposition method and the rear glass substrate 11 disposed opposite the upper structure, and crosstalk with adjacent cells between the X electrodes 12. In order to prevent the phenomenon, the partition wall 6 is formed, and the lower structure is formed by forming the phosphors 8, 9, and 10 around the partition 6 and the X electrode 12 to form a space between the upper structure and the lower structure. The inert gas is enclosed so as to have a discharge region 5.

이와 같은 구조에서 먼저, X 전극과 Y 전극 사이에 구동전압을 인가하면 X 전극과 Y 전극 사이에 대향방전이 일어나서 상부구조의 보호층 표면에 벽전하가 발생한다. 그리고, Y 전극과 Z 전극에 서로 극성이 반대인 방전전압을 지속적으로 인가하고 X 전극에 인가되던 구동전압을 차단하면, 벽전하에 의해 Y 전극과 Z 전극 상호간에 소정의 전위차가 유지되어 유전층(2)과 보호층(3) 표면의 방전영역에서 면방전이 일어난다. 그 결과, 방전영역의 불활성 가스로부터 자외선(7)이 발생된다. 이 자외선(7)에 의해 형광체(8, 9, 10)를 여기시키고, 발광된 형광체(8, 9, 10)에 의해 칼라(color) 표시가 이루어진다.In such a structure, first, when a driving voltage is applied between the X electrode and the Y electrode, a counter discharge occurs between the X electrode and the Y electrode, and wall charges are generated on the surface of the protective layer of the upper structure. When the discharge voltages having opposite polarities are continuously applied to the Y electrode and the Z electrode and the driving voltage applied to the X electrode is interrupted, a predetermined potential difference between the Y electrode and the Z electrode is maintained by the wall charge, thereby maintaining the dielectric layer ( 2) and the surface discharge occurs in the discharge region on the surface of the protective layer 3. As a result, ultraviolet rays 7 are generated from the inert gas in the discharge region. The ultraviolet rays 7 excite the phosphors 8, 9, and 10, and color display is performed by the emitted phosphors 8, 9, and 10.

즉, 방전셀(cell) 내부에 존재하는 전자들이 인가된 구동전압에 의해 음극(-)으로 가속하면서, 상기 방전셀 안에 400∼500 torr 정도의 압력으로 채워진 불활성 혼합가스 즉, 헬륨(He)을 주성분으로 하여 크세논(Xe), 네온(Ne) 가스 등을 첨가한 페닝(Penning) 혼합가스와 충돌하여 불활성 가스가 여기되면서 147nm의 파장을 갖는 자외선이 발생한다. 이러한 자외선(7)이 하부전극(12)과 격벽(6) 주위를 둘러싸고 있는 형광체(8, 9, 10)와 충돌하여 가시광선을 발생시킨다.That is, while the electrons inside the discharge cell accelerate to the cathode (-) by the applied driving voltage, helium (He) is filled with the inert mixed gas filled with the pressure of about 400 to 500 torr in the discharge cell. As the main component, it collides with a Penning mixed gas to which xenon (Xe), neon (Ne) gas, etc. are added, and the inert gas is excited to generate ultraviolet rays having a wavelength of 147 nm. The ultraviolet rays 7 collide with the phosphors 8, 9, and 10 surrounding the lower electrode 12 and the partition wall 6 to generate visible light.

이러한 피디피는 X 전극과 Y 전극 그리고, Z 전극에 전압의 인가를 제어하여 화소(pixel)를 구성하는 셀(cell)을 방전시키며, 이 방전에 의해 발광된 빛의 양은 셀의 방전시간을 변화시켜 조절한다. 즉, 영상표시를 위해 필요한 계조(grey scale)는 전체영상을 표시하기 위해 필요한 시간(NTSC TV 신호의 경우, 1/30초) 내에서 개개의 셀이 방전되는 시간의 길이를 서로 다르게 하여 구현시킨다. 이 때, 화면의 휘도는 각각의 셀을 최대로 방전되었을 때의 밝기에 의해 결정된다. 또, 피디피 화면의 휘도를 최대로 높이려면, 한 화면을 구성시키기 위해 필요한 시간 내에서 셀의 방전시간을 최대로 길게 유지되어야 한다.The PD discharges the cells constituting the pixel by controlling the application of voltages to the X electrode, the Y electrode, and the Z electrode, and the amount of light emitted by the discharge changes the discharge time of the cell. Adjust In other words, the gray scale required for image display is realized by varying the length of time each cell is discharged within the time required to display the entire image (1/30 second in the case of NTSC TV signal). . At this time, the brightness of the screen is determined by the brightness when each cell is discharged to the maximum. In addition, in order to maximize the luminance of the PD screen, it is necessary to keep the discharge time of the cell as long as possible within the time necessary for constructing one screen.

도 2는 구동회로부가 포함된 피디피의 개략적인 구조를 도시한 블록도로서, 패널과 X 전극 드라이버와 Y 전극 드라이버 그리고, Z 전극 드라이버를 도시한 것이다. 도 1에 도시된 피디피의 각 셀에 형성된 X 전극은 X 전극 드라이버에 연결되어 어드레스전압(address voltage)을 인가받고, Y 전극은 Y 전극 드라이버에 연결되어 스캔전압(scan voltage)을 인가받으며, Z 전극은 Z 전극 드라이버에 연결되어 서스테인전압(sustain voltage)을 인가받는다.FIG. 2 is a block diagram showing a schematic structure of a PDP including a driving circuit unit, and shows a panel, an X electrode driver, a Y electrode driver, and a Z electrode driver. The X electrode formed in each cell of the PD shown in FIG. 1 is connected to the X electrode driver to receive an address voltage, and the Y electrode is connected to the Y electrode driver to receive a scan voltage. The electrode is connected to the Z electrode driver to receive a sustain voltage.

도 2에 도시된 것과 같이 구성된 피디피 구동회로부의 콘트롤러는 외부로부터 클럭신호와, RGB 데이터, 수직동기신호 및, 수평동기신호 등, 각종 제어신호들을 입력받아 스캔데이터를 생성하여 Y 전극 드라이버에 인가하고, 어드레스데이터를 생성하여 X 전극 드라이버에 인가한다. 따라서, 각각의 드라이버에 인가된 신호에 따라 X 전극과 Y 전극 및 Z 전극이 구동되어 피디피에 화상이 표시된다.The controller of the PD drive circuit unit configured as shown in FIG. 2 receives various control signals such as clock signal, RGB data, vertical synchronization signal, and horizontal synchronization signal from the outside, generates scan data, and applies them to the Y electrode driver. The address data is generated and applied to the X electrode driver. Accordingly, the X electrode, the Y electrode, and the Z electrode are driven in accordance with the signals applied to the respective drivers to display an image on the PD.

AC형 피디피의 구조는 투명유리기판 두 장을 소정의 간격을 두고 합착시켜 두 유리기판 사이에 불활성개스를 충진한 구조로 되어 있다. 특히 전면 유리기판 위에는 발광셀을 이루는 다수의 전극이 수평으로 스트라이프(stripe) 형상으로 배열되어 있으며, 각 전극은 그 위에 투명한 유전층과 MgO 박막층으로 도포된 구조로 되어 있다. 또, 하면 유리기판 위에는 전면 유리기판 위에 배열된 전극과 직교하는 방향으로 별도의 전극이 배열되어 있고, 그 위에 반사층이 피복되어 있다.The AC type PD has a structure in which two transparent glass substrates are bonded to each other at predetermined intervals to fill an inert gas between the two glass substrates. In particular, a plurality of electrodes constituting the light emitting cells are arranged in a horizontal stripe shape on the front glass substrate, and each electrode has a structure in which a transparent dielectric layer and an MgO thin film layer are coated thereon. On the bottom glass substrate, another electrode is arranged in a direction orthogonal to the electrodes arranged on the front glass substrate, and a reflective layer is coated thereon.

이 때, 두 유리기판 사이의 공간에는 오방전을 방지하고 각 유리기판 사이의 간격을 유지시키기 위한 격벽이 설치되어 있다. 이 격벽은 PbO 등을 포함한 저융점 불투명 격벽재로 약 0.1∼0.2 mm 높이와 0.05∼0.1 mm 폭으로 형성되어 두 유리기판 사이 간격을 유지한다. 또, 격벽의 측면과 하면 유리기판 위에는 형광체가 도포되어 있다.At this time, a partition wall is provided in the space between the two glass substrates to prevent erroneous discharge and maintain the gap between the glass substrates. The partition wall is a low melting point opaque partition wall material including PbO and the like, formed about 0.1 to 0.2 mm in height and 0.05 to 0.1 mm in width to maintain a gap between two glass substrates. In addition, phosphors are coated on the side surfaces of the partition walls and the lower surface glass substrates.

그런데, 종래의 피디피는 다음과 같은 문제점이 있다.However, conventional PDs have the following problems.

피디피에서 유지방전은 전면 유리기판의 투명전극 위에 형성된 벽전하의 상호 교호적인 형성으로 발생한다. 이 때, 발생되는 자외선의 양은 불활성가스의 배합비와 셀의 구조, 전극 사이의 거리 등에 의해 영향을 받는다. 특히, 종래의 피디피는 유지전극 위에 형성된 벽전하의 양과 방전전극의 거리에 의해 자외선량과 그 세기가 결정된다.In PD, sustain discharge is caused by the mutual formation of the wall charges formed on the transparent electrode of the front glass substrate. At this time, the amount of ultraviolet rays generated is affected by the mixing ratio of the inert gas, the structure of the cell, the distance between the electrodes, and the like. In particular, in the conventional PD, the amount of ultraviolet light and its intensity are determined by the amount of wall charges formed on the sustain electrode and the distance of the discharge electrode.

이 때, 피디피의 각 방전전극 또는, 유지전극 사이의 거리가 1.0 mm 이내이면, 147 nm 대역의 파장을 갖는 네거티브 글로우(negative glow) 자외선은 충분하게 발생하지만, 포지티브 컬럼(positive column) 자외선은 거의 발생하지 않는다. 따라서, 자외선의 양이 충분하지 않은 문제점이 있다.At this time, if the distance between each discharge electrode or sustain electrode of PDPD is less than 1.0 mm, a negative glow ultraviolet ray having a wavelength of 147 nm is sufficiently generated, but a positive column ultraviolet ray is hardly generated. Does not occur. Therefore, there is a problem that the amount of ultraviolet light is not sufficient.

자외선의 양은 형광체의 가시광선 방출에 절대적인 영향을 미치는 요인이다. 또, 종래의 피디피는 벽전하가 방전전극 주변에만 형성되어 방전이 일어나는 크기가 작아지는 구조적인 결함을 갖고 있다. 그 결과, 발광휘도와 발광효율이 낮아 실용성이 떨어지는 문제점이 있다.The amount of ultraviolet light is a factor that has an absolute effect on the visible light emission of the phosphor. In addition, the conventional PD has a structural defect that the wall charge is formed only around the discharge electrode, and the magnitude of the discharge is reduced. As a result, there is a problem in that the luminous brightness and luminous efficiency is low and the utility is inferior.

본 발명은 이러한 문제점을 해결하기 위한 것으로, 벽전하의 형성 면적을 최대한 확보하고, 플라즈마 전하의 손실을 최소화시켜 보존하고, 방전경로를 최대로 실시할 수 있는 피디피를 제공하는 데에 그 목적이 있다.Disclosure of Invention The present invention has been made to solve such a problem, and an object thereof is to provide a PDP capable of maximizing an area for forming wall charge, minimizing and preserving plasma charge loss, and maximizing discharge path. .

도 1은 일반적인 3전극 방식의 AC형 플라즈마 디스플레이 패널의 구조를 개략적으로 도시한 단면도.1 is a cross-sectional view schematically showing the structure of a conventional three-electrode AC type plasma display panel.

도 2는 상기 도 1에 도시된 플라즈마 디스플레이 패널과 구동회로를 함께 도시한 블록도FIG. 2 is a block diagram illustrating a plasma display panel and a driving circuit shown in FIG. 1 together.

도 3은 본 발명의 플라즈마 디스플레이 패널의 개략적인 구조를 도시한 사시도3 is a perspective view showing a schematic structure of a plasma display panel of the present invention;

도 4는 상기 도 3에 도시된 플라즈마 디스플레이 패널에 형성된 격벽의 구조를 도시한 단면도4 is a cross-sectional view illustrating a structure of a partition wall formed in the plasma display panel illustrated in FIG. 3.

도 5는 상기 도 3과 도 4에 도시된 플라즈마 디스플레이 패널의 각 방전셀에서 발생되는 방전에 의한 벽전하와 그 벽전하가 형성된 격벽을 도시한 단면도.FIG. 5 is a cross-sectional view showing wall charges caused by discharge generated in each discharge cell of the plasma display panel shown in FIGS. 3 and 4 and partition walls in which the wall charges are formed.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

100 : 하부기판 110 : 하부전극100: lower substrate 110: lower electrode

120 : 제 1 유전층 130 : 격벽120: first dielectric layer 130: partition wall

130' : 격벽의 하부(하부격벽) 130'' : 격벽의 상부(상부격벽)130 ': Lower part of bulkhead (lower bulkhead) 130' ': Upper part of bulkhead (upper bulkhead)

131 : 금속층 132 : 제 2 유전층131: metal layer 132: second dielectric layer

140 : 형광체층 200 : 상부기판140: phosphor layer 200: upper substrate

210 : 상부전극 220 : 보호막210: upper electrode 220: protective film

본 발명의 피디피는 격벽의 표면에 금속층과 유전층을 적층시켜, 전극의 표면 뿐만 아니라 격벽에도 벽전하를 저장하는 것이 특징이다.The PDIP of the present invention is characterized by laminating a metal layer and a dielectric layer on the surface of the partition wall and storing wall charges not only on the surface of the electrode but also on the partition wall.

본 발명의 피디피는 도 3에 도시된 것과 같이 기판 위에 형성된 하부전극(110)과, 하부전극(110)에 대향하여 직교하도록 형성된 상부전극(210)과, 하부전극(110)이 형성된 하부기판(100) 전면에 도포된 제 1 유전층(120)과, 제 1 유전층(120) 위 일부에 형성된 격벽(130)과, 격벽(130)의 표면에 적층된 금속층(131) 및, 제 2 유전층(132) 그리고, 제 1 유전층(120)과 제 2 유전층(132) 일부의 위에 도포된 형광체층(140)을 포함하여 구성되어 있다. 도 3은 본 발명의 피디피의 구조를 도시한 사시도이다.As shown in FIG. 3, the PDP of the present invention includes a lower electrode 110 formed on a substrate, an upper electrode 210 formed to be orthogonal to the lower electrode 110, and a lower substrate on which the lower electrode 110 is formed. 100, a first dielectric layer 120 applied to the entire surface, a partition wall 130 formed on a portion of the first dielectric layer 120, a metal layer 131 stacked on a surface of the partition wall 130, and a second dielectric layer 132. And a phosphor layer 140 applied over a portion of the first dielectric layer 120 and the second dielectric layer 132. 3 is a perspective view showing the structure of the PDIP of the present invention.

하부전극(110)은 하부기판(100) 위에 열방향으로 연속하여 형성되어 있고, 상부전극(210)은 하부전극(110)에 대향하는 상부기판(200) 위에 행방향으로 연속하여 형성되어 있다. 즉, 상부전극(210)과 하부전극(110)은 서로 직교하도록 형성된다.The lower electrode 110 is continuously formed in the column direction on the lower substrate 100, and the upper electrode 210 is continuously formed in the row direction on the upper substrate 200 opposite to the lower electrode 110. That is, the upper electrode 210 and the lower electrode 110 are formed to be perpendicular to each other.

제 1 유전층(120)은 하부전극(110)이 형성된 하부기판(100) 전체에 걸쳐 도포된다. 즉, 제 1 유전층(120)은 하부전극(110)과 하부기판(100) 전면을 도포하도록 형성된다. 이 제 1 유전층(120)과 하부전극(110) 및 상부전극(210)은 종래의 경우와 거의 동일하므로, 본 발명은 그에 대한 상세한 설명을 생략하도록 한다.The first dielectric layer 120 is applied over the entire lower substrate 100 on which the lower electrode 110 is formed. That is, the first dielectric layer 120 is formed to coat the entire surface of the lower electrode 110 and the lower substrate 100. Since the first dielectric layer 120, the lower electrode 110, and the upper electrode 210 are almost the same as in the conventional case, the present invention will not be described in detail.

본 발명이 종래 기술과 두드러진 부분은 피디피의 방전셀을 구분하도록 형성된 격벽이다. 본 발명의 격벽은 종래의 피디피와 같이 하부전극에 평행한 스트라이프(stripe) 형상으로 형성될 수도 있지만, 도 3에 도시된 것과 같이 벌집형상으로 형성되는 것이 바람직하다. 그 이유는 벌집형상으로 격벽이 형성되면, 벽전하의 형성면적이 넓어지기 때문이다.A prominent part of the present invention and the prior art is a partition wall formed to distinguish the discharge cells of PDPD. The partition wall of the present invention may be formed in a stripe shape parallel to the lower electrode as in the conventional PD, but is preferably formed in a honeycomb shape as shown in FIG. The reason for this is that when the partition wall is formed in a honeycomb shape, the area of wall charges is widened.

본 발명의 격벽(130)은 제 1 유전층(120) 위 일부에 형성되어 각 방전셀을 구분하도록 형성된다. 특히, 격벽(130)은 벽전하의 형성 면적을 넓히기 위해서 하부전극(110) 상부의 제 1 유전층(120) 일부가 노출되도록 계단형상으로 형성되는 것이 바람직하다. 즉, 상술한 바와 같이 격벽(130)이 벌집형상으로 구성될 때에 벽전하의 형성면적이 넓어진다. 이 때, 격벽(130)의 단면은 도 4에 도시된 것과 같이 계단형상이다.The partition wall 130 of the present invention is formed on a portion of the first dielectric layer 120 to distinguish each discharge cell. In particular, the partition wall 130 is preferably formed in a step shape such that a portion of the first dielectric layer 120 on the lower electrode 110 is exposed in order to widen the formation area of the wall charge. That is, when the partition wall 130 is formed in a honeycomb shape as described above, the formation area of the wall charges is widened. At this time, the cross section of the partition wall 130 is a step shape as shown in FIG.

특히 본 발명의 격벽에 의해 구분된 각 방전셀은 하부전극(110)과 상부전극(210)의 교차부에 이루어진다. 이 때, 본 발명의 방전셀은 격벽(130)에 의해 가려지지 않은 제 1 유전층(120) 일부 하층의 하부전극(110)과 상부전극(210) 사이에서 방전을 일으킨다.In particular, each discharge cell divided by the barrier rib of the present invention is formed at the intersection of the lower electrode 110 and the upper electrode 210. At this time, the discharge cell of the present invention generates a discharge between the lower electrode 110 and the upper electrode 210 of the lower part of the first dielectric layer 120 which is not covered by the partition wall 130.

격벽은(130) 제 1 유전층 위에 소정의 너비와 소정의 두께로 형성된 격벽하부(130'), 그리고 격벽하부(130') 사이에 소정의 폭과 상기 격벽하부의 두께보다 높게 형성된 격벽상부(130'')를 포함하여 구성되어 있다. 이러한 격벽은 절연물질로 이루어져 있다. 이 격벽을 형성하는 공정은 여러가지 방법이 있으나, 샌드브라스트(sandblast) 공정으로 생성되는 것이 일반적이다.The partition wall 130 is formed on the first dielectric layer to have a predetermined width and a predetermined thickness below the barrier rib 130 ', and the barrier rib portion 130' formed to have a predetermined width and a thickness higher than the thickness of the lower barrier rib 130. ''). These partitions are made of insulating material. Although there are various methods of forming this partition, it is generally produced by a sandblast process.

또, 본 발명의 격벽(130) 표면은 금속층(131)과 제 2 유전층(132)이 차례로 도포되어 있고, 제 2 유전층(132) 일부와 노출된 제 1 유전층(131) 위의 표면은 형광체층(140)이 도포되어 있다. 금속층(131)은 알루미늄, 금, 그리고 크롬과 구리의 합금 중에 하나로 이루어진다. 이 금속층을 형성하는 방법은 여러가지가 있으나, 증착공정에 의해 생성되는 것이 일반적이다.In addition, the surface of the barrier rib 130 of the present invention is coated with the metal layer 131 and the second dielectric layer 132, and the surface of the part of the second dielectric layer 132 and the exposed first dielectric layer 131 is a phosphor layer. 140 is applied. The metal layer 131 is made of one of aluminum, gold, and an alloy of chromium and copper. Although there are many methods of forming this metal layer, it is common to produce | generate by a vapor deposition process.

금속층은 유지전극의 전압인가에 의한 전계가 다른 셀로 전도되는 것을 방지하여 셀 내부의 격벽 측면에 형성된 전계의 밀도를 높이는 역할을 한다. 즉, 금속층은 방전셀 내에 발생한 전계를 셀 내부로 유도하고, 이 전계의 밀도를 더 조밀하게 유지시킨다.The metal layer serves to increase the density of the electric field formed on the side wall of the cell by preventing the electric field from being transferred to another cell by applying the voltage of the sustain electrode. In other words, the metal layer guides the electric field generated in the discharge cell into the cell, and maintains the density of the electric field more densely.

또, 제 2 유전층(132)은 전하를 축적할 수 있는 절연물질로 형성되는데, 대략 그 두께는 20 마이크로 미터 내외로 형성된다. 이 때, 금속층(131)을 도포한 제 2 유전층(132)의 일부가 보호막(220)이 형성된 상부기판(200)에 접촉되어 각 방전셀을 구분짓는다. 즉, 금속층(131)과 제 2 유전층(132)에 의해 도포된 격벽의 상부(130'')가 상부기판(200)의 보호막(220)에 거의 접촉되도록 형성되어 방전셀 간의 방전영역을 구분하는 것이다.In addition, the second dielectric layer 132 is formed of an insulating material capable of accumulating charge, and its thickness is approximately 20 micrometers. In this case, a part of the second dielectric layer 132 coated with the metal layer 131 contacts the upper substrate 200 on which the passivation layer 220 is formed to distinguish each discharge cell. That is, the upper portion 130 ″ of the barrier rib coated by the metal layer 131 and the second dielectric layer 132 is formed to be in contact with the protection layer 220 of the upper substrate 200 to distinguish the discharge region between the discharge cells. will be.

이하, 본 발명의 피디피 동작원리에 대하여 설명하도록 한다.Hereinafter, the PDP operation principle of the present invention will be described.

본 발명의 피디피는 도 5에 도시된 것과 같이 하부전극(110), 즉 X 전극에 쓰기(write)방전이 실시된 후에 상부전극(210)인 Y 전극과 Z 전극에 전압이 인가된다. 이 때, Y 전극에 정전하가 형성되고 Z 전극에 부전하가 형성된다.In the PD of the present invention, as shown in FIG. 5, after a write discharge is performed on the lower electrode 110, that is, the X electrode, a voltage is applied to the Y electrode and the Z electrode, which are the upper electrode 210. At this time, an electrostatic charge is formed on the Y electrode and a negative charge is formed on the Z electrode.

그러면, 상부전극에 인가된 전압은 제 2 유전층의 분극현상에 의해서 격벽상부표면까지 전압이 전달된다. 그래서, 제 2 유전층의 표면은 상기 상부전극에 인가된 전압과 동일한 극성을 띠게 되고, 표면에 반대극성의 벽전하를 형성하게 되는 것이다.Then, the voltage applied to the upper electrode is transferred to the upper surface of the partition wall by polarization of the second dielectric layer. Thus, the surface of the second dielectric layer has the same polarity as the voltage applied to the upper electrode and forms wall charges of opposite polarity on the surface.

이러한 제 2 유전층(132) 표면의 벽전하는 상부전극(210), 즉 Y 전극과 Z 전극에 인가되는 서스테인 펄스에 의해 방전을 발생시킨다. 그 결과, 본 발명의 피디피는 각 방전셀이 Y 전극과 Z 전극 사이의 유지방전과 제 2 유전층(132) 표면의 벽전하에 의한 유지방전이 중첩되어 종래의 피디피보다 많은 자외선이 발생된다. 게다가, 본 발명의 일 실시예인 피디피 격벽구조로 볼때, 하측부의 방전거리가 종래의 피디피의 방전거리보다 짧으므로, 방전이 먼저 개시되는다. 즉, 짧아진 방전개시거리로 인해 유지방전에 필요한 방전전압이 더욱 낮아지게 되는 것이다.The wall charge on the surface of the second dielectric layer 132 generates discharge by the sustain pulses applied to the upper electrode 210, that is, the Y electrode and the Z electrode. As a result, in the PD of the present invention, each discharge cell overlaps the sustain discharge between the Y electrode and the Z electrode and the sustain discharge due to the wall charge on the surface of the second dielectric layer 132, thereby generating more ultraviolet rays than the conventional PD. In addition, since the discharge distance of the lower part is shorter than the discharge distance of the conventional PD, in view of the PD barrier structure, which is an embodiment of the present invention, discharge is started first. That is, the discharge voltage required for the sustain discharge is further lowered due to the shorter discharge start distance.

본 발명의 피디피는 종래의 피디피에 비해 금속층과 유전층에 의해 피폭된 격벽이 각 방전셀에 벌집모양으로 형성되어 있다. 그래서, 그 격벽의 표면에 벽전하가 저장되어 Y 전극과 Z 전극에 의한 유지방전 외에 별개의 유지방전이 중첩되어 발생되는 효과가 있다. 그 결과, 본 발명의 피디피는 면방전 방식의 종래의 피디피에 비해 방전효율이 탁월하게 높아 그 휘도가 종래의 피디피보다 월등히 높게 된다. 따라서, 본 발명의 피디피는 동일한 소비전력으로 종래의 피디피보다 더 높은 발광효율을 얻을 수 있다. 그리고, 본 발명은 벽전하의 형성면적이 종래보다 증가되고, 방전거리가 연장되어 포지티브 컬럼(positive column) 영역의 자외선을 이용할 수 있는 장점도 있다. 뿐만 아니라, 본 발명은 전극과 유전층 및 형광체에 가해지는 이온의 충격이 감소되므로, 피디피의 수명이 길어지는 효과가 있다.In the PD of the present invention, the barrier ribs exposed by the metal layer and the dielectric layer are formed in each discharge cell in a honeycomb form as compared with the conventional PD. Thus, wall charges are stored on the surface of the partition wall, and there is an effect that a separate sustain discharge is generated in addition to the sustain discharge caused by the Y electrode and the Z electrode. As a result, the PD of the present invention has an excellent discharge efficiency compared with the conventional PD of the surface discharge method, and the luminance is much higher than that of the PD of the prior art. Therefore, the PD of the present invention can obtain higher luminous efficiency than the conventional PD with the same power consumption. In addition, the present invention has an advantage in that the formation area of the wall charge is increased compared to the prior art, and the discharge distance is extended to use ultraviolet rays in the positive column region. In addition, since the impact of ions applied to the electrode, the dielectric layer, and the phosphor is reduced, the present invention has an effect of extending the life of the PD.

Claims (6)

기판 위에 열방향으로 연속하여 형성된 하부전극;A lower electrode continuously formed in the column direction on the substrate; 상기 하부전극에 대향하여 직교되도록 행방향으로 연속하여 형성된 상부전극;An upper electrode continuously formed in a row direction to be orthogonal to the lower electrode; 상기 하부전극이 형성된 기판 전체에 도포된 제 1 유전층;A first dielectric layer coated on the entire substrate on which the lower electrode is formed; 상기 하부전극과 상기 상부전극의 교차부에 형성된 격벽;A partition wall formed at an intersection of the lower electrode and the upper electrode; 상기 격벽의 표면 전체에 도포된 금속층;A metal layer applied to the entire surface of the partition wall; 상기 금속층 위에 도포된 제 2 유전층; 그리고,A second dielectric layer applied over the metal layer; And, 상기 제 2 유전층 일부와 상기 노출된 제 1 유전층 위에 도포된 형광체층을 포함하여 구성된 플라즈마 디스플레이 패널.And a phosphor layer applied over a portion of the second dielectric layer and the exposed first dielectric layer. 제 1 항에 있어서, 상기 격벽은 절연체로 구성된 것을 특징으로 하는 플라즈마 디스플레이 패널.The plasma display panel of claim 1, wherein the partition wall is made of an insulator. 제 1 항에 있어서, 상기 금속층은 알루미늄, 금, 크롬과 구리의 합금 중 선택된 어느 하나로 구성된 것을 특징으로 하는 플라즈마 디스플레이 패널.The plasma display panel of claim 1, wherein the metal layer is formed of any one selected from an alloy of aluminum, gold, chromium, and copper. 제 1 항에 있어서, 상기 제 2 유전층의 두께는 20 마이크로 미터 내외인 것을 특징으로 하는 플라즈마 디스플레이 패널.The plasma display panel of claim 1, wherein the thickness of the second dielectric layer is about 20 micrometers. 제 1 항에 있어서, 상기 격벽은 상기 하부전극 상부의 제 1 유전층 일부가 노출되고 상기 노출된 상기 제 1 유전층 일부를 제외한 나머지 부분에 계단형상으로 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.The plasma display panel of claim 1, wherein the partition wall is formed in a stepped shape on a portion of the first dielectric layer exposed above the lower electrode and remaining except for the exposed portion of the first dielectric layer. 제 1 항에 있어서, 상기 격벽은The method of claim 1, wherein the partition wall 소정의 너비와 소정의 두께로 형성된 격벽하부; 그리고,A partition bottom portion formed to have a predetermined width and a predetermined thickness; And, 상기 격벽하부 사이에 소정의 폭을 가지고, 상기 격벽하부의 두께보다 높도록 형성된 격벽상부를 포함하여 구성된 것을 특징으로 하는 플라즈마 디스플레이 패널.And a partition upper part having a predetermined width between the lower parts of the partition walls and formed to be higher than a thickness of the lower part of the partition walls.
KR1019980038508A 1998-09-17 1998-09-17 Color plasma display panel KR100269396B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980038508A KR100269396B1 (en) 1998-09-17 1998-09-17 Color plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980038508A KR100269396B1 (en) 1998-09-17 1998-09-17 Color plasma display panel

Publications (2)

Publication Number Publication Date
KR20000020081A KR20000020081A (en) 2000-04-15
KR100269396B1 true KR100269396B1 (en) 2000-10-16

Family

ID=19550978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980038508A KR100269396B1 (en) 1998-09-17 1998-09-17 Color plasma display panel

Country Status (1)

Country Link
KR (1) KR100269396B1 (en)

Also Published As

Publication number Publication date
KR20000020081A (en) 2000-04-15

Similar Documents

Publication Publication Date Title
KR100304906B1 (en) Plasma Display Panel having Floating electrode
US7133007B2 (en) Full color surface discharge type plasma display device
US6255779B1 (en) Color plasma display panel with bus electrode partially contacting a transparent electrode
KR100348918B1 (en) Plasma display
JPH11272232A (en) Plasma device panel and device using the same
KR100327352B1 (en) Plasma Display Panel
JP3644789B2 (en) Plasma display panel and driving method thereof
KR100269396B1 (en) Color plasma display panel
KR100324261B1 (en) Plasma Display Panel and Method of Driving the same
KR100272590B1 (en) Plasma display panel
KR100293517B1 (en) Plasma display panel and its driving method
KR20000009188A (en) Plasma display panel
KR20060062484A (en) Plasma display panel
KR100820964B1 (en) Plasma display panel
KR100246224B1 (en) Ac plasma display panel
KR100322083B1 (en) Plasma display panel
KR100357236B1 (en) Plasma Display Panel Using High Frequency Signal And Method of Driving Thereof
KR100453161B1 (en) Plasma Display Panel and Driving Method Thereof and Fabricating Method of lower Plate Thereof
KR100426193B1 (en) Plasma Display Panel
KR100442234B1 (en) plasma display panel and discharge method of the same
JP3764897B2 (en) Driving method of plasma display panel
KR100298404B1 (en) Plasma Display Panel
KR100581938B1 (en) Plasma display panel
KR100481323B1 (en) Bulkhead Structure of Plasma Display Panel
KR100366946B1 (en) Plasma Display Panel

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050622

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee