KR100462015B1 - Power Transient Reduction Circuit - Google Patents

Power Transient Reduction Circuit Download PDF

Info

Publication number
KR100462015B1
KR100462015B1 KR1019970040654A KR19970040654A KR100462015B1 KR 100462015 B1 KR100462015 B1 KR 100462015B1 KR 1019970040654 A KR1019970040654 A KR 1019970040654A KR 19970040654 A KR19970040654 A KR 19970040654A KR 100462015 B1 KR100462015 B1 KR 100462015B1
Authority
KR
South Korea
Prior art keywords
power supply
voltage
supply voltage
transistor
output
Prior art date
Application number
KR1019970040654A
Other languages
Korean (ko)
Other versions
KR19990017659A (en
Inventor
나일구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970040654A priority Critical patent/KR100462015B1/en
Publication of KR19990017659A publication Critical patent/KR19990017659A/en
Application granted granted Critical
Publication of KR100462015B1 publication Critical patent/KR100462015B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P9/00—Arrangements for controlling electric generators for the purpose of obtaining a desired output
    • H02P9/02—Details of the control

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

전원 전압, 전원 전압을 지연시키는 전원 전압 지연부, 기준 전압을 발생시키는 기준 전압 발생부, 기준 전압과 지연된 전원 전압을 비교하는 비교부와, 비교기의 출력에 따라 전원 전압을 온 오프시키는 스위칭소자를 포함하는 전원 공급 회로를 마련하여, LCD 모듈에 공급되는 전압의 과도 특성을 최소화한다.A power supply voltage, a power supply voltage delay unit for delaying the power supply voltage, a reference voltage generation unit for generating a reference voltage, a comparison unit for comparing the reference voltage and the delayed power supply voltage, and a switching element for turning the power supply voltage on and off according to the output of the comparator. By providing a power supply circuit including, to minimize the transient characteristics of the voltage supplied to the LCD module.

Description

전원 과도 특성 절감 회로Power Transient Reduction Circuit

본 발명은 전원 공급 회로에 관한 것으로서 특히 액정 표시 장치(Liquid Crystal Display; 이하 'LCD'라 함) 모듈에 공급되는 전원의 과도 특성을 억제하기 위한 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply circuit, and more particularly, to a circuit for suppressing transient characteristics of power supplied to a liquid crystal display (LCD) module.

종래의 LCD 모듈은 일반적으로 노트북 컴퓨터나 데스크탑 컴퓨터에 장착되어 외부에서 직접 필요한 데이터와 전원을 공급받는다. 종래와 같이 외부에서 전원을 직접 공급받는 경우에는, 도 1a에 도시한 바와 같이 이상적으로는 외부 전원이 온(on)하는 시점에서 바로 출력 전압(Vout)이 전원 전압(Vcc)으로 되어야 하나, 실제로는 LCD 모듈의 여러 회로 때문에 전압이 점차적으로 증가하여 전원이 온으로 되는 시점에서 일정 시간 (t1)이 경과한 후에야 전원 전압(Vcc)으로 되는 과도 특성이 존재하게 된다. Conventional LCD modules are generally mounted on notebook or desktop computers to receive the necessary data and power directly from the outside. When power is directly supplied from the outside as in the prior art, as shown in FIG. 1A, ideally, the output voltage Vout should be the power supply voltage Vcc immediately when the external power supply is turned on. Due to the various circuits of the LCD module, a transient characteristic that becomes a power supply voltage (Vcc) only after a predetermined time (t1) has elapsed when the power is gradually turned on due to various circuits of the LCD module.

또한, 외부 전원을 오프(off)로 하는 경우에도 도 1b에 도시한 바와 같이, 이상적인 경우에는 오프가 되는 시점에서 바로 출력 전압이 0으로 되어야 하나, 실제로는 전압이 점차적으로 감소하여 전원이 오프로 되는 시점에서 일정 시간(t4)이 경과한 후에야 출력 전압(Vout)이 0으로 된다. In addition, even when the external power supply is turned off (off), as shown in Fig. 1b, in the ideal case, the output voltage should be zero immediately when the power supply is turned off, but in practice, the voltage gradually decreases and the power supply is turned off. The output voltage Vout becomes zero only after a predetermined time t4 has elapsed at the point of time.

한편, LCD 모듈은 많은 능동 소자와 수동 소자로 구성되어 있으며, 이들 능동 소자에 사용되는 동작 전압은 여러 가지가 존재한다. 상기와 같은 전원 전압의 과도 특성은 LCD 모듈 중 수동 소자에는 별로 영향을 끼치지 않지만 능동 소자에 있어서는 실제로 동작 전압이 상이하기 때문에 전원이 공급되어 안정화되기 까지의 시간 동안 어떠한 능동 소자는 동작을 하고, 어떠한 능동 소자는 동작을 하지 않는 경우를 초래하게 된다. 이와 같은 전원 전압의 과도 특성은 비록 짧은 시간동안에 발생하지만, 이로 인해 표시장치에 잡음이 발생하게 되는 문제점이 존재한다.On the other hand, the LCD module is composed of many active elements and passive elements, there are a variety of operating voltages used in these active elements. The transient characteristics of the power supply voltage as described above do not affect the passive elements of the LCD module very much. However, since active voltages are different in active devices, some active devices operate during the time until the power is supplied and stabilized. Some active devices will result in no operation. Although such a transient characteristic of the power supply voltage occurs for a short time, there is a problem in that noise occurs in the display device.

본 발명은 이와 같은 문제점을 해결하기 위한 것으로써, 간단한 회로 구성으로 과도 특성을 최소화함으로써 표시 장치의 잡음을 최소화하기 위한 것이다. The present invention is to solve such a problem, to minimize the noise of the display device by minimizing the transient characteristics in a simple circuit configuration.

본 발명의 전원 공급 회로에 의하면,According to the power supply circuit of the present invention,

전원 전압과, 전원 전압을 지연시키는 전원 전압 지연부와, 기준 전압을 발생시키는 기준 전압 발생부가 마련되어 있다. 이 때, 전원 전압 지연부는 전원 전압과 접지점 사이에 형성된 저항 소자와 캐패시터로 구성하는 것이 바람직하며, 기준 전압 발생부는 전원 전압과 접지점 사이에 형성된 둘 이상의 저항 소자를 이용한 전압 분배회로로 구성하는 것이 바람직하다.A power supply voltage, a power supply voltage delay unit for delaying the power supply voltage, and a reference voltage generator for generating a reference voltage are provided. In this case, the power supply voltage delay unit is preferably composed of a resistor and a capacitor formed between the power supply voltage and the ground point, and the reference voltage generator is preferably composed of a voltage distribution circuit using two or more resistance elements formed between the power supply voltage and the ground point. Do.

또한, 기준 전압과 지연된 전원 전압을 비교하는 비교부가 마련되어 있으며, 비교기의 출력에 따라 전원 전압을 온 오프 시키는 스위칭소자가 마련되어 있다. 이 스위칭소자가 온으로 되는 경우에 전원 전압이 LCD 모듈에 공급된다.In addition, a comparison unit for comparing the reference voltage and the delayed power supply voltage is provided, and a switching element for turning on and off the power supply voltage according to the output of the comparator is provided. When this switching element is turned on, a power supply voltage is supplied to the LCD module.

이때, 스위칭 소자는 npn 트랜지스터와 pnp 트랜지스터로 이루어지며, npn 트랜지스터의 베이스, 에미터, 콜렉터는 비교기의 출력단, 접지점, pnp 트랜지스터의 베이스에 연결되어 있고, pnp 트랜지스터의 에미터, 콜렉터는 각각 전원 전압, 출력 전압에 연결되어 있다.In this case, the switching element is composed of an npn transistor and a pnp transistor, and the base, emitter, and collector of the npn transistor are connected to the output terminal of the comparator, the ground point, and the base of the pnp transistor. Is connected to the output voltage.

그리고, pnp 트랜지스터의 에미터와 npn 트랜지스터의 베이스 사이에는 비교기의 출력을 풀업하는 풀업용 저항이 연결되어 있다.A pull-up resistor for pulling up the output of the comparator is connected between the emitter of the pnp transistor and the base of the npn transistor.

한편, 스위칭 소자를 모스 트랜지스터로 형성할 수 있으며, 이 경우 모스 트랜지스터의 게이트, 소스, 드레인은 각각 비교기의 출력, 전원, 출력 전압에 연결하면 된다.On the other hand, the switching element may be formed of a MOS transistor, in which case the gate, source, and drain of the MOS transistor may be connected to the output, power, and output voltage of the comparator, respectively.

본 발명의 과도 특성 절감 방법에 의하면,According to the transient characteristic reduction method of the present invention,

먼저 전원 전압을 인가하고, 이 전원 전압을 지연시키고, 기준 전압을 발생시킨다. 이 때, 기준 전압은 상기 전원 전압을 이용해서 발생시키는 것이 바람직하다. 그리고, 지연된 전원 전압과 기준 전압을 비교하여 기준 전압이 지연된 전압보다 큰 경우에 전원 전압을 LCD 모듈로 출력한다.The power supply voltage is first applied, the power supply voltage is delayed, and a reference voltage is generated. At this time, the reference voltage is preferably generated using the power supply voltage. Then, the delayed power supply voltage and the reference voltage are compared to output the power supply voltage to the LCD module when the reference voltage is greater than the delayed voltage.

이하에서는 도면을 참조하여 본 발명에 대해 상세하게 설명한다.Hereinafter, with reference to the drawings will be described in detail the present invention.

도 2는 본 발명의 개략적인 구성을 나타내는 도면이다. 도 2에 도시한 바와 같이 외부 전원(10)은 과도 특성 제거부(50)를 통해 LCD 모듈(90)에 공급된다. 도 2에 도시한 과도 특성 제거부(50)는 전원 전압이 온으로 되는 경우의 과도 특성을 최소화한다.2 is a view showing a schematic configuration of the present invention. As shown in FIG. 2, the external power source 10 is supplied to the LCD module 90 through the transient characteristic removing unit 50. The transient characteristic removing unit 50 shown in FIG. 2 minimizes the transient characteristic when the power supply voltage is turned on.

도 3은 도 2의 과도 특성 제거부(50)의 일실시예를 나타내는 도면이다. 도 3에 도시한 바와 같이, 저항 (R1)과 캐패시터(C1)가 전원 전압(Vcc)과 접지점 사이에 직렬로 연결되어 있다. 이 저항(R1)과 캐패시터(C1)는 전원 전압(Vcc)을 지연시키는 전원 전압 지연부(100)를 구성한다. 즉, 전원 전압(Vcc)은 시정수 R1*C1 만큼 지연되게 된다. 3 is a diagram illustrating an embodiment of the transient characteristic removal unit 50 of FIG. 2. As shown in Fig. 3, resistor R1 and capacitor C1 are connected in series between power supply voltage Vcc and ground point. The resistor R1 and the capacitor C1 constitute a power supply voltage delay unit 100 for delaying the power supply voltage Vcc. That is, the power supply voltage Vcc is delayed by the time constant R1 * C1.

또한, 전원 전압(Vcc)과 접지점 사이에 저항 (R2), 저항(R3)이 직렬로 연결되어 있다. 이 경우, 저항(R2)과 저항(R3) 사이의 전압(V1)은 V1=Vcc 이 된다.In addition, a resistor R2 and a resistor R3 are connected in series between the power supply voltage Vcc and the ground point. In this case, the voltage V1 between the resistor R2 and the resistor R3 becomes V1 = Vcc.

이와 같은 전압 분배회로는 기준 전압 발생부(200)를 구성한다. Such a voltage divider circuit constitutes a reference voltage generator 200.

전원 전압 지연부(100)의 출력 전압(V2)과 기준 전압 발생부의 출력 전압(V1)은 각각 비교기(300)에 입력된다.The output voltage V2 of the power supply voltage delay unit 100 and the output voltage V1 of the reference voltage generator are respectively input to the comparator 300.

비교기(300)의 출력은 npn 트랜지스터(Q1)의 베이스에 연결되며, npn 트랜지스터(Q1)의 에미터, 콜렉터는 각각 접지점, pnp 트랜지스터(Q2)의 베이스에 연결되어 있다. 그리고, pnp 트랜지스터(Q2)의 에미터, 콜렉터는 각각 전원 전압(Vcc), 출력 전압(Vout)에 연결되어 있다. 또한, 트랜지스터(Q2)의 에미터와 트랜지스터(Q1)의 베이스 사이에는 비교기(300)의 출력을 풀업하는 저항(R4)이 연결되어 있다. The output of the comparator 300 is connected to the base of the npn transistor Q1, and the emitter and collector of the npn transistor Q1 are connected to the ground point and the base of the pnp transistor Q2, respectively. The emitter and collector of the pnp transistor Q2 are connected to the power supply voltage Vcc and the output voltage Vout, respectively. Also, a resistor R4 for pulling up the output of the comparator 300 is connected between the emitter of the transistor Q2 and the base of the transistor Q1.

이와 같은 과도 특성 제거부(50)의 동작을 도 3 및 도 4a,4b를 참조하여 설명한다.The operation of the transient characteristic removal unit 50 will be described with reference to FIGS. 3 and 4A and 4B.

외부 전원이 온으로 되면, 도3에 도시한 전압(V0)은 점차로 증가하여 온으로 되는 시점에서 t1 시간이 경과한 후에야 정상 상태의 전원 전압(Vcc)에 도달하게 되며, 전원 전압 지연부(100)의 출력 전압(V2)은 외부 전원이 온으로 되는 시점에서 t3 시간이 경과한 후에야 정상 상태의 전원 전압(Vcc)에 도달하게 된다. 그리고, 기준 전압 발생부(200)의 출력 전압(V1)은 온으로 되는 시점에서 t1 시간이 경과한 후에야 정상 상태의 기준 전압(Vref)에 도달하게 된다.When the external power is turned on, the voltage V0 shown in FIG. 3 gradually increases and reaches the steady-state power supply voltage Vcc only after the time t1 has elapsed, and the power supply voltage delay unit 100 Output voltage V2 reaches the steady-state power supply voltage Vcc only after t3 time elapses when the external power supply is turned on. The output voltage V1 of the reference voltage generator 200 reaches the reference voltage Vref in a steady state only after the time t1 has elapsed when the reference voltage generator 200 is turned on.

도 4a에 도시한 바와 같이, 외부 전원이 온으로 되는 시점에서 t2 시간이 경과할 때까지는, 기준 전압 발생부의 출력 전압(V1)이 전원 전압 지연부의 출력 전압(V1) 보다 크나, t2 시간이 경과한 후에는 그와 반대로 된다. 따라서, 비교부( 300)는 외부 전원이 온으로 되는 시점에서 t2 시간이 경과하기 전까지는 로우 상태 즉, 트랜지스터(Q1)의 베이스에 전류가 공급되지 않는 상태를 출력하고, t2 시간이 경과한 후에는 트랜지스터(Q1)의 베이스에 전류가 공급되는 하이 상태를 출력한다.As shown in Fig. 4A, the output voltage V1 of the reference voltage generator is greater than the output voltage V1 of the power supply voltage delay unit until the time t2 elapses from the time when the external power is turned on, but the time t2 elapses. After doing so, the opposite is true. Accordingly, the comparator 300 outputs a low state, that is, a state in which no current is supplied to the base of the transistor Q1 until t2 time elapses when the external power is turned on, and after t2 time elapses. Outputs a high state in which current is supplied to the base of the transistor Q1.

그 결과, t2 시간이 경과하기 전까지는 트랜지스터(Q1)가 오프로 되어 트랜지스터(Q2)의 베이스에 전류가 공급되지 않기 때문에 마찬가지로 트랜지스터(Q2)도 오프로 된다. 따라서, 도 4a에 도시한 바와 같이 출력 전압(Vout)은 0으로 된다.As a result, since the transistor Q1 is turned off until the time t2 elapses, and the current is not supplied to the base of the transistor Q2, the transistor Q2 is similarly turned off. Therefore, as shown in FIG. 4A, the output voltage Vout becomes zero.

한편, t2 시간이 경과한 후에는 트랜지스터(Q1)의 베이스에 전류가 공급되어 트랜지스터(Q1)가 온으로 되며, 이와 동시에 트랜지스터(Q2)의 베이스에도 전류가 공급되어 트랜지스터(Q2)가 온으로 된다. 따라서, 도 4a에 도시한 바와 같이 출력 전압(Vout)은 Vcc로 된다.On the other hand, after the time t2 elapses, a current is supplied to the base of the transistor Q1 to turn on the transistor Q1, and at the same time, a current is also supplied to the base of the transistor Q2 to turn on the transistor Q2. . Therefore, as shown in FIG. 4A, the output voltage Vout becomes Vcc.

이와 같이 본 발명의 실시예에 따르면, 외부 전원이 온으로 되는 시점에서 일정 시간(t2)이 경과하기 전까지는 출력 전압이 0으로 되고, 일정 시간(t2)이 경과한 후에는 출력 전압이 Vcc로 되기 때문에, 종래와 같은 과도 특성은 없게 된다.As described above, according to the exemplary embodiment of the present invention, the output voltage becomes 0 until a predetermined time t2 elapses when the external power is turned on, and the output voltage becomes Vcc after the predetermined time t2 elapses. As a result, there is no transient characteristic as in the prior art.

한편, 도 4b에 도시한 바와 같이 외부 전원을 오프로 하는 경우에는, 전원 전압 지연부(100)의 출력 전압(V2)이 기준 전압 발생부(200)의 출력 전압(V1) 보다 크기 때문에, 비교기(300)는 항상 하이 상태를 출력하게 되어, 출력 전압(Vout)은 항상 전압 V0을 출력하게 된다. 따라서, 외부 전원을 오프로 하는 경우에는 도 1b에 도시한 종래의 경우와 마찬가지로 된다.On the other hand, when the external power supply is turned off as shown in FIG. 4B, since the output voltage V2 of the power supply voltage delay unit 100 is larger than the output voltage V1 of the reference voltage generator 200, the comparator is used. The 300 always outputs a high state, and the output voltage Vout always outputs a voltage V0. Therefore, the case where the external power source is turned off is the same as in the conventional case shown in Fig. 1B.

본 발명의 실시예에 따르면, 스위칭 소자로서 npn 트랜지스터와 pnp 트랜지스터를 사용하여 구성하였으나, 그 이외의 스위칭 소자, 예컨대 MOS 소자 등을 사용하여도 좋다.According to the embodiment of the present invention, the npn transistor and the pnp transistor are used as the switching elements, but other switching elements such as MOS elements or the like may be used.

또한, 본 발명의 전원 공급 회로는 LCD 모듈 뿐 만 아니라, 다른 장치에도 물론 사용할 수 있다. In addition, the power supply circuit of the present invention can of course be used not only for the LCD module but also for other devices.

전술한 바와 같이 본 발명에 따르면, 간단한 회로 구성에 의해 과도 특성을 최소화할 수 있기 때문에, 표시 장치의 잡음을 최소화할 수 있다.As described above, according to the present invention, since the transient characteristics can be minimized by a simple circuit configuration, the noise of the display device can be minimized.

도 1a 및 도 1b는 종래의 LCD 모듈에 공급되는 전원 전압의 온 오프 시점에서의 신호를 나타내는 도면이다.1A and 1B are diagrams showing signals at an on-off time point of a power supply voltage supplied to a conventional LCD module.

도 2는 본 발명의 개략 구성도이다.2 is a schematic configuration diagram of the present invention.

도 3은 도 2의 과도 특성 제거부의 일실시예를 나타내는 도면이다.3 is a diagram illustrating an embodiment of the transient characteristic removing unit of FIG. 2.

도 4a 및 도 4b는 본 발명에 따라 LCD 모듈에 공급되는 전압의 온 오프 시점에서의 신호를 나타내는 도면이다.4A and 4B are diagrams showing signals at an on-off time point of a voltage supplied to an LCD module according to the present invention.

Claims (9)

전원 전압과,Power supply voltage, 상기 전원 전압을 지연시키는 전원 전압 지연부와,A power supply voltage delay unit configured to delay the power supply voltage; 기준 전압을 발생시키는 기준 전압 발생부와,A reference voltage generator for generating a reference voltage; 상기 전원 전압 지연부에 의해 지연되는 지연 전원 전압과 상기 기준 전압을 비교하는 비교부와,A comparison unit comparing the delayed power supply voltage delayed by the power supply voltage delayer and the reference voltage; 상기 비교기의 출력에 따라 상기 전원 전압을 온 오프 시키는 스위칭소자를 포함하는 전원 공급 회로.And a switching device for turning on and off the power supply voltage in accordance with an output of the comparator. 제1항에서,In claim 1, 상기 기준 전압은 상기 전원 전압으로부터 발생되는 전원 공급 회로.The reference voltage is generated from the power supply voltage. 제2항에서,In claim 2, 상기 기준 전압 발생부는 상기 전원 전압과 접지 전압 사이에 둘 이상의 저항이 연결되어 있는 전압 분배 회로인 전원 공급 회로. And the reference voltage generator is a voltage distribution circuit having at least two resistors connected between the power supply voltage and the ground voltage. 제1항에서,In claim 1, 상기 전원 전압 지연부는 상기 전원 전압과 접지 전압사이에 연결되어 있는 저항 소자와 캐패시터로 이루어지는 전원 공급 회로. And a power supply circuit comprising a resistor and a capacitor connected between the power supply voltage and the ground voltage. 제1항에서,In claim 1, 상기 스위칭 소자는 스위칭 트랜지스터로 이루어진 전원 공급 회로. The switching element is a power supply circuit consisting of a switching transistor. 제5항에서, In claim 5, 상기 스위칭 소자는 npn 트랜지스터와 pnp 트랜지스터로 이루어지며, The switching element is composed of an npn transistor and a pnp transistor, 상기 npn 트랜지스터의 베이스, 에미터, 콜렉터는 각각 상기 비교기의 출력단, 접지점, 상기 pnp 트랜지스터의 베이스에 연결되어 있으며,The base, the emitter, and the collector of the npn transistor are connected to the output terminal of the comparator, the ground point, and the base of the pnp transistor, respectively. 상기 pnp 트랜지스터의 에미터, 콜렉터는 각각 상기 전원 전압, 출력 전압에 연결되어 있는 전원 공급 회로. And a emitter and a collector of the pnp transistor are connected to the power supply voltage and the output voltage, respectively. 제6항에서, In claim 6, 상기 pnp 트랜지스터의 에미터와 상기 npn 트랜지스터의 베이스 사이에 상기 비교기의 출력을 풀업하는 풀업용 저항이 연결되어 있는 전원 공급 회로.And a pull-up resistor connected between the emitter of the pnp transistor and the base of the npn transistor to pull up the output of the comparator. 제5항에서, In claim 5, 상기 스위칭 소자는 모스 트랜지스터이며,The switching element is a MOS transistor, 상기 모스 트랜지스터의 게이트, 소스, 드레인은 각각 상기 비교기의 출력, 상기 전원, 상기 출력 전압에 연결되는 전원 공급 회로.And a gate, a source, and a drain of the MOS transistor are connected to the output of the comparator, the power, and the output voltage, respectively. 전원 전압을 인가하는 단계와,Applying a power supply voltage, 상기 전원 전압을 지연시키는 단계와,Delaying the power supply voltage; 기준 전압을 발생시키는 단계와,Generating a reference voltage, 상기 지연된 전원 전압과 상기 기준 전압을 비교하는 단계와,Comparing the delayed power supply voltage with the reference voltage; 상기 기준 전압이 상기 지연된 전압보다 큰 경우에 상기 전원 전압을 출력하는 단계를 포함하는 전원 과도 특성 절감 방법.Outputting the power supply voltage when the reference voltage is greater than the delayed voltage.
KR1019970040654A 1997-08-25 1997-08-25 Power Transient Reduction Circuit KR100462015B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970040654A KR100462015B1 (en) 1997-08-25 1997-08-25 Power Transient Reduction Circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970040654A KR100462015B1 (en) 1997-08-25 1997-08-25 Power Transient Reduction Circuit

Publications (2)

Publication Number Publication Date
KR19990017659A KR19990017659A (en) 1999-03-15
KR100462015B1 true KR100462015B1 (en) 2005-04-06

Family

ID=37301922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970040654A KR100462015B1 (en) 1997-08-25 1997-08-25 Power Transient Reduction Circuit

Country Status (1)

Country Link
KR (1) KR100462015B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100857695B1 (en) * 2007-02-23 2008-09-08 삼성에스디아이 주식회사 reset circuit and plasma display panel device including thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4331158A (en) * 1980-08-21 1982-05-25 The Burdick Corporation Cardiac amplifier system with low transient fast switching
JPS58198163A (en) * 1982-05-14 1983-11-18 Matsushita Electric Ind Co Ltd Phase control circuit
JPH0315286A (en) * 1989-06-09 1991-01-23 Fujitsu Ten Ltd Servo circuit
JPH03173377A (en) * 1989-11-30 1991-07-26 Canon Electron Inc Motor controller
JPH06141548A (en) * 1992-10-22 1994-05-20 Fuji Electric Co Ltd Rush current suppressing circuit
JPH07147198A (en) * 1993-11-25 1995-06-06 Matsushita Electric Works Ltd Discharge lamp lighting device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4331158A (en) * 1980-08-21 1982-05-25 The Burdick Corporation Cardiac amplifier system with low transient fast switching
JPS58198163A (en) * 1982-05-14 1983-11-18 Matsushita Electric Ind Co Ltd Phase control circuit
JPH0315286A (en) * 1989-06-09 1991-01-23 Fujitsu Ten Ltd Servo circuit
JPH03173377A (en) * 1989-11-30 1991-07-26 Canon Electron Inc Motor controller
JPH06141548A (en) * 1992-10-22 1994-05-20 Fuji Electric Co Ltd Rush current suppressing circuit
JPH07147198A (en) * 1993-11-25 1995-06-06 Matsushita Electric Works Ltd Discharge lamp lighting device

Also Published As

Publication number Publication date
KR19990017659A (en) 1999-03-15

Similar Documents

Publication Publication Date Title
US6236249B1 (en) Power-on reset circuit for a high density integrated circuit
US7397227B2 (en) Fast-disabled voltage regulator circuit with low-noise feedback loop and operating method thereof
KR910001380B1 (en) Power switching circuitry
US7408816B2 (en) Memory voltage generating circuit
US5124574A (en) Semiconductor device for generating a voltage higher than power source potential or lower than grounding potential
KR960035626A (en) Power-on reset circuit
KR100462015B1 (en) Power Transient Reduction Circuit
CN111446949B (en) Power-on reset circuit and integrated circuit
KR960009401A (en) Comparator circuit
JP2004180472A (en) Power supply switching circuit
US20020140485A1 (en) Low current clock sensor
JP4315959B2 (en) Power supply
JP3019847B1 (en) Power supply circuit
KR100452176B1 (en) Current Source - Short Circuit
JP3102635B2 (en) Voltage stabilization circuit
KR200142710Y1 (en) A delay circuit for switching mode power supply
KR100256816B1 (en) Delay lock loop apparatus
KR100240420B1 (en) Band gap reference voltage generating circuit with power down function
KR0138061Y1 (en) Constant voltage supply circuit
KR100218535B1 (en) Power sequencing control circuit of liquid crystal display device
KR100215761B1 (en) Level shift circuit in semiconductor memory device
KR100397340B1 (en) Apparatus for resetting in Integrated Circuit
KR940006505B1 (en) Transistor-transistor-logic input buffer
KR940003398B1 (en) Detecting circuit of power-on state
CN117394646A (en) Voltage reference circuit, switching power supply and electronic equipment

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121115

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 11

EXPY Expiration of term