KR100240420B1 - Band gap reference voltage generating circuit with power down function - Google Patents

Band gap reference voltage generating circuit with power down function Download PDF

Info

Publication number
KR100240420B1
KR100240420B1 KR1019970005699A KR19970005699A KR100240420B1 KR 100240420 B1 KR100240420 B1 KR 100240420B1 KR 1019970005699 A KR1019970005699 A KR 1019970005699A KR 19970005699 A KR19970005699 A KR 19970005699A KR 100240420 B1 KR100240420 B1 KR 100240420B1
Authority
KR
South Korea
Prior art keywords
block
reference voltage
constant current
power down
circuit
Prior art date
Application number
KR1019970005699A
Other languages
Korean (ko)
Other versions
KR19980068902A (en
Inventor
조용진
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970005699A priority Critical patent/KR100240420B1/en
Publication of KR19980068902A publication Critical patent/KR19980068902A/en
Application granted granted Critical
Publication of KR100240420B1 publication Critical patent/KR100240420B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명은 밴드갭 기준전압발생회로에 관한 것으로서, 파워다운모드를 갖는 반도체장치에 탑재되어 파워다운모드시 반도체 장치의 내부회로 뿐만 아니라 밴드갭 기준전압발생회로도 파워다운된다. 그러므로 파워다운모드시 밴드갭 기준전압발생회로의 동작이 정지되며, 기준전압이 출력되지 않게 된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bandgap reference voltage generation circuit, which is mounted in a semiconductor device having a power down mode to power down not only an internal circuit of a semiconductor device but also a bandgap reference voltage generation circuit in a power down mode. Therefore, the operation of the bandgap reference voltage generation circuit is stopped in the power down mode, and the reference voltage is not output.

Description

파워다운기능을 구비한 밴드갭 기준전압발생회로Bandgap Voltage Reference Circuit with Power-Down Function

본 발명은 밴드갭 기준전압발생회로(band gap reference voltage generating circuit)에 관한 것으로서, 구체적으로는 파워다운모드(power down mode)를 갖는 반도체장치에 탑재되어 파워다운모드시 반도체 장치의 내부회로 뿐만 아니라 밴드갭 기준전압발생회로도 파워다운되는 기능을 갖는 밴드갭 기준전압발생회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a band gap reference voltage generating circuit. Specifically, the present invention is mounted on a semiconductor device having a power down mode, and not only an internal circuit of the semiconductor device in a power down mode. The bandgap reference voltage generator circuit also relates to a bandgap reference voltage generator circuit having a function of powering down.

종래의 반도체 장치에 탑재되는 밴드갭 기준전압발생회로는 해당되는 밴드갭 기준전압을 발생하여 반도체 장치의 내부 회로에 제공하였다. 그러나 현재의 반도체 장치는 그 전력 소모를 감소하기 위해 파워다운기능을 지원하도록 설계되고 있다. 이에 따라, 밴드갭 기준전압발생회로를 사용하는 다른 회로의 전력 소모를 줄이기 위해 파워다운기능을 갖는 밴드갭 기준전압발생회로가 제안되었다.The bandgap reference voltage generation circuit mounted in the conventional semiconductor device generates a corresponding bandgap reference voltage and provides it to the internal circuit of the semiconductor device. However, current semiconductor devices are designed to support a power down function to reduce their power consumption. Accordingly, a bandgap reference voltage generation circuit having a power down function has been proposed to reduce power consumption of other circuits using the bandgap reference voltage generation circuit.

도 1은 종래의 밴드갭 기준전압발생회로의 개략적인 구성을 보여주는 블록도이다.1 is a block diagram showing a schematic configuration of a conventional bandgap reference voltage generation circuit.

도 1에 도시된바와 같이, 종래의 밴드갭 기준전압발생회로(100)는 크게 스타트-업블록(110)과, 정전류발생블록(120)과, 기준전압발생블록(130)과, 파워다운블럭(140)으로 구성된다. 이러한 구성을 갖는 밴드갭 기준전압발생회로(100)는 반도체 장치내에 탑재되어 내부회로(300)에 해당되는 기준전압을 제공한다. 이 밴드갭 기준전압발생회로(100)의 상세회로가 첨부도면 도 2에 도시되어 있다.As shown in FIG. 1, the conventional bandgap reference voltage generation circuit 100 has a large start-up block 110, a constant current generation block 120, a reference voltage generation block 130, and a power down block. 140. The bandgap reference voltage generation circuit 100 having such a configuration is mounted in the semiconductor device to provide a reference voltage corresponding to the internal circuit 300. A detailed circuit of this bandgap reference voltage generator circuit 100 is shown in FIG.

도 2를 참조하여, 상기 스타트-업블록(110)은 NMOS트랜지스터 MN111이 턴온(turn on) 되면서 상기 정전류발생블록(120)을 구동시키며, 이 회로가 정상적인 동작을 할 때 PMOS트랜지스터 MP111 및 MP112에 의해 턴오프(turn off)된다.Referring to FIG. 2, the start-up block 110 drives the constant current generating block 120 while the NMOS transistor MN111 is turned on. When the circuit operates normally, the start-up block 110 is connected to the PMOS transistors MP111 and MP112. By turning off.

상기 정전류발생블록(120)은 PMOS트랜지스터 MP121, MP122 및 MP132가 전류 미러(current mirror)로 연결되고, 바이폴라 트랜지스터 Q121, Q122, Q123의 각 경로(path)에 흐르는 전류를 일정하게 흐르게 한다.The constant current generating block 120 is connected to a current mirror of the PMOS transistors MP121, MP122, and MP132, and allows a constant current to flow in each path of the bipolar transistors Q121, Q122, and Q123.

상기 기준전압발생블록(130)은 상기 정전류발생블록(120)의 PMOS트랜지스터 MP122와 전류미러로 연결되어 일정한 전류를 흐르게 하는 PMOS트랜지스터 MP132와, 기준전압을 발생시키는 저항 R131 및 바이폴라 트랜지스터 Q131로 구성된다.The reference voltage generating block 130 is composed of a PMOS transistor MP132 connected to the PMOS transistor MP122 of the constant current generating block 120 to a current mirror to flow a constant current, a resistor R131 and a bipolar transistor Q131 to generate a reference voltage. .

상기 파워다운블록(140)은 기준전압의 출력을 온/오프 시키는 NMOS트랜지스터 MN142와 바이패스 리플 캐패시턴스(bypass ripple capacitance)로 잡음을 제거하는 NMOS트랜지스터 MN25로 구성된다.The power down block 140 includes an NMOS transistor MN142 for turning on / off the output of a reference voltage and an NMOS transistor MN25 for removing noise with a bypass ripple capacitance.

그러나, 이상과 같은 종래의 밴드갭 기준전압발생회로는 파워다운모드시 기준전압을 인가 받는 회로는 파워다운되나, 밴드갭 기준전압발생회로 자체는 파워다운이 되지 못하므로 일정량의 전력 소모가 계속 발생되는 문제점이 있어 왔다.However, in the conventional bandgap reference voltage generation circuit as described above, the circuit receiving the reference voltage in the power down mode is powered down, but the bandgap reference voltage generation circuit itself is not powered down, so a certain amount of power consumption continues. There has been a problem.

본 발명의 목적은 상술한 문제점을 해결하기 위해 제안된 것으로서, 파워다운모드시 밴드갭 기준전압발생회로도 파워다운되어 전력소모가 발생되지 않는 밴드갭 기준전압발생회로를 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems, and to provide a bandgap reference voltage generation circuit in which power consumption is not generated because the bandgap reference voltage generation circuit is also powered down in the power down mode.

도 1은 종래의 밴드갭 기준전압발생회로의 개략적인 구성을 보여주는 블록도,1 is a block diagram showing a schematic configuration of a conventional bandgap reference voltage generation circuit;

도 2는 도 1에 도시된 밴드갭 기준전압발생회로의 상세 회로도,FIG. 2 is a detailed circuit diagram of the bandgap reference voltage generation circuit shown in FIG. 1;

도 3은 본 발명의 실시예예 따른 밴드갭 기준전압발생회로의 개략적인 구성을 보여주는 블록도,3 is a block diagram showing a schematic configuration of a bandgap reference voltage generation circuit according to an embodiment of the present invention;

도 4는 도 3에 도시된 밴드갭 기준전압발생회로의 상세 회로도.4 is a detailed circuit diagram of the bandgap reference voltage generation circuit shown in FIG.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

100, 200 : 밴드갭 기준전압발생회로110, 220 : 스타트-업블록100, 200: band gap reference voltage generating circuit 110, 220: start-up block

120, 230 : 정전류발생블록130, 240 : 기준전압발생블록120, 230: constant current generating block 130, 240: reference voltage generating block

140, 210 : 파워다운블록300 : 내부회로140, 210: Power down block 300: Internal circuit

(구성)(Configuration)

상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 스타트-업블록과, 정전류발생블록과, 기준전압발생블록을 포함하는 밴드갭 기준전압발생회로는 : 파워다운신호의 입력단으로 제1 레벨의 전압신호 입력시 상기 스타트-업블록을 구동시키고, 제2 레벨의 전압신호 입력시 상기 정전류발생블록의 구동을 정지시키는 파워다운블록을 포함하고; 상기 스타트-업블록은 상기 정전류발생블럭을 구동시키고; 상기 정전류발생블록은 상기 스타트-업블록에 의해 구동되고, 정전류의 발생 동작이 정상으로 되면 상기 스타트-업블록의 동작을 정지시키고; 상기 기준전압발생블록은 상기 정전류발생블록으로부터 정전류를 공급받아 소정의 기준전압을 출력하는 것을 특징으로 한다.According to a feature of the present invention for achieving the above object, a bandgap reference voltage generating circuit including a start-up block, a constant current generating block, and a reference voltage generating block includes: A power down block for driving the start-up block when a voltage signal is input and for stopping the driving of the constant current generating block when a voltage signal of a second level is input; The start-up block drives the constant current generating block; The constant current generation block is driven by the start-up block, and stops the operation of the start-up block when the generation operation of the constant current becomes normal; The reference voltage generation block may receive a constant current from the constant current generation block and output a predetermined reference voltage.

이 실시예에 있어서, 상기 파워다운블록은 상기 제1 레벨의 전압신호의 입력시 상기 스타트-업블록을 구동시키는 제1 도전형 트랜지스터와; 상기 제2 레벨의 전압신호의 입력시 상기 정전류발생블록의 구동을 정지시키는 제2 도전형 트랜지스터를 포함하는 것을 특징으로 한다.In this embodiment, the power down block comprises: a first conductivity type transistor for driving the start-up block upon input of the voltage signal of the first level; And a second conductivity type transistor for stopping the driving of the constant current generation block when the voltage signal of the second level is input.

(작용)(Action)

이상과 같은 본 발명에 의하면, 파워다운모드시 밴드갭 기준전압발생회로의 동작이 정지되며, 기준전압이 출력되지 않게 된다.According to the present invention as described above, the operation of the bandgap reference voltage generation circuit in the power down mode is stopped, the reference voltage is not output.

(실시예)(Example)

이하 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.DETAILED DESCRIPTION Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 실시예예 따른 밴드갭 기준전압발생회로의 개략적인 구성을 보여주는 블록도이고, 도 4는 도 3에 도시된 밴드갭 기준전압발생회로의 상세 회로도이다.3 is a block diagram showing a schematic configuration of a bandgap reference voltage generator circuit according to an embodiment of the present invention, and FIG. 4 is a detailed circuit diagram of the bandgap reference voltage generator circuit shown in FIG.

도 3에 도시된바와 같이, 본 발명의 실시예에 따른 밴드갭 기준전압발생회로(200)는 크게 파워다운블럭(210)과, 스타트-업블록(220)과, 정전류발생블록(230)과, 기준전압발생블록(240)으로 구성된다. 이러한 구성을 갖는 밴드갭 기준전압발생회로(200)는 반도체 장치내에 탑재되어 내부회로(300)에 해당되는 기준전압을 제공한다. 이 밴드갭 기준전압발생회로(200)의 상세회로가 첨부도면 도 4에 도시되어 있다.As shown in FIG. 3, the bandgap reference voltage generation circuit 200 according to the embodiment of the present invention includes a power down block 210, a start-up block 220, a constant current generation block 230, and the like. , The reference voltage generating block 240. The bandgap reference voltage generation circuit 200 having such a configuration is mounted in the semiconductor device to provide a reference voltage corresponding to the internal circuit 300. The detailed circuit of this bandgap reference voltage generator circuit 200 is shown in FIG.

도 4에 도시된바와 같이, 상기 파워다운블록(210)은 PMOS트랜지스터 MP211과, NMOS트랜지스터 MN211로 구성된다. 상기 스타트-업블록(220)은 PMOS트랜지스터 MP221, MP222, MP223, MP224와 NMOS트랜지스터 MN221로 구성된다. 상기 정전류발생블록(230)은 PMOS트랜지스터 MP231, MP232, MP233, MP234, MP235, MP236과 NMOS트랜지스터 MN231, MN232, MN233, MN234와 바이폴러 트랜지스터 Q231, Q232, 233 그리고 저항 R231, R232로 구성된다.As shown in FIG. 4, the power down block 210 includes a PMOS transistor MP211 and an NMOS transistor MN211. The start-up block 220 is composed of PMOS transistors MP221, MP222, MP223, MP224 and NMOS transistor MN221. The constant current generating block 230 is composed of PMOS transistors MP231, MP232, MP233, MP234, MP235, MP236 and NMOS transistors MN231, MN232, MN233, MN234, bipolar transistors Q231, Q232, 233, and resistors R231, R232.

상기 기준전압발생블록(240)은 PMOS트랜지스터 MP241, MP242, MP243과 NMOS트랜지스터 MN241, MN242, MN243, MN244, MN245, MN246, MN247, MN248과 저항 R241, R242로 구성된다.The reference voltage generating block 240 is composed of PMOS transistors MP241, MP242, MP243 and NMOS transistors MN241, MN242, MN243, MN244, MN245, MN246, MN247, MN248, and resistors R241, R242.

도 4를 참조하여, 각 블록의 동작을 살펴보면, 상기 파워다운블록(210)에서 파워다운신호(PWRDN) 입력단자에 하이레벨의 전압이 인가되면 회로전체가 동작을 정지하게 된다. 반대로 파워다운신호(PWRDN) 입력단자에 로우레벨의 전압이 인가되면 상기 스타트-업블록(220)이 구동되고, 상기 정전류발생블록(230)이 동작을 시작한다. 그리고 상기 정전류발생블록(230)이 정상적인 동작을 하게 되면 상기 스타트-업블록(220)은 더 이상 동작하지 않게 된다.Referring to FIG. 4, in operation of each block, when a high level voltage is applied to the power down signal PWRDN input terminal in the power down block 210, the entire circuit is stopped. On the contrary, when a low level voltage is applied to the power down signal PWRDN input terminal, the start-up block 220 is driven, and the constant current generating block 230 starts to operate. In addition, when the constant current generating block 230 operates normally, the start-up block 220 no longer operates.

상기 정전류발생블록(230)은 전류 미러로 구성되므로 각 패스를 흐르는 전류는 모두 같다. 여기서 각 패스를 흐르는 전류를 I1, I2, I3라 하여 흐르는 전류량을 구하면 하기 수학식 1과 같다.Since the constant current generating block 230 is composed of a current mirror, the current flowing through each path is the same. In this case, the current flowing through each path is calculated as I1, I2, and I3.

[수학식 1][Equation 1]

Figure kpo00001
Figure kpo00001

Figure kpo00002
Figure kpo00002

Figure kpo00003
Figure kpo00003

상기 수학식 1에서 Is는 포화전류(saturation current)이다.In Equation 1, Is is a saturation current.

상기 기준전압발생블록(240)은 차동증폭기 구조를 갖고 있어 버퍼 드라이버 의미로 사용된다. 즉, 최종출력인 기준전압(VREF)의 로드 임펙트(load impact)의 영향을 줄임으로써 보다 안정적인 전압을 출력할 수 있다. 최종 출력인 기준전압(VREF)은 차동증폭기 구조의 다른 한쪽 단의 노드전압과 동일하다. 그리고 파워다운모드시에 기준전압(VREF)을 출력하지 않는다.The reference voltage generation block 240 has a differential amplifier structure and is used as a buffer driver. That is, a more stable voltage can be output by reducing the influence of the load impact of the reference voltage VREF, which is the final output. The final output reference voltage (VREF) is equal to the node voltage at the other end of the differential amplifier structure. In the power-down mode, the reference voltage VREF is not output.

이상과 같은 본 발명에 의하면, 파워다운모드시 밴드갭 기준전압발생회로도 파워다운되어 전력소모가 발생되지 않는다.According to the present invention as described above, in the power-down mode, the bandgap reference voltage generation circuit is also powered down so that no power consumption occurs.

Claims (2)

스타트-업블록과, 정전류발생블록과, 기준전압발생블록을 포함하는 밴드갭 기준전압발생회로에 있어서:In a bandgap reference voltage generation circuit comprising a start-up block, a constant current generation block, and a reference voltage generation block: 파워다운신호의 입력단으로 제1 레벨의 전압신호 입력시 상기 스타트-업블록을 구동시키고, 제2 레벨의 전압신호 입력시 상기 정전류발생블록의 구동을 정지시키는 파워다운블록을 포함하고;A power down block for driving the start-up block when a voltage signal of a first level is input to an input terminal of a power down signal, and stopping driving of the constant current generating block when a voltage signal of a second level is input; 상기 스타트-업블록은 상기 정전류발생블럭을 구동시키고;The start-up block drives the constant current generating block; 상기 정전류발생블록은 상기 스타트-업블록에 의해 구동되고, 정전류의 발생 동작이 정상으로 되면 상기 스타트-업블록의 동작을 정지시키고;The constant current generation block is driven by the start-up block, and stops the operation of the start-up block when the generation operation of the constant current becomes normal; 상기 기준전압발생블록은 상기 정전류발생블록으로부터 정전류를 공급받아 소정의 기준전압을 출력하는 것을 특징으로 하는 밴드갭 기준전압발생회로.The reference voltage generation block is a band gap reference voltage generation circuit, characterized in that for receiving a constant current from the constant current generation block outputs a predetermined reference voltage. 제1항에 있어서,The method of claim 1, 상기 파워다운블록은The power down block is 상기 제1 레벨의 전압신호의 입력시 상기 스타트-업블록을 구동시키는 제1 도전형 트랜지스터와;A first conductivity type transistor for driving the start-up block upon input of the voltage signal of the first level; 상기 제2 레벨의 전압신호의 입력시 상기 정전류발생블록의 구동을 정지시키는 제2 도전형 트랜지스터를 포함하는 것을 특징으로 하는 밴드갭 기준전압발생회로.And a second conductive transistor configured to stop driving of the constant current generating block when the voltage signal of the second level is input.
KR1019970005699A 1997-02-25 1997-02-25 Band gap reference voltage generating circuit with power down function KR100240420B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970005699A KR100240420B1 (en) 1997-02-25 1997-02-25 Band gap reference voltage generating circuit with power down function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970005699A KR100240420B1 (en) 1997-02-25 1997-02-25 Band gap reference voltage generating circuit with power down function

Publications (2)

Publication Number Publication Date
KR19980068902A KR19980068902A (en) 1998-10-26
KR100240420B1 true KR100240420B1 (en) 2000-01-15

Family

ID=19497857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970005699A KR100240420B1 (en) 1997-02-25 1997-02-25 Band gap reference voltage generating circuit with power down function

Country Status (1)

Country Link
KR (1) KR100240420B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200134972A (en) 2019-05-24 2020-12-02 최애경 Cover for boundary stone of road and the building method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200134972A (en) 2019-05-24 2020-12-02 최애경 Cover for boundary stone of road and the building method thereof

Also Published As

Publication number Publication date
KR19980068902A (en) 1998-10-26

Similar Documents

Publication Publication Date Title
US6236194B1 (en) Constant voltage power supply with normal and standby modes
KR910001380B1 (en) Power switching circuitry
JPH0521534U (en) Bias voltage generator
JP2004312231A (en) Semiconductor integrated circuit device
JP3399433B2 (en) Reference voltage generation circuit
US6025707A (en) Internal voltage generator
JP2000242347A (en) Bias circuit of semiconductor integrated circuit
KR100319606B1 (en) Voltage down circuit
US6753707B2 (en) Delay circuit and semiconductor device using the same
KR100240420B1 (en) Band gap reference voltage generating circuit with power down function
JP2003114727A (en) Electric power source circuit
KR960009401A (en) Comparator circuit
JP3543509B2 (en) Voltage stabilization circuit
JP2000111867A (en) Liquid crystal driving power source circuit
KR970701947A (en) LOW LOSS INTEGRATED CIRCUIT WITH REDUCED CLOCK SWING
JP2007142698A (en) Startup circuit
JP3540872B2 (en) Starting circuit
JP2861693B2 (en) Comparator starting circuit
JP3395404B2 (en) Constant current circuit
JPH05101673A (en) Program circuit
KR100221658B1 (en) Dynamic bias circuit
JP3296079B2 (en) Bias circuit
KR100533526B1 (en) Start up circuit
KR100283411B1 (en) Negative Voltage Reset Circuit
KR0155939B1 (en) Band gap reference voltage circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071001

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee