KR100459389B1 - 디지털스틸카메라의보간회로 - Google Patents

디지털스틸카메라의보간회로 Download PDF

Info

Publication number
KR100459389B1
KR100459389B1 KR1019970050451A KR19970050451A KR100459389B1 KR 100459389 B1 KR100459389 B1 KR 100459389B1 KR 1019970050451 A KR1019970050451 A KR 1019970050451A KR 19970050451 A KR19970050451 A KR 19970050451A KR 100459389 B1 KR100459389 B1 KR 100459389B1
Authority
KR
South Korea
Prior art keywords
buffer
data
stored
static ram
signal
Prior art date
Application number
KR1019970050451A
Other languages
English (en)
Other versions
KR19990027920A (ko
Inventor
김세중
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019970050451A priority Critical patent/KR100459389B1/ko
Publication of KR19990027920A publication Critical patent/KR19990027920A/ko
Application granted granted Critical
Publication of KR100459389B1 publication Critical patent/KR100459389B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/646—Circuits for processing colour signals for image enhancement, e.g. vertical detail restoration, cross-colour elimination, contour correction, chrominance trapping filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Color Television Image Signal Generators (AREA)

Abstract

본 발명은 디지털 스틸 카메라의 신호 보간 회로에 관한 것으로 특히, 기존의 라인 메모리 대신에 외부에 스태틱 램(SRAM)을 사용하여 소정 영역의 화소들을 저장하고 그 저장된 화소들을 일정 영역별로 보간하여 화질을 개선함은 물론 에이직(ASIC)화를 용이하게 하여 제조 단가를 감소시킬 수 있도록 함에 목적이 있다. 이러한 목적의 본 발명은 씨씨디(201)의 출력 데이터를 디지털 변환하는 아날로그/디지털 변환기(202)와, 이 아날로그/디지털 변환기(202)의 출력 데이터를 순차적으로 저장하여 32비트의 데이터를 출력하는 선입선출 메모리(203)와, 이 선입선출 메모리(203)의 출력 데이터를 임의의 영역에 저장하는 스태틱 램(SRAM)(204)와, 이 스태틱 램(204)의 저장 데이터를 소정 블럭단위로 일시 저장하는 버퍼(205)와, 이 버퍼(205)의 출력 데이터를 일시 저장하는 버퍼(206)와, 이 버퍼(206)의 저장 데이터를 보간하는 신호 보간부(207)로 구성한다.

Description

디지털 스틸 카메라의 보간 회로
본 발명은 디지털 스틸 카메라(DSC ; Digital Still Camera)에 관한 것으로 특히, 씨씨디(CCD) 이미지 센서의 신호 보간에 관한 디지털 스틸 카메라의 보간 회로에 관한 것이다.
최근 디지털 스틸 카메라가 피씨(PC)의 화상 입력을 위한 장치로 사용되고 있다.
캠코더와 마찬가지로 디지털 스틸 카메라에서도 씨씨디(CCD)를 사용하고 있다.
캠코더에서는 주로 보색 필터를 사용한 인터레이스(interlace) 방식의 씨씨디를 사용하고 있으나 디지털 스틸 카메라에서는 주로 색상 재현성을 위주로 한 원색 필터를 사용한 순차 주사 방식의 씨씨디를 사용하고 있다.
캠코더 및 디지털 스틸 카메라에 모자익(Mosaic) 필터 타입의 씨씨디(CCD)를 사용하는 경우에는 주변 화소의 색 신호를 이용하여 각 화소의 원색신호(RGB)를 보간하게 된다.
이 경우 신호 보간을 위하여는 수평 라인의 화소를 저장할 수 있는 라인 메모리를 사용하여야 한다.
도1 은 일반적인 디지털 카메라의 신호 보간 회로의 블럭도로서 이에 도시된 바와 같이, 집광된 영상을 광량에 따라 전기적 신호로 변환하는 씨씨디(CCD)(101)와, 이 씨씨디(101)의 출력 신호를 디지털 변환하는 아날로그/디지털 변환기(102)와, 이 아날로그/디지털 변환기(102)의 출력 데이터를 순차적으로 1수평라인 지연하는 라인 메모리(103)(104)와, 상기 아날로그/디지털 변환기(102) 및 상기 라인 메모리(103)(104)의 출력 데이터를 입력으로 화소별로 보간하여 원색 신호(R,G,B)를 출력하는 신호 보간부(105)로 구성된다.
이와같은 종래 회로의 동작 과정을 설명하면 다음과 같다.
피사체에서 반사된 광이 집광되어 씨씨디(101)에 입사되면 그 씨씨디(101)는 광량에 비례하는 전기적 신호로 변환하며 그 전기적 신호는 아날로그/디지털 변환기(102)에서 디지털 신호로 변환되어진다.
상기 씨씨디(CCD)(101)는 모자익(mosaic) 타입의 씨씨디이다.
이때, 도2 와 같이 화소별로 디지털 변환된 아날로그/디지털 변환기(102)의 출력 데이터는 신호 보간부(105)에 직접 입력됨과 동시에 라인 메모리(103)(104)에서 순차적으로 1수평 라인(1H)씩 지연되어 상기 신호 보간부(105)에 입력되어진다.
이에 따라, 신호 보간부(105)는 화소별로 원색 신호(RGB)를 보간하여 출력하게 된다.
상기 신호 보간부(105)의 보간 동작을 도2 의 예시도를 참조하여 설명하면 다음과 같다.
화소(G12)의 위치에 대한 레드(red) 화소(R12)는 화소(R11)(R13)를 합산하여 그 평균치를 구함에 의해 아래의 식(1)과 같이 보간하여 구하게 된다.
Figure pat00001
또한, 화소(G21)의 위치에 대한 레드 화소(R21)의 경우도 아래의 식(2)와 같이 보간하여 구하게 된다.
Figure pat00002
그리고, 화소(B22)의 위치에 대한 레드 화소(R22)의 경우에는 주위의 화소(R11, R13,R31,R33)를 합산하여 그 평균값을 구함에 의해 아래의 식(3)과 같이 보간하여 구하게 된다.
Figure pat00003
한편, 화소(B22)의 위치에 대한 그린 화소(G22)의 경우에도 상기 식(3)과 같은 방식으로 보간하여 아래의 식(4)와 같이 구하게 된다.
Figure pat00004
화소(G23),(G32),(R33)의 위치에 대한 화소(B23),(B32),(B33)의 경우에도 상기와 마찬가지 방식으로 아래 식(5)(6)(7)과 같이 보간하여 구하게 된다.
Figure pat00005
즉, 모자익(Mosaic) 타입의 씨씨디(CCD)(101)는 도2 의 예시도에 도시된 바와 같이, 각 화소 위치별로 3개의 원색신호(R,G,B)중 하나의 원색신호만을 재현함으로 신호 보간부(105)에서 그 주변의 화소를 이용하여 보간함에 의해 화소별로 3개의 원색신호를 재현하게 된다.
그러나, 이러한 종래의 기술은 보간 등의 신호 처리를 위한 회로를 에이직(ASIC)화 할 경우 화소수가 증가함에 따라 라인 메모리의 크기도 증가하게 되며 또한, 보간 및 성능 향상의 효과를 높이기 위해서는 4개 이상의 라인 메모리를 사용하게 된다.
따라서, 종래에는 화소수 증가 또는 성능 향상의 경우 에이직(ASIC)의 게이트수가 증가하게 되어 라인 메모리를 내장하기 어렵게 하며 또한, 외부에 라인 메모리를 사용할 경우에도 전체적인 제조 단가가 상승하게 되는 문제점이 있다.
따라서, 본 발명은 종래의 문제점을 개선하기 위하여 기존의 라인 메모리 대신에 외부에 스태틱 램(SRAM)을 구비하여 소정 영역의 화소들을 저장하고 그 저장된 화소들을 일정 영역별로 보간하여 화질을 개선함은 물론 에이직(ASIC)화를 용이하게 하여 제조 단가를 감소시킬 수 있도록 창안한 디지털 스틸 카메라의 보간 회로를 제공함에 목적이 있다.
본 발명은 상기의 목적을 달성하기 위하여 디지털 스틸 카메라에 있어서, 촬상되어 디지털 변환된 데이터를 저장하는 메모리부와, 그 메모리부에 저장된 데이터를 소정 영역별로 일시 저장하는 버퍼부와, 이 버퍼부의 저장 데이터를 소정 영역에 대한 동시에 보간하는 신호 보간부를 포함하여 구성함을 특징으로 한다.
이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.
도3 은 본 발명의 실시예를 보인 블록도로서 이에 도시한 바와 같이, 집광된 광량에 따라 전기적 신호로 변환하는 씨씨디(201)와, 이 씨씨디(201)의 출력 데이터를 디지털 변환하는 아날로그/디지털 변환기(202)와, 이 아날로그/디지털 변환기(202)의 8비트 출력 데이터를 순차적으로 저장하여 32비트의 데이터를 출력하는 선입선출 메모리(203)와, 이 선입선출 메모리(203)의 출력 데이터를 임의의 영역에 저장하는 스태틱 램(SRAM)(204)와, 이 스태틱 램(204)의 저장 데이터를 소정 블럭단위로 일시 저장하는 버퍼(205)와, 이 버퍼(205)의 출력 데이터를 일시 저장하는 버퍼(206)와,
이 버퍼(206)의 저장 데이터를 보간하는 신호 보간부(207)로 구성한다.
이와같이 구성한 본 발명의 실시예에 대한 동작 및 작용 효과를 설명하면 다음과 같다.
피사체에서 반사된 광이 집광되어 씨씨디(201)에 입사되면 그 씨씨디(201)는 광량에 비례하는 전기적 신호로 변환하며 그 전기적 신호는 아날로그/디지털 변환기(202)에서 디지털 변환되어 8비트의 디지털 신호가 선입선출 메모리(203)에 출력되어진다.
이때, 선입선출 메모리(203)는 아날로그/디지털 변환기(202)에서의 8비트 디지털 신호를 순차적으로 저장하여 32비트의 신호를 스태틱 램(204)에 출력하게 된다.
이에 따라, 스태틱 램(204)에는 도7 과 같이 소정 영역별로 선입선출 메모리(203)에서의 출력 신호가 저장되어진다.
이때, 스태틱 램(204)에 저장되는 데이터는 동시에 버퍼(205)에도 저장되어진다.
이 후, 선입선출 메모리(203)의 출력 데이터가 스태틱 램(204)의 소정 영역 분량만큼 저장되고 동시에 버퍼(205)에 소정 영역 분량만큼이 모두 저장되면 그 버퍼(205)의 저장 데이터는 버퍼(206)에 저장되어진다.
이에 따라, 신호 보간부(207)는 버퍼(206)의 저장 데이터를 입력받아 보간 처리함에 의해 소정 화소에 대해 원색 신호(R,G,B)를 출력하게 된다.
이때, 신호 보간부(207)가 보간을 수행하는 동안 씨씨디(201)의 출력 신호를 디지털 변환하는 아날로그/디지털 변환기(202)의 출력 데이터가 8비트씩 선입선출 메모리(203)에 저장되어 32비트의 데이터로 출력되고 그 32비트의 출력 데이터는 스태틱 램(204)의 소정 영역에 저장됨과 동시에 버퍼(205)에 저장되어진다.
이 후, 스태틱 램(204)의 소정 영역에 데이터 저장이 종료되어 버퍼(205)에 소정 영역 분량의 데이터가 저장되면 버퍼(206)에 저장되고 그 버퍼(206)의 저장 데이터는 신호 보간부(207)에서 보간 처리되며 동시에 상기 스태틱 램(204)의 소정 영역에 데이터 저장 동작이 이루어진다.
상기와 같은 동작은 씨씨디(201)가 촬상한 한 화면분의 데이터에 대해 반복적으로 수행되며 한 화면분의 데이터에 대한 보간이 종료되면 다음 화면에 대한 동작이 상기와 동일한 과정으로 이루어진다.
상기의 과정을 도4～도7을 참조하여 설명하면 다음과 같다.
씨씨디(201)에 촬상된 한 화면의 데이터가 도4 의 예시도와 같은 경우 아날로그/디지털 변환기(202)가 각 화소별로 8비트의 신호로 디지털 변환하면 선입선출 메모리(203)는 4개의 화소를 저장하여 32비트의 데이터로 출력하게 된다.
우선, 씨씨디(201)에서의 화소 데이터(R00,G10,R20,G30)는 선입선출 메모리(203)를 통해 32비트 데이터가 되어 스태틱 램(204)의 영역(A1)에 저장된다.
이어서, 씨씨디(201)에서의 화소 데이터(R40,G50,R60,G70)는 선입선출 메모리(203)를 통해 32비트 데이터가 되어 스태틱 램(204)의 영역(A2)에 저장되고 화소 데이터(R80,G90,Ra0,Gb0)는 스태틱 램(204)의 영역(A3)에 저장된다.
상기와 같은 동일한 과정으로 한 라인에서 4개의 화소에 해당하는 씨씨디(201)의 출력 데이터가 선입선출 메모리(203)을 통해 32비트 데이터로 출력되어 스태틱 램(204)의 영역(A4,A5,A6)(A7,A8,A9)에 저장되어진다.
이 후, 씨씨디(201)의 화소 데이터(R03,B13,G23,B33)가 선입선출 메모리(203)을 통해 32비트 데이터로 출력되어 스태틱 램(204)의 영역(A7)에 저장되고 동시에 버퍼(205)의 영역(T00,T10,T20,T30)에 저장된다.
이어서, 스태틱 램(204)의 영역(A7,A4,A1)의 데이터가 순차적으로 읽혀져서 버퍼(205)에 출력되면 상기 버퍼(205)는 영역(T00,T10,T20,T30)의 데이터를 영역(T01,T11,T21,T31),(T02,T12,T22,T32),(T03,T13,T23,T33)으로 순차적으로 이동시키며 이러한 과정에 의해 상기 버퍼(205)의 영역이 채워지게 된다.
이러한 동작을 버퍼(205)의 푸시(push) 동작이라고 한다.
이에 따라, 도5 의 예시도와 같이 버퍼(205)의 영역이 모두 차면 버퍼(206)에 도6 의 예시도와 같이 일시 저장되고 신호 보간부(207)는 도6 의 예시도와 같이 버퍼(206)의 영역(P11,P21,P12,P22)에 대해 동시에 보간 처리를 수행하게 된다.
이때, 상기와 같이 버퍼(206)에 저장된 16개의 화소(R00～B33)에 대한 보간 처리를 수행하는 동안 선입선출 메모리(203)에 화소(G43,B53,G63,B73)가 순차적으로 입력되어 32비트의 데이터가 스태틱 램(204)의 영역(A11)에 저장되며 동시에 버퍼(205)의 영역(T00,T10,T20,T30)에 저장되어진다.
이어서, 스태틱 램(204)의 영역(A8,A5,A2)의 데이터가 순차적으로 읽혀져서 버퍼(205)에 출력되면 푸시 동작에 의해 상기 스태틱 램(204)의 영역(A2,A5,A8,A11)의 데이터가 저장되어진다.
이 후, 신호 보간부(207)에서 화소(R00～B33)에 대한 보간 동작이 종료됨과 동시에 버퍼(205)에 저장된 화소(R40～B73)에 대한 데이터가 버퍼(206)에 저장되어진다.
이에 따라, 신호 보간부(207)가 버퍼(206)에 저장된 화소(R40～B73)에 대해 보간을 수행하며 상기 신호 보간부(207)의 보간 동작 동안 선입선출 메모리(203)에 화소(G83,B93,Ga3,Gb3)가 입력되어 32비트 데이터가 스태틱 램(204)의 영역(A12)에 저장되며 동시에 버퍼(205)의 영역(T00,T10,T20,T30)에 저장되어진다.
이어서, 스태틱 램(204)의 영역(A9,A6,A3)의 데이터가 순차적으로 읽혀져서 버퍼(205)에 출력되면 푸시 동작에 의해 상기 스태틱 램(204)의 영역(A3,A6,A9,A12)의 데이터가 저장되어진다.
이에 따라, 화소(R40～B73)에 대한 보간이 종료되면 상기와 동일한 과정으로 화소(R80～Bb3)에 대한 데이터인 버퍼(205)의 저장 데이터가 버퍼(206)에 저장되며 신호 보간부(207)에서 상기 버퍼(206)의 영역(P11,P12,P21,P22)에 대해 보간을 수행하게 된다.
동시에, 씨씨디(201)의 출력 데이터인 이 화소(R04～Gb4)가 4개씩 선입선출 메모리(203)에서 32비트 데이터로 출력되어 스태틱 램(204)의 영역(A1,A2,A3)에 순차적으로 저장되고 이어서, 상기 씨씨디(201)의 출력 데이터인 화소(G05,B15,G25,B35)가 상기 선입선출 메모리(204)의 영역(A4)에 저장됨과 동시에 버퍼(205)의 영역(T00,T10,T20,T30)에 저장되어진다.
이때, 스태틱 램(204)의 영역(A1,A10,A7)의 저장 데이터가 순차적으로 버퍼(205)에 출력되어 그 버퍼(205)의 푸시 동작에 의해 저장되어진다.
이에 따라, 화소(R80～Bb3)에 대한 보간이 종료되면 버퍼(205)에 저장된 화소(R02～B35)의 데이터가 도6 의 예시도와 같이 버퍼(206)에 저장되고 신호 보간부(207)는 상기 버퍼(206)의 영역(P11,P12,P21,P22)에 대해 보간 처리를 수행하게 된다.
이때, 스태틱 램(204)의 영역(A5)에는 선입선출 메모리(203)를 통해 출력된 화소(G456,B55,G65,B75)에 대한 32비트 데이터가 저장되고 동시에 버퍼(205)의 영역(TOO,T10,T20,T30)에 저장되어진다.
따라서, 화소(R02～B35)에 대한 보간이 종료되면 버퍼(205)에 저장된 화소(R42～B75)의 데이터가 버퍼(206)에 저장되고 신호 보간부(207)에서 보간 처리되어진다.
상기와 같은 과정은 한 화면의 데이터에 대해 반복적으로 수행되어진다.
상기와 같은 동작에서 사용된 보간 알고리즘은 화소(B33,G43,G34,R44)에 대해 설명하면 신호 보간부(207)는 아래의 식과 같이 동시에 보간 처리를 수행하게 된다.
Figure pat00006
Figure pat00007
여기서, median 은 median filter 를 의미한다.
이 후, 상기와 같이 보간된 신호는 표시 장치 또는 플래시 메모리(Flash memory)에 출력되어진다.
상기에서 상세히 설명한 바와 같이 본 발명은 기존의 라인 메모리를 사용함이 없이 외부에 스태틱 램(SRAM)을 구비함으로써 에이직(ASIC) 설계 비용을 감소시킬 수 있고 또한, 여러 수평 라인을 이용하여 신호 처리를 수행함으로써 화질을 개선할 수 있는 효과가 있다.
도 1은 종래의 신호 보간 회로의 블럭도.
도 2는 도 1에서 씨씨디(CCD)에 촬상된 화소를 보인 예시도.
도 3은 본 발명의 실시예를 위한 회로의 블럭도.
도 4는 도 3에서 씨씨디(CCD)에 촬상된 화소를 보인 예시도.
도 5 및 도 6은 도 3에서 각각의 버퍼의 영역을 보인 예시도.
도 7은 도 3에서 스태틱 램의 영역을 보인 예시도.
* 도면의 주요부분에 대한 부호 설명 *
201 : 씨씨디(CCD) 202 : 아날로그/디지털 변환기(A/D)
203 : 선입선출 메모리(FIFO) 204 : 스태틱 램(SRAM)
205,206 : 버퍼 207 : 신호 보간부

Claims (1)

  1. 디지털 스틸 카메라에 있어서, 촬상되어 디지털 변환된 데이터를 저장하는 메모리부와, 그 메모리부에 저장된 데이터를 소정 영역별로 일시 저장하는 버퍼부와, 이 버퍼부의 저장 데이터를 소정 영역에 대해 동시에 보간하는 신호 보간부를 포함하여 구성함을 특징으로 하는 디지털 스틸 카메라의 신호 보간 회로.
KR1019970050451A 1997-09-30 1997-09-30 디지털스틸카메라의보간회로 KR100459389B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970050451A KR100459389B1 (ko) 1997-09-30 1997-09-30 디지털스틸카메라의보간회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970050451A KR100459389B1 (ko) 1997-09-30 1997-09-30 디지털스틸카메라의보간회로

Publications (2)

Publication Number Publication Date
KR19990027920A KR19990027920A (ko) 1999-04-15
KR100459389B1 true KR100459389B1 (ko) 2005-05-09

Family

ID=37302391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970050451A KR100459389B1 (ko) 1997-09-30 1997-09-30 디지털스틸카메라의보간회로

Country Status (1)

Country Link
KR (1) KR100459389B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940005101A (ko) * 1992-08-08 1994-03-16 강진구 비데오 카메라의 고화질화 장치
JPH06342273A (ja) * 1993-06-01 1994-12-13 Olympus Optical Co Ltd 画像表示装置
JPH07170461A (ja) * 1993-12-13 1995-07-04 Canon Inc 撮像装置
JPH09168157A (ja) * 1995-12-18 1997-06-24 Olympus Optical Co Ltd カラー画像撮像装置及びカラー画像撮像素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940005101A (ko) * 1992-08-08 1994-03-16 강진구 비데오 카메라의 고화질화 장치
JPH06342273A (ja) * 1993-06-01 1994-12-13 Olympus Optical Co Ltd 画像表示装置
JPH07170461A (ja) * 1993-12-13 1995-07-04 Canon Inc 撮像装置
JPH09168157A (ja) * 1995-12-18 1997-06-24 Olympus Optical Co Ltd カラー画像撮像装置及びカラー画像撮像素子

Also Published As

Publication number Publication date
KR19990027920A (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
JP4754939B2 (ja) 画像処理装置
JP2008199177A (ja) 画像処理装置およびその方法と電子カメラ
EP0861005A2 (en) One-chip color camera capable of restricting unwanted false color signal
JP2942903B2 (ja) ディジタル・カメラ信号処理装置
EP0975155A2 (en) Imaging apparatus and recording/reproducing apparatus
EP1764737A2 (en) Image processing and resizing
US7142236B2 (en) Digital zoom apparatus to perform zoom during successive changes in zoom magnification
US6631216B2 (en) Image interpolation apparatus
US20050134705A1 (en) Digital image processing apparatus and method thereof
JP3674420B2 (ja) 固体撮像装置
KR100459389B1 (ko) 디지털스틸카메라의보간회로
KR100719988B1 (ko) 화상 신호 처리 장치
US6020922A (en) Vertical line multiplication method for high-resolution camera and circuit therefor
KR100459390B1 (ko) 디지털스틸카메라의데시메이션회로
JPH08317346A (ja) ディジタルビデオ信号変換装置及び変換方法
JPH08317295A (ja) デジタル画像記録装置およびデジタル画像再生装置
US20090046176A1 (en) Video signal processing apparatus
JP4264602B2 (ja) 画像処理装置
JP7022544B2 (ja) 画像処理装置及び方法、及び撮像装置
JP3754803B2 (ja) 撮像装置
JP2006262382A (ja) 画像処理装置
JP2002359856A (ja) データ変換回路およびデジタル・カメラ
JP3463695B2 (ja) 撮影装置
JP3018297B2 (ja) カラー撮像装置
JP2006303693A (ja) 縮小画像の生成機能を備える電子カメラ

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070918

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee