KR100458768B1 - Method of forming a metal line in a semiconductor device - Google Patents

Method of forming a metal line in a semiconductor device Download PDF

Info

Publication number
KR100458768B1
KR100458768B1 KR10-2002-0077698A KR20020077698A KR100458768B1 KR 100458768 B1 KR100458768 B1 KR 100458768B1 KR 20020077698 A KR20020077698 A KR 20020077698A KR 100458768 B1 KR100458768 B1 KR 100458768B1
Authority
KR
South Korea
Prior art keywords
film
gas
forming
reactor
sih
Prior art date
Application number
KR10-2002-0077698A
Other languages
Korean (ko)
Other versions
KR20040050113A (en
Inventor
정철모
김연수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0077698A priority Critical patent/KR100458768B1/en
Publication of KR20040050113A publication Critical patent/KR20040050113A/en
Application granted granted Critical
Publication of KR100458768B1 publication Critical patent/KR100458768B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 소정의 구조가 형성된 반도체 기판 상부에 층간 절연막을 형성한 후 다마신 공정을 실시하여 상기 층간 절연막의 소정 영역에 다마신 패턴을 형성하는 단계와, 상기 다마신 패턴이 형성된 반도체 기판을 반응로에 인입하 후 상기 반응로에 SiH4가스와 H2가스를 유입시켜 프리클리닝 공정을 실시하는 단계와, 상기 반응로에 SiH4가스와 WF6가스를 유입시켜 상기 다마신 패턴을 포함한 전체 구조 상부에 W-Si막을 형성하는 단계와, 상기 반응로에 상기 SiH4가스와 WF6가스가 유입되는 상태에서 N2가스를 유입시켜 상기 W-Si막 상부에 W-Si-N막을 형성하는 단계와, 상기 반응로에서 전체 구조 상부에 텅스텐막을 형성한 후 연마 공정을 실시하여 금속 배선을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.The present invention relates to a method for forming a metal wiring of a semiconductor device, comprising: forming a damascene pattern in a predetermined region of the interlayer insulating film by forming an interlayer insulating film on a semiconductor substrate having a predetermined structure and then performing a damascene process; And introducing a semiconductor substrate on which the damascene pattern is formed into a reactor, and performing a precleaning process by introducing SiH 4 gas and H 2 gas into the reactor, and performing a SiH 4 gas and a WF 6 gas into the reactor. Forming a W-Si film on the entire structure including the damascene pattern by introducing an N 2 gas in a state in which the SiH 4 gas and WF 6 gas are introduced into the reactor; Forming a W-Si-N film on the upper portion, and forming a metal wiring by forming a tungsten film on the entire structure in the reactor and then performing a polishing process. The features.

Description

반도체 소자의 금속 배선 형성 방법{Method of forming a metal line in a semiconductor device}Method of forming a metal line in a semiconductor device

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히 다마신 패턴을 형성하고, 프리클리닝, W-Si막 형성, W-Si-N막 형성 및 W막 형성 공정을 단일 챔버에서 인시투로 실시하거나 구리막을 형성하여 금속 배선을 형성함으로써 디자인 룰이 작은 콘택 또는 비아에 금속층의 매립을 쉽게 하고, 인시투 공정이 가능하여 탁월한 금속 배선의 특성을 얻을 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming metal wirings in semiconductor devices, and in particular, to form damascene patterns, and to perform precleaning, W-Si film formation, W-Si-N film formation, and W film formation in a single chamber in situ By forming a metal wiring by forming a copper film or by forming a copper film, a metal layer can be easily embedded in a contact or via having a small design rule, and an in-situ process is possible to obtain excellent metal wiring characteristics. will be.

반도체 소자의 집적도가 증가함에 따라 금속 배선 공정은 기존의 식각 공정을 대신하여 다마신 방법으로 변화되고 있으며, 이에 대응하는 배리어 메탈 (barrier metal) 또는 확산 방지막의 도입이 필요하다.As the degree of integration of semiconductor devices increases, the metallization process is changed to a damascene method in place of the conventional etching process, and a barrier metal or a diffusion barrier layer corresponding thereto is required.

새로운 금속 배선의 물질로는 텅스텐과 CVD 또는 전기 도금법에 의해 형성하는 구리가 유력하고, 확산 방지막으로는 현재까지 CVD 방법으로 형성하는 TiN막이나 TaN막이 사용된다. 그러나, 콘택 또는 비아 사이즈가 0.2㎛×0.2㎛ 이하에서 TiN막이나 TaN막을 소자 공정에 적용하는데 다음과 같은 여러가지 문제점이 있다.Tungsten and copper formed by CVD or electroplating are a strong material for the new metal wiring, and a TiN film or TaN film formed by the CVD method is used as a diffusion barrier. However, there are various problems in applying a TiN film or a TaN film to an element process when the contact or via size is 0.2 µm x 0.2 µm or less.

첫째, 확산 방지막으로 TiN막을 사용하는 경우에는 콘택 또는 비아홀을 형성한 후 프리클리닝, IMP 방법에 의한 Ti막 형성, CVD 방법에 의한 TiN막 형성 및 어닐 공정을 실시한 후 구리를 형성해야 하므로 공정이 복잡하다. 그리고, 콘택 또는 비아 사이즈가 작은 경우 Ti막 및 TiN막의 두께 때문에 오버행이 발생하여 후속 구리 매립이 어렵다. 또한, IMP 방법으로 Ti막을 형성하는 공정 또는 CVD 방법으로 TiN막을 형성하는 공정에서 RF Ar 처리에 의하여 기판이 손상된다.First, in the case of using a TiN film as a diffusion barrier, a process is complicated because after forming a contact or via hole, copper is formed after precleaning, Ti film formation by an IMP method, TiN film formation by an CVD method, and annealing. Do. In addition, when the contact or via size is small, overhang occurs due to the thickness of the Ti film and the TiN film, and subsequent copper filling is difficult. In addition, the substrate is damaged by the RF Ar process in the process of forming the Ti film by the IMP method or the process of forming the TiN film by the CVD method.

둘째, 확산 방지막으로 TaN막을 사용하는 경우에는 콘택 또는 비아홀을 형성한 후 프리클리닝, IMP 방법에 의한 Ta막 형성, PVD 방법에 의한 TaN막 형성 및 어닐 공정을 실시한 후 구리를 형성해야 하므로 공정이 복잡하다. 그리고, 콘택 및 비아 사이즈가 작은 경우 Ta막 및 TaN막의 두께 때문에 오버행이 발생하여 후속 구리 매립이 어렵고, 메탈 콘택의 저항 확보가 어렵다.Second, in the case of using a TaN film as a diffusion barrier, the process is complicated because after forming a contact or via hole, copper must be formed after pre-cleaning, Ta film formation by the IMP method, TaN film formation by the PVD method, and annealing. Do. In addition, when the contact and via size are small, overhang occurs due to the thickness of the Ta film and the TaN film, which makes it difficult to bury subsequent copper and secure resistance of the metal contact.

세째, Ti 또는 Ta 기반의 배리어 메탈을 사용하는 경우에는 배선 물질인 금속층을 형성한 후 CMP 공정을 실시할 때 연마율의 차이가 커서 과도 연마가 불가피하다. 그리고, 텅스텐막의 경우 배리어 메탈로 사용되는 Ti막 또는 Ta막에 비해 연마율이 3∼5배 높다. 또한, 현재는 과도 연마에 의한 문제를 최소화하기 위해 2단계의 연마를 실시하는 것이 일반적이기 때문에 공정 수가 증가하게 되고, 이에 따라 비용이 증가하게 된다.Third, in the case of using a Ti or Ta-based barrier metal, excessive polishing is inevitable due to a large difference in polishing rate when the CMP process is performed after forming a metal layer as a wiring material. In the case of the tungsten film, the polishing rate is 3 to 5 times higher than that of the Ti film or the Ta film used as the barrier metal. In addition, it is now common to perform two-step polishing to minimize the problems caused by over-polishing, thus increasing the number of processes, thereby increasing the cost.

본 발명의 목적은 작은 콘택 사이즈에서도 매립 특성이 우수하며 콘택 저항과 배리어 특성이 우수하여 배선의 신뢰성을 향상시킬 수 있는 반도체 소자의 제조 방법을 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a semiconductor device, which is excellent in buried characteristics and excellent in contact resistance and barrier properties even in a small contact size, thereby improving the reliability of the wiring.

본 발명의 다른 목적은 금속 배선을 형성하기 위한 프리클리닝, 배리어 메탈 형성, 확산 방지막 형성 및 금속층 형성 공정을 단일 반응로에서 인시투로 실시함으로써 공정 단순화에 의한 비용을 절감할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는데 있다.It is another object of the present invention to reduce the cost of process simplification by performing pre-cleaning, barrier metal formation, diffusion barrier formation, and metal layer formation processes in situ in a single reactor for forming metal wirings. It is to provide a wiring forming method.

도 1(a) 내지 도 1(c)는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.1 (a) to 1 (c) are cross-sectional views of devices sequentially shown to explain a method for forming metal wirings of a semiconductor device according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

11 : 반도체 기판 12 : 층간 절연막11 semiconductor substrate 12 interlayer insulating film

13 : W-Si막 14 : W-Si-N막13: W-Si film 14: W-Si-N film

15 : 금속층 16 : 캐핑층15 metal layer 16 capping layer

본 발명에 따른 반도체 소자의 금속 배선 형성 방법은 소정의 구조가 형성된 반도체 기판 상부에 층간 절연막을 형성한 후 다마신 공정을 실시하여 상기 층간 절연막의 소정 영역에 다마신 패턴을 형성하는 단계와, 상기 다마신 패턴이 형성된 반도체 기판을 반응로에 인입하 후 상기 반응로에 SiH4가스와 H2가스를 유입시켜 프리클리닝 공정을 실시하는 단계와, 상기 반응로에 SiH4가스와 WF6가스를 유입시켜 상기 다마신 패턴을 포함한 전체 구조 상부에 W-Si막을 형성하는 단계와, 상기 반응로에 상기 SiH4가스와 WF6가스가 유입되는 상태에서 N2가스를 유입시켜 상기 W-Si막 상부에 W-Si-N막을 형성하는 단계와, 상기 반응로에서 전체 구조 상부에 텅스텐막을 형성한 후 연마 공정을 실시하여 금속 배선을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.The method for forming metal wirings of a semiconductor device according to the present invention includes forming a damascene pattern on a predetermined region of the interlayer insulating layer by forming an interlayer insulating layer on a semiconductor substrate having a predetermined structure and then performing a damascene process; Inserting the semiconductor substrate having the damascene pattern into the reactor and performing a precleaning process by introducing SiH 4 gas and H 2 gas into the reactor, and introducing SiH 4 gas and WF 6 gas into the reactor; Forming a W-Si film on the entire structure including the damascene pattern, and flowing N 2 gas in the state where the SiH 4 gas and the WF 6 gas are introduced into the reactor. Forming a W-Si-N film, and forming a metal wiring by forming a tungsten film on the entire structure in the reactor and then performing a polishing process. It is done.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며, 이 기술 분야에서 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한, 도면상에서 동일 부호는 동일 요소를 지칭한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and only the present embodiments are intended to complete the present disclosure and to those skilled in the art. It is provided to fully inform the scope of the invention. In addition, in the drawings, like reference numerals refer to like elements.

도 1(a) 내지 도 1(c)는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.1 (a) to 1 (c) are cross-sectional views of devices sequentially shown to explain a method of manufacturing a semiconductor device according to the present invention.

도 1(a)를 참조하면, 게이트 및 접합부를 형성하는 트랜지스터 또는 하부 금속 배선등의 소정의 구조가 형성된 반도체 기판(11) 상부에 층간 절연막(12)을 형성한다. 다마신 공정을 실시하여 층간 절연막(12)의 소정 영역에 다마신 패턴을 형성한다.Referring to FIG. 1A, an interlayer insulating layer 12 is formed on a semiconductor substrate 11 on which a predetermined structure such as a transistor or a lower metal wiring forming a gate and a junction is formed. A damascene process is performed to form a damascene pattern in a predetermined region of the interlayer insulating film 12.

도 1(b)를 참조하면, 다마신 패턴이 형성된 반도체 기판(11)을 반응로에 인입한 후 콘택 저항을 확보하기 위해 SiH4가스와 H2가스를 이용한 프리클리닝 공정을 실시하여 산화막 성분과 폴리머등을 제거한다. 그리고, 동일 반응로에서 SiH4가스와 WF6가스를 이용하여 다마신 패턴을 포함한 반도체 기판(11) 상부에 W-Si막(13)을 형성한다. 이때, W-Si막(13)은 콘택 저항과 절연막과 금속층의 계면 접착성을 강화시키기 위해 형성하는 것으로, WF6의 분압을 최소로 하여 F 이온에 의한 기판의 손상을 방지하도록 하며, W-Si막(13)의 두께는 하부의 접합 영역의 깊이와 콘택 사이즈에 따라 30∼200Å의 두께로 형성한다. SiH4가스와 WF6가스가 유입되는 상태에서 N2가스를 추가로 유입시켜 W-Si-N막(14)을 형성한다. 이때, W-Si-N막(14)은 이후 금속층의 확산을 방지하기 위해 형성하는 것으로, 하부의 접합 영역의 깊이와 콘택 사이즈에 따라 30∼200Å의 두께로 형성한다. 또한, 가스의 유량을 조절하여 비저항이 예를들어 콘택 사이즈가 0.2㎛×0.2㎛인 단위 면적당 1000μΩ 이하가 되도록 하고, N2의 유량을 조절하여 W-Si-N막(14)의 스트레스가 -1000∼+1000㎫이 되도록 조절한다. 한편, W-Si막(13) 및 W-Si-N막(14)은 WSi2상이 형성되도록 레시피를 조절하여 형성한다. 그리고, 전체 구조 상부에 금속층(15)을 형성하는데, 금속층(15)으로는 W막 또는 구리막을 형성한다. 이때, 금속층(15)으로 W막을 형성할 경우 동일 반응로에서 인시투로 형성할 수 있다.Referring to FIG. 1B, after the semiconductor substrate 11 having the damascene pattern is introduced into the reactor, a pre-cleaning process using SiH 4 gas and H 2 gas is performed to secure contact resistance. Remove the polymer. In the same reactor, the W-Si film 13 is formed on the semiconductor substrate 11 including the damascene pattern using SiH 4 gas and WF 6 gas. At this time, the W-Si film 13 is formed to enhance the contact resistance and the interfacial adhesion between the insulating film and the metal layer, and minimizes the partial pressure of WF 6 to prevent damage to the substrate by F ions. The thickness of the Si film 13 is formed in the thickness of 30-200 micrometers according to the depth and contact size of the lower junction area | region. In the state in which the SiH 4 gas and the WF 6 gas are introduced, the N 2 gas is further introduced to form the W-Si-N film 14. At this time, the W-Si-N film 14 is formed in order to prevent diffusion of the metal layer thereafter, and is formed to have a thickness of 30 to 200 kPa depending on the depth and contact size of the lower junction region. In addition, the flow rate of the gas is adjusted so that the specific resistance is, for example, 1000 μΩ or less per unit area of 0.2 μm × 0.2 μm, and the flow rate of N 2 is adjusted so that the stress of the W-Si-N film 14 is-. It adjusts so that it may become 1000- + 1000 Mpa. On the other hand, the W-Si film 13 and the W-Si-N film 14 is formed by adjusting the recipe so that the WSi 2 phase is formed. The metal layer 15 is formed on the entire structure, and the W layer or the copper layer is formed as the metal layer 15. In this case, when the W film is formed of the metal layer 15, it may be formed in-situ in the same reactor.

도 1(c)를 참조하면, CMP 공정을 실시하여 금속층(15), W-Si-N막(14) 및 W-Si막(13)을 연마한 후 전체 구조 상부에 질화막을 이용하여 캐핑층(16)을 형성하여 배선 공정을 완료한다.Referring to FIG. 1C, after the CMP process is performed to polish the metal layer 15, the W-Si-N film 14, and the W-Si film 13, a capping layer is formed by using a nitride film over the entire structure. (16) is formed to complete the wiring process.

상술한 바와 같이 본 발명에 의하면 다마신 패턴을 형성하고, 프리클리닝, W-Si막 형성, W-Si-N막 형성 및 W막 형성 공정을 단일 챔버에서 인시투로 실시하거나 구리막을 형성하여 금속 배선을 형성함으로써 디자인 룰이 작은 콘택 또는 비아에 금속층의 매립을 쉽게 하고, 인시투 공정이 가능하여 기존보다 탁월한 금속 배선의 특성을 얻을 수 있다. 또한 기존의 4개 공정을 1개 공정으로 줄이는 것을 물론 3개 장비에서 진행하던 공정을 1개 장비에서 실시할 수 있어 공정 수율을 향상시키고 장비 투자 관련, 생산 원가 문제도 최소화할 수 있다.As described above, according to the present invention, a damascene pattern is formed, and pre-cleaning, W-Si film formation, W-Si-N film formation, and W film formation are performed in-situ in a single chamber or a copper film is formed. By forming the wiring, it is easy to embed the metal layer in a contact or via having a small design rule, and the in-situ process is possible, thereby obtaining excellent metal wiring characteristics. In addition, the existing four processes can be reduced to one process, and the processes that were performed on three equipment can be performed on one equipment, thereby improving process yield and minimizing production cost problems related to equipment investment.

Claims (8)

소정의 구조가 형성된 반도체 기판 상부에 층간 절연막을 형성한 후 다마신 공정을 실시하여 상기 층간 절연막의 소정 영역에 다마신 패턴을 형성하는 단계;Forming a damascene pattern on a predetermined region of the interlayer insulating layer by performing an damascene process after forming an interlayer insulating layer on the semiconductor substrate having a predetermined structure; 상기 다마신 패턴을 형성한 후 프리클리닝 공정을 실시하는 단계;Performing a precleaning process after forming the damascene pattern; 상기 다마신 패턴을 포함한 전체 구조 상부에 W-Si막을 형성하는 단계;Forming a W-Si film on the entire structure including the damascene pattern; 상기 W-Si막 상부에 W-Si-N막을 형성하는 단계; 및Forming a W-Si-N film on the W-Si film; And 전체 구조 상부에 텅스텐막을 형성한 후 상기 텅스텐막, W-Si-N막 및 W-Si막을 연마하여 금속 배선을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.Forming a metal wiring by forming a tungsten film on the entire structure, and then polishing the tungsten film, the W-Si-N film and the W-Si film to form a metal wiring. 제 1 항에 있어서, 상기 프리클리닝 공정은 SiH4가스와 H2가스를 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The method of claim 1, wherein the precleaning step is performed using a SiH 4 gas and a H 2 gas. 제 1 항에 있어서, 상기 W-Si막은 SiH4가스와 WF6가스를 이용하여 30 내지 200Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The method of claim 1, wherein the W-Si film is formed to a thickness of 30 to 200 kPa using SiH 4 gas and WF 6 gas. 제 1 항에 있어서, 상기 W-Si-N막은 SiH4가스와 WF6가스 및 N2가스를 이용하여 30 내지 200Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The method of claim 1, wherein the W—Si—N film is formed to a thickness of 30 to 200 μm using SiH 4 gas, WF 6 gas, and N 2 gas. 제 4 항에 있어서, 상기 W-Si-N막은 상기 SiH4가스와 WF6가스 및 N2가스의 유량을 조절하여 단위 면적당 비저항이 1000μΩ 이하가 되도록 하고, 상기 N2의 유량을 조절하여 스트레스가 -1000 내지 +1000㎫이 되도록 조절하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The method of claim 4, wherein the W-Si-N film is to control the flow rate of the SiH 4 gas, WF 6 gas and N 2 gas so that the specific resistance per unit area is less than 1000μΩ, the flow rate of the N 2 by controlling the stress The metal wiring formation method of a semiconductor element characterized by adjusting so that it may be -1000 to +1000 Mpa. 삭제delete 제 1 항에 있어서, 상기 프리클리닝, 상기 W-Si막 형성, 상기 W-Si-N막 형성 및 텅스텐막 형성은 단일 반응로에서 인시투로 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The method of claim 1, wherein the precleaning, the W-Si film formation, the W-Si-N film formation, and the tungsten film formation are performed in-situ in a single reactor. . 소정의 구조가 형성된 반도체 기판 상부에 층간 절연막을 형성한 후 다마신 공정을 실시하여 상기 층간 절연막의 소정 영역에 다마신 패턴을 형성하는 단계;Forming a damascene pattern on a predetermined region of the interlayer insulating layer by performing an damascene process after forming an interlayer insulating layer on the semiconductor substrate having a predetermined structure; 상기 다마신 패턴이 형성된 반도체 기판을 반응로에 인입한 후 상기 반응로에 SiH4가스와 H2가스를 유입시켜 프리클리닝 공정을 실시하는 단계;Performing a pre-cleaning process by introducing the semiconductor substrate having the damascene pattern into the reactor and introducing SiH 4 gas and H 2 gas into the reactor; 상기 반응로에 SiH4가스와 WF6가스를 유입시켜 상기 다마신 패턴을 포함한 전체 구조 상부에 W-Si막을 형성하는 단계;Injecting SiH 4 gas and WF 6 gas into the reactor to form a W-Si film on the entire structure including the damascene pattern; 상기 반응로에 상기 SiH4가스와 WF6가스가 유입되는 상태에서 N2가스를 유입시켜 상기 W-Si막 상부에 W-Si-N막을 형성하는 단계; 및Forming a W-Si-N film on the W-Si film by introducing N 2 gas while the SiH 4 gas and WF 6 gas are introduced into the reactor; And 상기 반응로에서 전체 구조 상부에 텅스텐막을 형성한 후 상기 텅스텐막, W-Si-N막 및 W-Si막을 연마하여 금속 배선을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.Forming a metal wiring by forming a tungsten film on the entire structure in the reactor and then polishing the tungsten film, the W-Si-N film and the W-Si film to form a metal wiring. Way.
KR10-2002-0077698A 2002-12-09 2002-12-09 Method of forming a metal line in a semiconductor device KR100458768B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0077698A KR100458768B1 (en) 2002-12-09 2002-12-09 Method of forming a metal line in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0077698A KR100458768B1 (en) 2002-12-09 2002-12-09 Method of forming a metal line in a semiconductor device

Publications (2)

Publication Number Publication Date
KR20040050113A KR20040050113A (en) 2004-06-16
KR100458768B1 true KR100458768B1 (en) 2004-12-03

Family

ID=37344347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0077698A KR100458768B1 (en) 2002-12-09 2002-12-09 Method of forming a metal line in a semiconductor device

Country Status (1)

Country Link
KR (1) KR100458768B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025264A (en) * 1998-02-09 2000-02-15 United Microelectronics Corp. Fabricating method of a barrier layer
JP2000252285A (en) * 1999-03-01 2000-09-14 Nec Corp Manufacture of semiconductor device
KR20010063721A (en) * 1999-12-24 2001-07-09 박종섭 Method of forming a copper wiring in a semiconductor device
KR20020002811A (en) * 2000-06-30 2002-01-10 박종섭 METHOD OF FABRICATING COPPER-LINE UTILIZED Ti-Si-N FILM FOR PREVENTING DIFFUSION
KR20020095699A (en) * 2001-06-15 2002-12-28 주식회사 하이닉스반도체 Method for forming metal line in semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025264A (en) * 1998-02-09 2000-02-15 United Microelectronics Corp. Fabricating method of a barrier layer
JP2000252285A (en) * 1999-03-01 2000-09-14 Nec Corp Manufacture of semiconductor device
KR20010063721A (en) * 1999-12-24 2001-07-09 박종섭 Method of forming a copper wiring in a semiconductor device
KR20020002811A (en) * 2000-06-30 2002-01-10 박종섭 METHOD OF FABRICATING COPPER-LINE UTILIZED Ti-Si-N FILM FOR PREVENTING DIFFUSION
KR20020095699A (en) * 2001-06-15 2002-12-28 주식회사 하이닉스반도체 Method for forming metal line in semiconductor device

Also Published As

Publication number Publication date
KR20040050113A (en) 2004-06-16

Similar Documents

Publication Publication Date Title
US6492270B1 (en) Method for forming copper dual damascene
US6426289B1 (en) Method of fabricating a barrier layer associated with a conductor layer in damascene structures
EP0609635A1 (en) Tungsten liner process for simultaneous formation of integral contact studs and interconnect lines
US6297158B1 (en) Stress management of barrier metal for resolving CU line corrosion
KR100939773B1 (en) Metal line of semiconductor device and method for manufacturing the same
KR100762863B1 (en) METHOD OF FABRICATING COPPER-LINE UTILIZED Ti-Si-N FILM FOR PREVENTING DIFFUSION
KR100458768B1 (en) Method of forming a metal line in a semiconductor device
KR100924556B1 (en) Metal wiring of semiconductor device and method of manufacturing the same
KR20080114056A (en) Line of semiconductor device and method for manufacturing the same
US20020127849A1 (en) Method of manufacturing dual damascene structure
KR100652317B1 (en) Method for manufacturing metal pad of the semiconductor device
KR100744247B1 (en) Method for forming copper line
KR101090372B1 (en) method for fabricating metal line of the semiconductor device
KR100960929B1 (en) Metal wiring of semiconductor device and method of manufacturing the same
KR100462762B1 (en) Method for forming copper metal line of semiconductor device
US20050101120A1 (en) Method of forming local interconnect barrier layers
KR100373357B1 (en) Method for forming wiring using multi-step sputtering of aluminum in semiconductor device
KR100307827B1 (en) Metal wiring contact formation method of semiconductor device
KR100744669B1 (en) A method for forming damascene metal wire using copper
KR100283107B1 (en) Copper wiring formation method of semiconductor device
KR20100036008A (en) Method for forming metal wiring of semiconductor device
KR20030064257A (en) Semiconductor device
KR100935193B1 (en) Metal layer of semiconductor device and method for manufacturing the same
US20080160755A1 (en) Method of Forming Interconnection of Semiconductor Device
KR100626739B1 (en) Method for forming Al wire of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee