JP2000252285A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JP2000252285A JP2000252285A JP11053318A JP5331899A JP2000252285A JP 2000252285 A JP2000252285 A JP 2000252285A JP 11053318 A JP11053318 A JP 11053318A JP 5331899 A JP5331899 A JP 5331899A JP 2000252285 A JP2000252285 A JP 2000252285A
- Authority
- JP
- Japan
- Prior art keywords
- film
- barrier layer
- layer
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置の技術
分野に属するものであり、特に銅配線の形成工程に特徴
を有する半導体装置の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention belongs to the technical field of semiconductor devices, and more particularly to a method of manufacturing a semiconductor device having a feature in a process of forming a copper wiring.
【０００２】[0002]
【従来の技術及び発明が解決しようとする課題】半導体
装置におけるダマシン（Ｄａｍａｓｃｅｎｅ）銅配線形
成のための成膜法としてメッキが用いられている。メッ
キにより絶縁膜上に銅配線のための銅膜（Ｃｕ膜）を形
成する際には、Ｃｕ膜の形成に先立って、絶縁膜へのＣ
ｕの拡散防止のためのバリア層を形成すると共に、メッ
キの給電層としてのＣｕシード等のシード層を形成する
ことが必要である。特に、アスペクト比の高い溝や孔を
メッキで埋め込むためには、カバレッジのよいバリア層
及びシード層が必要である。2. Description of the Related Art Plating is used as a film forming method for forming a damascene copper wiring in a semiconductor device. When a copper film (Cu film) for copper wiring is formed on an insulating film by plating, the C film on the insulating film is formed prior to the formation of the Cu film.
It is necessary to form a barrier layer for preventing the diffusion of u and to form a seed layer such as a Cu seed as a plating power supply layer. In particular, in order to fill trenches and holes having a high aspect ratio by plating, a barrier layer and a seed layer having good coverage are required.
【０００３】図２は、従来の半導体装置製造方法におけ
るメッキによるダマシン銅配線の形成工程を示す図であ
る。FIG. 2 is a diagram showing a process of forming a damascene copper wiring by plating in a conventional semiconductor device manufacturing method.
【０００４】先ず、図２（ａ）に示されているように、
半導体基板（シリコン基板）２の表面上にシリコン酸化
膜４を形成し、該酸化膜４の表面に配線のための溝６を
形成する。次に、図２（ｂ）に示されているように、Ｔ
ａをスパッタで堆積させて膜厚５０ｎｍ程度のバリア層
８を形成する。バリア層８としては、Ｗ、ＴａＮ、Ｔｉ
Ｎ等をスパッタで堆積させたものを用いる場合もある。
次に、図２（ｃ）に示されているように、Ｃｕをスパッ
タで堆積させて膜厚１００ｎｍ程度のシードＣｕ層９を
形成する。次に、図２（ｄ）に示されているように、メ
ッキによりＣｕ膜１２を形成する。次に、図２（ｅ）に
示されているように、溝以外の領域の酸化膜４の表面上
のＣｕ膜１２、シードＣｕ層９及びバリア層８を化学機
械研磨（ＣＭＰ）により除去して、溝内にのみバリア層
８、シードＣｕ層９及びＣｕ膜１０を残して配線とす
る。[0004] First, as shown in FIG.
A silicon oxide film 4 is formed on the surface of a semiconductor substrate (silicon substrate) 2, and a groove 6 for wiring is formed on the surface of the oxide film 4. Next, as shown in FIG.
is deposited by sputtering to form a barrier layer 8 having a thickness of about 50 nm. As the barrier layer 8, W, TaN, Ti
In some cases, N or the like deposited by sputtering may be used.
Next, as shown in FIG. 2C, Cu is deposited by sputtering to form a seed Cu layer 9 having a thickness of about 100 nm. Next, as shown in FIG. 2D, a Cu film 12 is formed by plating. Next, as shown in FIG. 2E, the Cu film 12, the seed Cu layer 9, and the barrier layer 8 on the surface of the oxide film 4 in the region other than the groove are removed by chemical mechanical polishing (CMP). Thus, the wiring is formed by leaving the barrier layer 8, the seed Cu layer 9, and the Cu film 10 only in the groove.
【０００５】しかして、以上のような従来の方法では、
メッキの前にバリア層８の堆積に加えてシード層９の堆
積が必要となり、工程が複雑であるとともに、シード層
９のカバレッジ不良によりＣｕ膜１２での溝埋め込みが
不十分となることがある。また、バリア層８は、その形
成にスパッタを用いているので、カバレッジが不十分に
なりやすい。However, in the above conventional method,
Before plating, it is necessary to deposit the seed layer 9 in addition to the deposition of the barrier layer 8, which complicates the process and may cause insufficient filling of the groove in the Cu film 12 due to poor coverage of the seed layer 9. . Further, since the barrier layer 8 is formed by sputtering, the coverage tends to be insufficient.
【０００６】そこで、本発明の目的は、半導体装置のダ
マシン銅配線をメッキにより形成するに際して、前工程
としてのＣｕシード層の堆積を不要にして工程を簡単化
させると共にバリア層のカバレッジを向上させ、良好な
銅配線を形成することにある。SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to simplify the process by eliminating the need for depositing a Cu seed layer as a pre-process when forming a damascene copper wiring of a semiconductor device by plating, and to improve the coverage of a barrier layer. And to form a good copper wiring.
【０００７】[0007]
【課題を解決するための手段】本発明によれば、以上の
如き目的を達成するものとして、銅配線を有する半導体
装置を製造する方法であって、表面に配線用の溝を形成
した絶縁膜上にタングステンからなるバリア層を形成
し、該バリア層の表面を窒化処理して窒化タングステン
からなる窒化層を形成し、該窒化層上にメッキにより銅
膜を堆積させ、前記溝内に前記銅膜を含んでなる配線を
形成することを特徴とする、半導体装置の製造方法、が
提供される。According to the present invention, there is provided a method of manufacturing a semiconductor device having a copper wiring, which achieves the above object, comprising an insulating film having a wiring groove formed on a surface thereof. A barrier layer made of tungsten is formed thereon, a surface of the barrier layer is nitrided to form a nitrided layer made of tungsten nitride, a copper film is deposited on the nitrided layer by plating, and the copper is deposited in the groove. A method for manufacturing a semiconductor device, wherein a wiring including a film is formed is provided.
【０００８】本発明の一態様においては、前記バリア層
の形成をＣＶＤにより行う。本発明の一態様において
は、前記窒化処理をアンモニアガスまたはアンモニアプ
ラズマあるいは窒素プラズマを照射することで行う。本
発明の一態様においては、前記窒化層の厚さは２〜２０
０ｎｍである。本発明の一態様においては、前記メッキ
のメッキ浴として導電率０．００１〜０．１Ｓ／ｃｍの
ものを使用する。本発明の一態様においては、前記バリ
ア層、窒化層及び銅膜を前記絶縁膜の表面の前記溝以外
の領域においても形成し、前記銅膜の形成の後に前記溝
以外の領域における銅膜、窒化層及びバリア層の除去を
行う。本発明の一態様においては、前記溝以外の領域に
おける前記銅膜、窒化層及びバリア層の除去を化学機械
研磨により行う。本発明の一態様においては、前記絶縁
膜はシリコン酸化膜である。In one embodiment of the present invention, the barrier layer is formed by CVD. In one embodiment of the present invention, the nitriding treatment is performed by irradiation with ammonia gas, ammonia plasma, or nitrogen plasma. In one embodiment of the present invention, the thickness of the nitride layer is 2 to 20.
0 nm. In one embodiment of the present invention, a plating bath having a conductivity of 0.001 to 0.1 S / cm is used. In one embodiment of the present invention, the barrier layer, the nitride layer and the copper film are also formed in a region other than the groove on the surface of the insulating film, and after the formation of the copper film, a copper film in a region other than the groove. The nitride layer and the barrier layer are removed. In one embodiment of the present invention, the removal of the copper film, the nitride layer, and the barrier layer in a region other than the groove is performed by chemical mechanical polishing. In one embodiment of the present invention, the insulating film is a silicon oxide film.
【０００９】[0009]
【発明の実施の形態】以下、図面を参照しながら、本発
明による半導体装置の製造方法の実施の形態について説
明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an embodiment of a method for manufacturing a semiconductor device according to the present invention will be described with reference to the drawings.
【００１０】図１は、本発明による半導体装置の製造方
法の一実施形態を示す工程図である。FIG. 1 is a process chart showing one embodiment of a method of manufacturing a semiconductor device according to the present invention.
【００１１】先ず、図１（ａ）に示されているように、
電子回路素子が形成されたシリコン基板などの半導体基
板２の表面上にシリコン酸化膜４を形成し、該酸化膜４
の表面に配線のための溝６を形成する。First, as shown in FIG.
A silicon oxide film 4 is formed on a surface of a semiconductor substrate 2 such as a silicon substrate on which an electronic circuit element is formed.
Are formed on the surface of the substrate.
【００１２】酸化膜４はプラズマＣＶＤにより例えば１
μｍ厚に堆積することができる。酸化膜４の膜厚範囲と
しては例えば０．５〜２．０μｍを例示することができ
る。尚、酸化膜４の代わりに、その他の無機絶縁膜、あ
るいはベンゾシクロブテン（ＢＣＢ）樹脂やアモルファ
スカーボンなどの有機絶縁膜を使用することも可能であ
る。The oxide film 4 is formed, for example, by plasma CVD.
It can be deposited to a thickness of μm. The thickness range of the oxide film 4 may be, for example, 0.5 to 2.0 μm. Note that, instead of the oxide film 4, another inorganic insulating film or an organic insulating film such as benzocyclobutene (BCB) resin or amorphous carbon can be used.
【００１３】配線溝６の形成に際しては、酸化膜４の表
面にレジストを塗布してレジスト膜を形成し、該レジス
ト膜をフォトリソグラフィーで配線パターンに対応する
形状にパターニングしてレジストパターンを形成し、該
レジストパターンをマスクとして用い且つＣＨＦ3 を用
いて反応性イオンエッチング（ＲＩＥ）を行い、上記配
線パターンを酸化膜４に転写する。このとき、レジスト
パターンは、ＲＩＥによって除去される。配線溝６は、
例えば幅が０．２μｍであり深さが０．５μｍである。
配線溝６の幅の範囲としては例えば０．１〜１００μｍ
を例示することができ、配線溝６の深さの範囲としては
例えば０．２〜１．５μｍを例示することができる。When forming the wiring groove 6, a resist is formed by applying a resist on the surface of the oxide film 4 and patterning the resist film into a shape corresponding to the wiring pattern by photolithography to form a resist pattern. Then, reactive ion etching (RIE) is performed using the resist pattern as a mask and CHF 3 to transfer the wiring pattern to the oxide film 4. At this time, the resist pattern is removed by RIE. The wiring groove 6
For example, the width is 0.2 μm and the depth is 0.5 μm.
The range of the width of the wiring groove 6 is, for example, 0.1 to 100 μm.
The range of the depth of the wiring groove 6 is, for example, 0.2 to 1.5 μm.
【００１４】次に、図１（ｂ）に示されているように、
配線溝６の形成された酸化膜４の表面上に全面にバリア
層となるタングステン膜（Ｗ膜）８を形成する。このＷ
膜８の形成は、例えば低圧ＣＶＤにより、圧力１Ｔｏｒ
ｒで、基板温度４００〜５００℃で、ＷＦ6 を原料とし
てＳｉＨ4 を還元ガスとして用いて行われ、これにより
膜厚５０ｎｍのＷ膜を堆積することができる。バリア層
８の膜厚範囲としては例えば５〜５００ｎｍを例示する
ことができる。ＣＶＤによりバリア層８を形成するの
で、バリア層８のカバレッジは極めて良好である。Next, as shown in FIG.
A tungsten film (W film) 8 serving as a barrier layer is formed on the entire surface of the oxide film 4 on which the wiring groove 6 is formed. This W
The film 8 is formed by, for example, low pressure CVD at a pressure of 1 Torr.
r, at a substrate temperature of 400 to 500 ° C., using WF 6 as a raw material and SiH 4 as a reducing gas, whereby a W film having a thickness of 50 nm can be deposited. The thickness range of the barrier layer 8 may be, for example, 5 to 500 nm. Since the barrier layer 8 is formed by CVD, the coverage of the barrier layer 8 is very good.
【００１５】次に、図１（ｃ）に示されているように、
バリア層８の表面を窒化処理して窒化タングステンとな
した窒化層１０を形成する。この窒化処理は、例えば圧
力１Ｔｏｒｒで温度４００〜５００℃でアンモニアガス
を照射することにより、あるいは、圧力１Ｔｏｒｒで温
度３００℃でアンモニアプラズマを照射することにより
行うことができる。窒化処理により、バリア層８の表面
から数ｎｍの厚さの部分が窒化されて、窒化層１０が形
成される。窒化処理には、アンモニアプラズマに代えて
窒素プラズマを用いることも可能である。窒化層１０の
膜厚範囲としては例えば２〜２００ｎｍを例示すること
ができる。Next, as shown in FIG.
The surface of the barrier layer 8 is nitrided to form a nitrided layer 10 that is turned into tungsten nitride. This nitriding treatment can be performed, for example, by irradiating ammonia gas at a pressure of 1 Torr at a temperature of 400 to 500 ° C., or by irradiating ammonia plasma at a pressure of 1 Torr at a temperature of 300 ° C. By the nitriding treatment, a portion having a thickness of several nm from the surface of the barrier layer 8 is nitrided to form the nitrided layer 10. For the nitriding treatment, nitrogen plasma can be used instead of ammonia plasma. The thickness range of the nitride layer 10 is, for example, 2 to 200 nm.
【００１６】この窒化処理では、バリア層８の表面にお
ける酸化膜の形成を抑制しながら窒化膜の形成が行われ
る。即ち、アンモニアガス照射やアンモニアプラズマ照
射を用いる場合には、アンモニア中の水素によりバリア
層表面の酸化膜が還元され、窒素がバリア金属と結合し
て金属窒化膜を形成し、バリア層表面の酸化膜形成が阻
害される。また、窒素プラズマの照射を用いる場合に
は、水素による還元はないが、窒素がバリア金属と結合
して金属窒化膜を形成し、バリア層表面の酸化膜形成が
阻害される。In this nitriding treatment, a nitride film is formed while suppressing the formation of an oxide film on the surface of the barrier layer 8. That is, when using ammonia gas irradiation or ammonia plasma irradiation, the oxide film on the surface of the barrier layer is reduced by hydrogen in ammonia, and nitrogen is combined with the barrier metal to form a metal nitride film, and the oxidation of the surface of the barrier layer is performed. Film formation is inhibited. When irradiation with nitrogen plasma is used, reduction by hydrogen does not occur, but nitrogen bonds with a barrier metal to form a metal nitride film, and formation of an oxide film on the surface of the barrier layer is inhibited.
【００１７】窒化処理は、バリア層８の形成に続いて、
該バリア層８を外気に曝すことなく継続して減圧条件下
で行うことが好ましい。これにより、バリア層８の表面
への酸素供給をできるだけ少なくして酸化膜の形成を防
止し、効率よく窒化層１０を形成することができる。In the nitriding treatment, following the formation of the barrier layer 8,
It is preferable that the barrier layer 8 be continuously performed under reduced pressure without exposing the barrier layer 8 to the outside air. Thereby, the supply of oxygen to the surface of the barrier layer 8 is reduced as much as possible to prevent the formation of an oxide film, and the nitride layer 10 can be formed efficiently.
【００１８】次に、図１（ｄ）に示されているように、
窒化層１０上に硫酸銅メッキ浴を用いた電解メッキによ
り１０００ｎｍ厚さのＣｕ膜１２を形成する。Ｃｕ膜１
０の膜厚範囲としては例えば５００〜２０００ｎｍを例
示することができる。Next, as shown in FIG.
A 1000 nm-thick Cu film 12 is formed on the nitride layer 10 by electrolytic plating using a copper sulfate plating bath. Cu film 1
The film thickness range of 0 may be, for example, 500 to 2000 nm.
【００１９】電解メッキは、Ｃｕ膜１２の膜厚の均一性
向上の点から、Ｃｕシード層を形成する従来法で一般的
に使用されているよりも低い導電率のメッキ浴を用いて
行うのが望ましい。即ち、一般的には導電率０．５Ｓ／
ｃｍ以上のメッキ浴が使用されるが、本発明では導電率
０．００１〜０．１Ｓ／ｃｍ例えば０．０１Ｓ／ｃｍの
メッキ浴を使用することが好ましい。これは、本発明方
法でシードとして使用する窒化層１０の抵抗率が従来法
で使用されるＣｕシード層の抵抗率よりかなり高いの
で、高導電率のメッキ浴を使用するとメッキにおいて基
板周辺部に集中して電流が流れて、Ｃｕ膜１２が基板周
辺部に集中して付き、膜厚不均一性が大きくなりやす
い。そこで、比較的低い導電率のメッキ浴を用いること
で、基板面内でできるだけ均一に電流を流すようにする
のである。In order to improve the uniformity of the thickness of the Cu film 12, the electrolytic plating is performed using a plating bath having a lower conductivity than that generally used in the conventional method of forming a Cu seed layer. Is desirable. That is, in general, the conductivity is 0.5 S /
A plating bath having a conductivity of 0.001 to 0.1 S / cm, for example, 0.01 S / cm is preferably used in the present invention. This is because the resistivity of the nitride layer 10 used as a seed in the method of the present invention is considerably higher than the resistivity of the Cu seed layer used in the conventional method, so that when a plating bath having a high conductivity is used, the periphery of the substrate in plating is reduced. When the current flows in a concentrated manner, the Cu film 12 is concentrated on the periphery of the substrate, and the non-uniformity of the film thickness tends to increase. Therefore, by using a plating bath having a relatively low conductivity, the current is made to flow as uniformly as possible in the plane of the substrate.
【００２０】次に、図１（ｅ）に示されているように、
溝以外の領域の酸化膜４の表面上のＣｕ膜１２、窒化層
１０及びバリア層８を例えば化学機械研磨（ＣＭＰ）、
イオンミリング、あるいはウェッエッチにより除去し
て、溝内にのみバリア層８、窒化層１０及びＣｕ膜１２
を残して配線１４とする。尚、配線１４及び酸化膜４の
露出部分の上には、酸化膜４と同様な酸化膜その他の絶
縁膜を形成することができ、この絶縁膜に同様にして配
線を形成することができる。これにより、多層配線が得
られる。Next, as shown in FIG.
The Cu film 12, the nitride layer 10, and the barrier layer 8 on the surface of the oxide film 4 in the region other than the groove are formed by, for example, chemical mechanical polishing (CMP).
The barrier layer 8, the nitride layer 10, and the Cu film 12 are removed only in the trenches by removing them by ion milling or wet etching.
Are left as wiring 14. Note that an oxide film or another insulating film similar to the oxide film 4 can be formed on the exposed portions of the wiring 14 and the oxide film 4, and the wiring can be formed on the insulating film in the same manner. Thereby, a multilayer wiring is obtained.
【００２１】以上のようにして、バリア層８の表面を窒
化して窒化層１０を形成することで、メッキのためのＣ
ｕシード層の堆積が不要となる。これは、窒化層形成に
より、バリア層８の表面での酸化膜の形成を阻止し、窒
化層１０付きのバリア層８の抵抗値を低く保って均一な
電子供給を可能となすことで、この窒化層１０付のバリ
ア層８をメッキのためのシードとして利用することを可
能としているからである。即ち、バリア層としてのＷ膜
８そのままの表面上にＣｕメッキを行おうとしても、該
バリア層の表面に形成される酸化膜が均一な電子供給を
妨げ、良好なメッキＣｕ膜の堆積を阻害するので、この
阻害要因を除くためにバリア層８の形成に続いてその表
面に窒化層１０を形成しているのである。また、緻密な
窒化層１０がバリア層８のバリア性を更に高める。As described above, the surface of the barrier layer 8 is nitrided to form the nitrided layer 10, so that the C
The deposition of the u seed layer is not required. This is because the formation of a nitride layer prevents the formation of an oxide film on the surface of the barrier layer 8 and keeps the resistance value of the barrier layer 8 with the nitride layer 10 low, thereby enabling uniform electron supply. This is because the barrier layer 8 with the nitride layer 10 can be used as a seed for plating. That is, even if Cu plating is performed on the surface of the W film 8 as a barrier layer as it is, an oxide film formed on the surface of the barrier layer hinders uniform electron supply and hinders deposition of a good plated Cu film. Therefore, the nitride layer 10 is formed on the surface of the barrier layer 8 subsequent to the formation of the barrier layer 8 in order to eliminate this inhibiting factor. Further, the dense nitride layer 10 further enhances the barrier properties of the barrier layer 8.
【００２２】[0022]
【発明の効果】以上のように、本発明によれば、絶縁膜
上に形成したバリア層の表面を窒化処理して窒化層を形
成し、該窒化層上にメッキにより銅膜を堆積させるの
で、半導体装置のダマシン銅配線をメッキにより形成す
るに際して、前工程としてのＣｕシード層の堆積が不要
となり、製造工程が簡単化され、また、バリア層のカバ
レッジを向上させて、良好な銅配線を形成することがで
きる。As described above, according to the present invention, the surface of the barrier layer formed on the insulating film is nitrided to form a nitrided layer, and the copper film is deposited on the nitrided layer by plating. In forming a damascene copper wiring of a semiconductor device by plating, it is not necessary to deposit a Cu seed layer as a pre-process, which simplifies the manufacturing process, and also improves the coverage of the barrier layer to improve the quality of the copper wiring. Can be formed.
【図１】本発明による半導体装置の製造方法の一実施形
態を示す工程図である。FIG. 1 is a process chart showing one embodiment of a method for manufacturing a semiconductor device according to the present invention.
【図２】従来の半導体装置の製造方法を示す工程図であ
る。FIG. 2 is a process chart showing a conventional method for manufacturing a semiconductor device.
２ 半導体基板 ４ 酸化膜 ６ 溝 ８ バリア層（Ｗ膜） １０ 窒化層 １２ Ｃｕ膜 １４ 配線 Reference Signs List 2 semiconductor substrate 4 oxide film 6 groove 8 barrier layer (W film) 10 nitride layer 12 Cu film 14 wiring
フロントページの続き Ｆターム(参考） 4M104 BB04 BB18 BB33 DD16 DD44 DD45 DD52 DD65 DD77 DD82 DD89 FF13 FF16 HH13 HH20 5F033 HH11 HH19 HH34 MM01 MM08 MM13 PP09 PP27 QQ13 QQ14 QQ19 QQ48 QQ53 QQ78 QQ90 QQ98 RR01 RR04 RR21 SS15 WW00 WW02 XX02 XX04 XX33Continued on front page F-term (reference) 4M104 BB04 BB18 BB33 DD16 DD44 DD45 DD52 DD65 DD77 DD82 DD89 FF13 FF16 HH13 HH20 5F033 HH11 HH19 HH34 MM01 MM08 MM13 PP09 PP27 QQ13 QQ14 QQ19 QQ48 QQ53 QQ00 RQ90 WR01 XX33
Claims (8)
法であって、表面に配線用の溝を形成した絶縁膜上にタ
ングステンからなるバリア層を形成し、該バリア層の表
面を窒化処理して窒化タングステンからなる窒化層を形
成し、該窒化層上にメッキにより銅膜を堆積させ、前記
溝内に前記銅膜を含んでなる配線を形成することを特徴
とする、半導体装置の製造方法。1. A method for manufacturing a semiconductor device having copper wiring, comprising: forming a tungsten barrier layer on an insulating film having a wiring groove formed on a surface thereof; and nitriding the surface of the barrier layer. Forming a nitride layer made of tungsten nitride by sputtering, depositing a copper film on the nitride layer by plating, and forming a wiring including the copper film in the trench. .
ことを特徴とする、請求項１に記載の半導体装置の製造
方法。2. The method according to claim 1, wherein the barrier layer is formed by CVD.
ンモニアプラズマあるいは窒素プラズマを照射すること
で行うことを特徴とする、請求項１〜２のいずれかに記
載の半導体装置の製造方法。3. The method of manufacturing a semiconductor device according to claim 1, wherein the nitriding treatment is performed by irradiating ammonia gas, ammonia plasma, or nitrogen plasma.
ることを特徴とする、請求項１〜３のいずれかに記載の
半導体装置の製造方法。4. The method according to claim 1, wherein the thickness of the nitride layer is 2 to 200 nm.
００１〜０．１Ｓ／ｃｍのものを使用することを特徴と
する、請求項１〜４のいずれかに記載の半導体装置の製
造方法。5. A plating bath having a conductivity of 0.1.
The method for manufacturing a semiconductor device according to claim 1, wherein the semiconductor device has a thickness of 001 to 0.1 S / cm.
縁膜の表面の前記溝以外の領域においても形成し、前記
銅膜の形成の後に前記溝以外の領域における銅膜、窒化
層及びバリア層の除去を行うことを特徴とする、請求項
１〜５のいずれかに記載の半導体装置の製造方法。6. The barrier layer, the nitride layer and the copper film are also formed in a region other than the groove on the surface of the insulating film, and after the formation of the copper film, the copper film, the nitride layer and the copper film in a region other than the groove are formed. The method for manufacturing a semiconductor device according to claim 1, wherein the barrier layer is removed.
化層及びバリア層の除去を化学機械研磨により行うこと
を特徴とする、請求項６に記載の半導体装置の製造方
法。7. The method according to claim 6, wherein the removal of the copper film, the nitride layer, and the barrier layer in a region other than the trench is performed by chemical mechanical polishing.
を特徴とする、請求項１〜７のいずれかに記載の半導体
装置の製造方法。8. The method for manufacturing a semiconductor device according to claim 1, wherein said insulating film is a silicon oxide film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05331899A JP3271756B2 (en) | 1999-03-01 | 1999-03-01 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05331899A JP3271756B2 (en) | 1999-03-01 | 1999-03-01 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000252285A true JP2000252285A (en) | 2000-09-14 |
| JP3271756B2 JP3271756B2 (en) | 2002-04-08 |
Family
ID=12939383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05331899A Expired - Fee Related JP3271756B2 (en) | 1999-03-01 | 1999-03-01 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3271756B2 (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100398038B1 (en) * | 2000-12-18 | 2003-09-19 | 주식회사 하이닉스반도체 | Method of forming a metal wiring in a semiconductor device |
| KR100440476B1 (en) * | 2001-12-14 | 2004-07-14 | 아남반도체 주식회사 | Method for fabricating semiconductor device |
| KR100458768B1 (en) * | 2002-12-09 | 2004-12-03 | 주식회사 하이닉스반도체 | Method of forming a metal line in a semiconductor device |
| JP2007027460A (en) * | 2005-07-19 | 2007-02-01 | Sony Corp | Semiconductor device and manufacturing method thereof |
| JP2009512191A (en) * | 2005-10-07 | 2009-03-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Plating seed layer with oxygen / nitrogen transition region for improved barrier properties |
| JP2009527912A (en) * | 2006-02-21 | 2009-07-30 | アルスィメール | Method and composition for direct copper plating and filling to form interconnects in the manufacture of semiconductor devices |
| US7919862B2 (en) | 2006-05-08 | 2011-04-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing resistivity in interconnect structures of integrated circuits |
| US7956465B2 (en) | 2006-05-08 | 2011-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing resistivity in interconnect structures of integrated circuits |
| US8242016B2 (en) | 2007-05-14 | 2012-08-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Approach for reducing copper line resistivity |
-
1999
- 1999-03-01 JP JP05331899A patent/JP3271756B2/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100398038B1 (en) * | 2000-12-18 | 2003-09-19 | 주식회사 하이닉스반도체 | Method of forming a metal wiring in a semiconductor device |
| KR100440476B1 (en) * | 2001-12-14 | 2004-07-14 | 아남반도체 주식회사 | Method for fabricating semiconductor device |
| KR100458768B1 (en) * | 2002-12-09 | 2004-12-03 | 주식회사 하이닉스반도체 | Method of forming a metal line in a semiconductor device |
| JP2007027460A (en) * | 2005-07-19 | 2007-02-01 | Sony Corp | Semiconductor device and manufacturing method thereof |
| JP2009512191A (en) * | 2005-10-07 | 2009-03-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Plating seed layer with oxygen / nitrogen transition region for improved barrier properties |
| JP2009527912A (en) * | 2006-02-21 | 2009-07-30 | アルスィメール | Method and composition for direct copper plating and filling to form interconnects in the manufacture of semiconductor devices |
| US7919862B2 (en) | 2006-05-08 | 2011-04-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing resistivity in interconnect structures of integrated circuits |
| US7956465B2 (en) | 2006-05-08 | 2011-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing resistivity in interconnect structures of integrated circuits |
| US8426307B2 (en) | 2006-05-08 | 2013-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing resistivity in interconnect structures of integrated circuits |
| US8242016B2 (en) | 2007-05-14 | 2012-08-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Approach for reducing copper line resistivity |
| US8759975B2 (en) | 2007-05-14 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Approach for reducing copper line resistivity |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3271756B2 (en) | 2002-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7341946B2 (en) | Methods for the electrochemical deposition of copper onto a barrier layer of a work piece | |
| TWI236099B (en) | A method for depositing a metal layer on a semiconductor interconnect structure | |
| US7405157B1 (en) | Methods for the electrochemical deposition of copper onto a barrier layer of a work piece | |
| US20030116439A1 (en) | Method for forming encapsulated metal interconnect structures in semiconductor integrated circuit devices | |
| US6967157B2 (en) | Method of forming buried wiring in semiconductor device | |
| US7135403B2 (en) | Method for forming metal interconnection line in semiconductor device | |
| US20050124154A1 (en) | Method of forming copper interconnections for semiconductor integrated circuits on a substrate | |
| US7358612B2 (en) | Plasma treatment at film layer to reduce sheet resistance and to improve via contact resistance | |
| US20030218253A1 (en) | Process for formation of a wiring network using a porous interlevel dielectric and related structures | |
| JP3116897B2 (en) | Fine wiring formation method | |
| WO1999063593A1 (en) | Plasma treatment for ex-situ contact fill | |
| TWI827553B (en) | Ruthenium metal feature fill for interconnects | |
| US10224275B2 (en) | Copper interconnect structures | |
| JP4790162B2 (en) | Method for forming metal wiring of semiconductor element | |
| JP4339152B2 (en) | Method for forming wiring structure | |
| JP3271756B2 (en) | Method for manufacturing semiconductor device | |
| US20070077755A1 (en) | Method of forming metal wiring in a semiconductor device | |
| JP4790163B2 (en) | Method for forming metal wiring of semiconductor element | |
| JP4790156B2 (en) | Method for forming copper metal wiring of semiconductor element | |
| JP2005203569A (en) | Fabrication process of semiconductor device and semiconductor device | |
| KR100333712B1 (en) | A method for forming damascene type metal wire in semiconductor device | |
| US6602787B2 (en) | Method for fabricating semiconductor devices | |
| JP2019062190A (en) | Seed layers for copper interconnects | |
| JP2008085175A (en) | Semiconductor device manufacturing method, semiconductor device, substrate processing system, program, and storage medium | |
| KR20070066426A (en) | Method of forming metal line in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |