KR100451415B1 - 반도체 기판과 백금 전극간의 접착력 향상 방법 및반도체용 백금 전극 구조 - Google Patents

반도체 기판과 백금 전극간의 접착력 향상 방법 및반도체용 백금 전극 구조 Download PDF

Info

Publication number
KR100451415B1
KR100451415B1 KR10-2002-7001202A KR20027001202A KR100451415B1 KR 100451415 B1 KR100451415 B1 KR 100451415B1 KR 20027001202 A KR20027001202 A KR 20027001202A KR 100451415 B1 KR100451415 B1 KR 100451415B1
Authority
KR
South Korea
Prior art keywords
thin film
ion beam
semiconductor substrate
platinum electrode
tin
Prior art date
Application number
KR10-2002-7001202A
Other languages
English (en)
Other versions
KR20020026555A (ko
Inventor
고석근
조정
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Publication of KR20020026555A publication Critical patent/KR20020026555A/ko
Application granted granted Critical
Publication of KR100451415B1 publication Critical patent/KR100451415B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은 반도체 기판과, 상기 기판의 상면에 형성된 TiN/Ti 경사층 및 상기 경사층의 상면에 형성된 Pt 박막으로 이루어지는 반도체용 Pt 전극 구조를 제공한다. 또한, 본 발명은 반도체 기판 위에 Ti 배양층을 증착시키고, 상기 Ti 배양층 표면에 질소이온빔을 조사하고 반응성 가스를 불어넣어 TiN/Ti 경사층을 형성시키고, 상기 TiN/Ti 경사층 위에 Pt 박막을 증착하는 것으로 이루어지는 반도체 기판과 백금 전극간의 접착력 향상 방법을 제공한다.

Description

반도체 기판과 백금 전극간의 접착력 향상 방법 및 반도체용 백금 전극 구조{PLATINUM ELECTRODE STRUCTURE FOR SEMICONDUCTOR AND METHOD FOR ENHANCING ADHESION BETWEEN SEMICONDUCTOR SUBSTRATE AND PLATINUM ELECTRODE}
반도체 소자의 초고직접화를 위해서는 소자의 설계 뿐만 아니라 이들 소자를 구성하는 재료들의 특성 및 제조형태 등이 중요한 요소로 작용하고 있다. 특히 메모리소자 보다는 비메모리 소자나 논리소자에 있어서 여러 가지 전자부품을 하나의 기판위에 모식하는 첨단공정에는 기판과 산화막 그리고 전극간에 열적, 전기적으로 안정성이 요구된다. 기존에는 Al이 전극 물질로 많이 사용되고 있다.
한편, 최근들어 각광받고 있는 MEMS(Micro Electro Mechanical System)나 NVRAM(Non-Volatile Random Access Memory) 등과 같은 스마트 재료에는 전극으로 Pt를 많이 사용하고 있는데, 이는 Pt 자체가 갖고 있는 고유 물성인 높은 열적 안정성과 높은 화학적 안정성, 특히 산화가 잘 되지 않는 특성을 갖고 있기 때문이다. 하지만 기존의 스퍼터링법으로 실리콘웨이퍼 위에 또는 실리콘산화막 위에 Pt를 증착한 경우 접착력이 매우 낮아 쉽게 떨어져 나가는 단점이 있다. 실리콘 웨이퍼 위에 박막을 증착시킨 후 열을 가할 경우 박막과 기판 사이의 열팽창 계수 차이와 결정학적 성장 배향성이 다르기 때문에 쉽게 접착하기 못하기 때문이다.
따라서 접착력을 향상시키기 위해 완충 박막으로 TiN을 사용하고 있는데, TiN 박막은 주로 주상구조(Columnar Structure)의 형태로 실리콘웨이퍼 위에 성장되고 있다. 이들 주상들 사이의 경계가 온도가 증가하면 기판과 전극 사이에 존재하는 Ti는 기판이나 전극의 확산 경로로 작용한다. 또한 TiN 박막을 공기중에 노출시키면 표면과 입경계 사이에 티타늄 산화물을 형성하는 문제점이 있었다.
한편, 종래의 표면개질 방법은 수 백 keV의 에너지를 사용하기 때문에 이온빔을 발생시키는 장비가 매우 크고 또한 주변장치가 복잡하여 상용화할 수 없었고, 또한 개질하더라도 표면이 고에너지 입자에 의하여 손상되었다. 예를 들면 표면이 고에너지 상태로 변화함에 따라 고온에서의 조직 변화로 인한 기계적 성질의 약화 및 염산 등에 대한 내 화학성이 약화되는 등 여러 가지 문제점이 있었다.
본발명은 반도체 기판과 백금(Pt) 전극간의 접착력 향상 방법 및 반도체용 백금 전극 구조에 관한 것으로, 구체적으로는 실리콘 웨이퍼 또는 유리기판 위에 증착되는 Pt의 접착력을 향상시키기 위하여 완충막으로서 이온빔 보조 반응법을 이용하여 표면을 개질하여 TiN/Ti 경사층(gradient layer)을 형성하는 기술에 관련된다.
도 1은 질소이온빔을 Ti 표면에 조사시켰을 때 표면에 TiN/Ti 경사층이 형성되는 과정을 나타낸 모식도이다.
도 2는 본 발명에서 사용한 표면개질 장치를 나타내는 개략도이다.
도 3은 질소이온빔 보조 반응으로 Ti 표면을 개질한 후, 이온조사량 변화에 따른 표면 거칠기의 변화를 나타내는 그래프이다.
도 4a 내지 4d는 도 3의 표면 거칠기를 3차원으로 나타낸 AFM 이미지이다.
도 5는 이온 조사량이 1X1016ions/cm2, 이온빔 전류밀도가 1μA/cm2, 이온빔 에너지가 1keV 일 때, 반응성 가스인 질소가스의 주입량 변화에 따른 표면 거칠기의 변화를 나타내는 그래프이다.
도 6은 질소 이온빔 보조 반응법으로 처리한 시편과 처리하지 않은 시편의 스카치 테이프 테스트 결과를 나타낸 사진이다.
도 7은 질소 이온빔 보조 반응법으로 처리한 시편과 처리하지 않은 시편의 스카치 테이프 테스트 결과를 나타내는 사진이다.
도 8는 질소 이온빔 보조 반응법으로 처리한 시편의 이온조사량의 변화에 따른 접착 강도의 변화를 나타낸 그래프이다.
도 9a 내지 도 9d는 본 발명에 의해 표면개질한 시편을 열처리한 후 미세 구조의 단면을 나타내 사진으로,
도 9a는 100℃에서 1시간 열처리한 경우이고,
도 9b는 300℃에서 1시간 열처리한 경우이고,
도 9c는 500℃에서 1시간 열처리한 경우이고,
도 9d는 700℃에서 1시간 열처리한 경우이다.
도 10은 유리기간 위에 형성된 표면 개질시킨 Ti와 그 위에 형성된 Pt의 접착력을 테스트한 결과를 나타낸 사진이다.
본 발명의 목적은 낮은 에너지(수 keV)의 이온빔에 의하여 반도체 기판 위에 Ti을 증착하고 Ti 표면을 개질함으로써 Pt 박막과의 접착력을 향상시키며, 아울러 온도의 증가에 따른 계면의 영향을 억제하는데 있다.
또한 본 발명의 목적은 Ti 산화막의 생성을 최소화하면서 기판과 Ti 박막 사이에 백금의 열적 확산을 방지하며 접합력이 뛰어난 중간층을 제조하는데 있다.
상기 문제점을 해결하기 위하여, 본 발명은 반도체 기판과, 상기 기판의 상면에 형성된 TiN/Ti 경사층(gradient layer) 및 상기 경사층의 상면에 형성된 Pt 박막으로 이루어지는 반도체용 Pt 전극 구조를 제공한다. 상기 기판 제료로는 실리콘 뿐만 아니라 유리도 가능하며, 실리콘웨이퍼 위에 형성된 절연막 위에 TiN/Ti 경사층을 형성시킬 수도 있다. 또한, 본 발명은 반도체 기판 위에 Ti 배양층을 증착시키고, 상기 Ti 배양층 표면에 질소이온빔을 조사하고 반응성 가스를 불어넣어 TiN/Ti 경사층을 형성시키고, 상기 TiN/Ti 경사층 위에 Pt 박막을 증착하는 것으로 이루어지는 반도체 기판과 백금 전극간의 접착력 향상 방법을 제공한다. 상기 이온빔의 주입량은 1X1015∼ 1X1017ions/cm2가 적당하고, 이온빔의 가속 전압은 1keV의 범위가 적당하다. 또한 반응성 가스로는 질소를 사용하며, 질소 가스의 주입량은 0.1 ∼ 6 ml/min 의 범위가 적당하다. 또한 진공도는 1.5X10-4torr가 적당하다.
Ti박막위에 형성되는 질화물(경사진 TiN층)은 완충층으로 작용하여 Pt의 접착격을 증대시키고, 열적 안정성을 가져와 Ti계면에서의 확산 방지막으로 작용하며 응력을 감소시키게 된다. 본 발명에 의해 제조된 Pt 박막이 증착된 기판을 열처리하여 각 박막 간 계면의 영향을 고찰한 결과 온도에 안정하며 접차격이 그대로 유지됨을 알 수 있었다. 따라서 본 발명을 이용하여 반도체의 전극 형성이나 기타 전기 전자재료의 초박막소자 제조에 사용함으로써 전기전도도의 향상을 기대할 수 있다.
이온빔을 이용하여 세라믹, 유리등의 표면을 개질하는 방법은 이온빔을 사용한 고분자 표면 개질과는 개질되는 물질의 구조와 그 메카니즘(mechanism)에 있어서 근본적으로 상이한 차이를 가지고 있다.
이온빔을 이용한 고분자 표면 개질의 경우, 고분자와 에너지를 가진 이온빔 사이의 상호작용 과정(interaction process)을 구성하고 있는 고분자 결합(chain)들이 에너지를 가진 이온빔에 의해 결합 단절(chain scission)이 일어나고, 이후 이렇게 끊어진 사슬들이 서로 결합하는 가교현상 등이 발생한다. 여기에 산소 기체를 주위에 불어넣어 줌으로써 절단된 불안정한 결합(unstable chain)들이 존재하는 표면이 이들과 반응함으로써 일련의 화학 반으으로 인한 새로운 고분자 그룹들이 형성되게 된다. 선행 출원에서 이를 이온보조 반응법이라 명명하였으며, 대부분의 고분자 표면에서는 이러한 현상이 일어났음을 알 수 있었다.
이에 반하여 세라믹, 유리 등의 무기물 재료 표면의 경우에는 고분자에 비하여 결합력이 강한 공유결합이나 이온결합 등의 분자 결합상태를 유지함으로써 높은 표면 강도를 가지면서 결합력이 강한 고체 상으로 존재하고 있으므로, 이온빔에 의해 개질되는 표면의 결합 단절의 정도나 일종의 표면 손상이 고분자에 비하여 상대적으로 적다.
일반적으로 저에너지를 가진 입자를 무기물 표면, 특히 금속이나 세라믹 표면에 조사시키면 표면의 스트레스에 의하여 스트레인이 변화되거나 표면이 비정질화(amorphous)되는 등과 같이 결정구조 및 화학적 조성이 변화하게 된다. 예를 들어 질화알루미나(AlN) 표면에 이온빔을 조사하고, 동시에 산소를 표면에 불어넣어 주면, 질화 알루미나와는 다른 표면 구조로 변하고 또한 표면 스트레스가 변화하여 AlON 또는 Al2O3등의 다른 알루미늄 화합물층을 형성할 수 있다.
고분자 표면의 개질의 경우 표면의 친수성을 높이기 위하여, 수 keV 정도의 이온빔을 조사하여 표면을 세척(cleaning)하여 이 물질을 제거하거나, 어느 정도 표면의 거칠기를 증가시켜 표면 에너지를 증대시키는 방법과, 또는 위에서 서술한 바와 같이 산소를 동시에 불어넣어 주는 경우, 불안정한 고분자 사슬이나 자유 라디칼(free radical)과의 화학반응을 통하여 표면에 -C=O, -COOH 등과 같은 친수성 작용기(hydrophilic group)를 형성시키는 방식이 있다. 후자의 방식을 통하여 개질된 고분자의 경우 Al, Cu등과의 접착력이 월등히 증가하였는데 이러한 접착력의 증가는 친수성 작용기의 형성과 밀접한 관계를 가지고 있다.
이에 대하여 세라믹 표면에는 금속, 산소 등의 원자에 결합되고 있지 않은 부분, 즉 현수 결합(dangling bond)들이 존재하게 되고, 이러한 것으로 인하여 벌크(bulk)와는 다른 표면 전자구조, 스트레스/스트레인 등을 보여주고 있다. 따라서이온빔을 세라믹 표면에 입사시켜 주는 경우 이러한 결합이 끊어지거나 불안정하게 되고 이러한 상태에 반응성 가스를 불어넣어 주면, 금속-가스, 가스-가스간에 새로운 결합이 형성되어 모체와는 다른 화합물 상을 생성시킬 수 있다.
이하 도면을 참조하며 실시예를 통하여 본 발명의 내용 및 특징을 구체적으로 설명한다.
도 1a는 기판(1) 위에 형성된 Ti박막(2) 표면에 1 keV의 에너지를 가진 질소이온(3)들이 조사되면서 주의에 질소가스(4)를 불어넣어 줌으로써 표면에 TiN/Ti 경사층이 형성되는 과정을 나타낸 모식도이다. 그리고 이러한 박막의 표면개질로 인하여 도 1b와 같이 기존의 티타늄 금속 박막의 격자간 거리가 질소이온의 주입으로 인한 경사진 TiN으로 인하여 증가하며 이로 인한 원자밀도도 증가함을 알 수 있다. 도면부호 5는 TiN층 내의 Ti 격자간 거리를 나타내며, 도면부호 6은 Ti층 내의 Ti 격자간 거리를 나타낸다.
도 2는 Ti박막(13)의 표면을 질소 이온빔으로 표면개질하는 장치를 나타낸 개략도이다. 반응성가스(12)와 이온소스(10)로부터 이온건(11)에 의해 가속되어 1keV의 에너지를 갖는 지소 이온과의 충돌에 의하여 활성화된 Ti박막(13)의 표면 원자가 반응하여, TiN 또는 TiON 등의 결합을 형성한다. 장치의 한 쪽에는 진공펌프(4)가 있다.
실시예 1.
실리콘 웨이퍼 또는 상용 유리기판 위에 Ti 배양층을 형성하고 이를 아르곤이온빔 스퍼터링으로 증착한 Ti 박판위에 질소 이온빔 보조 반응법으로 이온 조사하였다. 증착조건은 다음과 같다. 챔버 내부의 진공도를 약 3X10-5Torr까지 유지 시킨 후, 작동 압력 1.2X10-4Torr, 질소 이온 2 ml/min을 냉음극 이온건(cold cathode ion gun)에 주입시키면서 이온빔 에너지를 1keV로 가하여 타겟인 티타늄 박막에 조하였다. 증착속도는 약 0.1Å/sec였고, 증착된 티타늄 박막은 200Å정도였다. 이렇게 형성된 티타늄 박막을 챔버 내부의 상측에 위치시킨 후, 질소 이온빔으로 조사하면서 질소이온을 상기 박막 주변에 불어 넣어주어 TiN/Ti 경사층을 제조하였다.
이렇게 형성된 박막의 표면 거칠기는 그 위에 증착되는 제3의 박막과의 접착력에 결정적인 영향을 미치므로 중요한 변수중에 하나이며, 도 3에 이온 조사량에 따른 시편의 표면 거칠기를 나타내었다. 일반적으로 다른 스퍼터링 법에 비하여 이온빔을 이용하여 형성된 박막은 대부분 표면 거칠기가 매우 낮고 매끄러운 면을 보여주고 있다. 그래프에서 보듯이 초기 표면개질하지 않은 경우 거칡기는 0.26 Å이었으나 이온빔 보조 반응법으로 조사량이 증가할수록 박막의 거칠기는 어느정도 일정하다가 1X1017ions/cm2으로 조사하였을 때 급격하게 증가함을 알 수 있었다. 이는 기출원된 고분자의 표면개질에서도 나타나 있듯이, 조사된 이온빔의 에너지 크기가 표면의 클리닝 단계를 넘어서 직접적으로 스퍼터링 현상이 일어나 표면 거칠기가 증가한 것으로 사료되며, 이는 입사 에너지와 기판의 구조적 형태를 이론적으로 계산한 값과 일치함을 알 수 있다.
도 4는 도 3의 이온 조사랑에 따른 표면 거칠기의 변화를 3차원 이미지로 나타낸 그림이다. (a)는 처리하지 않은 시편, (b)는 이온조사량 1X1015ions/cm2의 질소 이온으로 처리한 시편, (c)는 이온조사량 1X1016ions/cm2의 질소 이온으로 처리한 시편, (d)는 이온조사량 1X1017ions/cm2의 질소 이온으로 처리한 시편을 각각 나타낸다.
실시예 2.
이온 조사량은 1X1016ion/cm2로 고정하고 이온빔을 가속 에너지 1 keV로 조사하면서 주위에 불어넣어주는 질소가스의 양을 변화시키며 표면 거칠기를 조사하였다. 도 5는 질소가스의 양에 따른 표면 거칠기의 변화를 나타낸 그래프이다. 여기서 질소기체의 양이 증가함에 따라 표면이 비교적 매끄러운 모습을 볼 수 있으며 4 ml/min 이상의 기체를 주입시켰을 경우 오히려 표면 거칠기의 값은 증가함을 알 수 있다.
실시예 3.
아르곤 2 ml/min, 가속 에너지 1keV, 질소기체 주입량 6 ml/min의 조건으로 Ti 표면을 개질하여 형성된 TiN/Ti 경사막 위에 백금박막을 증착시킨 후, 스카치 테이프 테스트를 수행한 결과를 도 6에 나타내었다. (a)의 경우 기판 전체를 표면처리하지 않고 단순히 티타늄 박막만을 증착한 후 그 우이에 백금박막을 증착하였다. 백금박막과 티타늄박막간에 접착력이 전혀 없기 때문에 결과적으로 백금박막이 모두 벗겨져나갔음을 보이고 있다. 반면에 (b)의 경우는 본 발명의 방법대로 이르곤 이온빔 스퍼터링법으로 티타늄 박막을 증착한 후 기판의 절반을 알루미늄박으로 덮어서 이온빔 처리를 시키지 않고 나머지 반만 처리하였다. 테스트 한 결과, 처리하지 않은 부분은 왼쪽과 마찬가지로 모두 벗겨져 나갔지만, 이온빔 보조 반응법으로 처리한 부분의 경우는 백금박막과 TiN/Ti 경사막 및 실리콘 기판과 매우 접착이 잘되어 있음을 알 수 있다. 이는 조사된 아르곤 이온들이 티타늄 박막 표면위에 위치한 원자들과 충돌하여 어느 정도 여기가 된 상태에서 일부 결합을 끊은 이온들이 주위에 불어넣어 질소이온들과 반응하여 접착력이 높은 박막층을 형성하였다고 볼 수 있다.
실시예 4.
이온조사량을 변화 시키며 접착력 테스트를 실시하여 도 7에 나타내었다. 각각의 조건은 (a) 1X1015ions/cm2, (b) 5X1015ions/cm2, (c) 1X1016ions/cm2으로, 사진에서 보듯이 각각의 시편의 왼쪽 부분은 백금이 접착된 부분을 나타내고 있으며 오른쪽 부분은 처리하지 않은 부분으로서 백금박막이 모두 벗겨져 나갔음을 알 수 있다. 여기서 (a)시편과 (b)시편의 경우 이온빔 보조 반응법으로 처리된 부분의 백금 박막중 일부가 벗겨졌음을 보이고 있으나, (c)시편의 경우에는 매우 접착력이우수한 상태를 보이고 있다.
이온 조사량의 변화에 따른 스크래치(scratch) 테스트 결과를 도 8에 나타내었다. 직경 0.2mm의 구형 다이아몬드 팁(tip)을 사용하였으며, 팁의 방향을 이동하면서 연속적으로 하중을 증가시키면서 측정하였다. 그래프에서 보듯이 질소이온빔의 이온 조사량이 증가할수록 접착 강도는 증가하고 있으며, 5X1016ions/cm2에서 최대값을 나타내고 있고, 그 이상은 이온 조사량의 증가에 상관없이 접착 강도가 증가하지 않았다.
실시예 5.
질소 이온 조사량이 1X1016ions/cm2, 이온빔 전류밀도가 1μA/cm2, 질소 기체를 4 ml/min 불어넣어주며 이온빔 에너지를 1keV로 처리한 시편을 열처리한 후 미세 구조의 단면을 조사하였다. 도 9a는 100℃에서 1시간 열처리, 도 9b는 300℃에서 1시간 열처리, 도 9c는 500℃에서 1시간 열처리, 도 9d는 700℃에서 1시간 열처리한 경우에 각각 해당한다. 일반적으로 온도가 증가함에 따라 기판과 박막 사이에 확산이 발생하여 계면에서 열적 스파이크나 힐록(hillock) 현상 등이 생기나, 본 발명으로 처리한 박막의 계면에서는 온도가 증가하여도 이러한 현상은 없음을 알 수 있다.
실시예 6.
본 발명의 또 다른 실시예로서, 유리기판 위에 티타늄 박막을 증착한 후 이를 질소 이온빔으로 표면개질하고 그 위에 백금 박막을 증착하였다. 티타늄과 백금의 접착력을 테스트하여 그 결과를 도 10에 나타내었다.
여기서 사용한 첩착력 테스트는 스카치 테이프 테스트를 거친 후 처리하지 않은 시편과 처리한 시편을 비이커에 담고 여기에 물을 부어 약 120℃온도에서 약 6시간 끓인 후 서냉하여 다시 스카치 테이프 테스트를 한 후 결과를 나타낸 실험이다. 그림에서 보듯이 처리하지 않은 시편의 경우(a) 그대로 백금 박막이 벗겨져 나갔음을 알 수 있으며 질소 이온빔 보조 반응법으로 처리한 시편의 경우(b)에는 그대로 박막이 접착하여 있음을 알 수 있다. 이러한 결과는 질소이온이 백금박막을 접착시키는데 중요한 역할을 하고 있으며 티타늄 금속박막을 처리하는데 적절한 에너지가 부여되었음을 알 수 있다.
본 발명에 의하면 반도체 기판 위에 증착되는 Pt전극의 접착력을 향상시키며, 아울러 온도의 증가에 따른 계면의 영향이 감소된다. 또한 중간층인 Ti박막의 산화가 방지되며 기판과 Ti 박막사이에 백금의 열적 확산이 방지된다. 본 발명은 Ti의 표면만을 질소를 이용하여 개질하는 것이기 때문에 거의 모든 반도체 공정에 적용될 수 있다. 특히 본 발명은 수 keV의 비교적 낮은 에너지로 표면을 개질하기 때문에, 이온빔의 에너지 크기에는 실제로 제한이 없을 뿐만 아니라 장치도 대폭 간소화할 수 있다. 또한 표면을 거의 손상시키지 않고 기판과 백금 전극간의 접착력을 향상시킬 수 있을 뿐만 아니라 고온에서도 안정한 표면개질이 가능하다.

Claims (10)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 반도체 기판 위에 Ti 배양층를 증착시키고,
    상기 Ti 배양층 표면에 질소이온빔을 조사하고 반응성 가스를 불어넣어 TiN/Ti 경사층을 형성시키고,
    상기 TiN/Ti 경사층 위에 Pt 박막을 증착하는 것으로 이루어지며,
    상기 이온빔의 주입량은 1X1015∼ 1X1017ions/cm2인 것을 특징으로 하는 반도체 기판과 백금 전극간의 접착력 향상 방법.
  6. 삭제
  7. 제 5 항에 있어서, 상기 이온빔의 가속 가압은 1keV인 것을 특징으로 하는 반도체 기판과 백금 전극간의 접착력 향상 방법.
  8. 제 5 항에 있어서, 상기 반응성 가스는 질소인 것을 특징으로 하는 반도체 기판과 백금 전극간의 접착력 향상 방법.
  9. 제 5 항에 있어서, 상기 반응성 가스의 주입량은 0.1 ∼ 6 ml/min인 것을 특징으로 하는 반도체 기판과 백금 전극간의 접착력 향상 방법.
  10. 제 5 항에 있어서, 1.5X10-4torr의 진공도를 유지하는 것을 특징으로 하는 반도체 기판과 백금 전극간의 접착력 향상 방법.
KR10-2002-7001202A 2000-06-01 2000-06-01 반도체 기판과 백금 전극간의 접착력 향상 방법 및반도체용 백금 전극 구조 KR100451415B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2000/000573 WO2001093320A1 (en) 2000-06-01 2000-06-01 Platinum electrode structure for semiconductor and method for enhancing adhesion between semiconductor substrate and platinum electrode

Publications (2)

Publication Number Publication Date
KR20020026555A KR20020026555A (ko) 2002-04-10
KR100451415B1 true KR100451415B1 (ko) 2004-10-07

Family

ID=19198221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7001202A KR100451415B1 (ko) 2000-06-01 2000-06-01 반도체 기판과 백금 전극간의 접착력 향상 방법 및반도체용 백금 전극 구조

Country Status (2)

Country Link
KR (1) KR100451415B1 (ko)
WO (1) WO2001093320A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060020030A (ko) 2004-08-30 2006-03-06 삼성에스디아이 주식회사 도너 기판의 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3407204B2 (ja) * 1992-07-23 2003-05-19 オリンパス光学工業株式会社 強誘電体集積回路及びその製造方法
JPH0945877A (ja) * 1995-07-31 1997-02-14 Matsushita Electron Corp 容量素子の製造方法
JPH08248442A (ja) * 1995-03-13 1996-09-27 Toshiba Corp 液晶表示装置

Also Published As

Publication number Publication date
WO2001093320A1 (en) 2001-12-06
KR20020026555A (ko) 2002-04-10

Similar Documents

Publication Publication Date Title
KR100288500B1 (ko) 질화물 표면의 개질방법 및 이에 의해 표면개질된질화물
US6300641B1 (en) Process for modifying surfaces of materials, and materials having surfaces modified thereby
US6541079B1 (en) Engineered high dielectric constant oxide and oxynitride heterostructure gate dielectrics by an atomic beam deposition technique
US8859393B2 (en) Methods for in-situ passivation of silicon-on-insulator wafers
US8563076B2 (en) Substrate structure and method of forming the same
JP2001515965A (ja) 薄膜の蒸着方法
JP2003264270A (ja) ウェハ材料の劈開方法
TWI530985B (zh) 永久接合晶圓的方法
TWI590341B (zh) 晶圓永久結合之方法及裝置
EP2368282B1 (en) Process of forming protecting layer by particles having low energy
JP3124508B2 (ja) 窒化物表面の改質方法及びその方法により表面改質された窒化物
KR100451415B1 (ko) 반도체 기판과 백금 전극간의 접착력 향상 방법 및반도체용 백금 전극 구조
EP1258029B1 (fr) Procede de traitement d'une surface de diamant et surface de diamant correspondante
Watanabe et al. Surface oxidation of aluminium nitride thin films
US5418017A (en) Method of forming oxide film
Bauerle et al. Laser processing and chemistry: applications in nanopatterning, material synthesis and biotechnology
RU2306631C2 (ru) Способ импульсно-лазерного получения тонких пленок материалов с высокой диэлектрической проницаемостью
Kikuchi et al. Deposition of PZT thin films by excimer laser ablation for piezoelectric application
Kim et al. Self-tailored one-dimensional ZnO nanodot arrays formed by metalorganic chemical vapor deposition
Tan et al. Laser annealing of silicon nanocrystal films formed by pulsed-laser deposition
JPH05213695A (ja) ダイヤモンド薄膜の堆積方法
JP2010189234A (ja) 低応力・拡散バリアー膜を備えた熱伝導部材
KR100372750B1 (ko) 표면 및 결합특성이 향상된 질화알루미늄(ａｉｎ) 박막의 제조방법
Koh et al. Surface modification of polymer by ion assisted reaction in reactive gases environment
Ruffell et al. Formation of ordered arrays of gold particles on silicon and silicon-dioxide by nanoindentation patterning

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120910

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141219

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150923

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160919

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee