KR100449232B1 - 다중화 제어기용 펄스 보우팅 방법 - Google Patents

다중화 제어기용 펄스 보우팅 방법 Download PDF

Info

Publication number
KR100449232B1
KR100449232B1 KR10-2001-0076249A KR20010076249A KR100449232B1 KR 100449232 B1 KR100449232 B1 KR 100449232B1 KR 20010076249 A KR20010076249 A KR 20010076249A KR 100449232 B1 KR100449232 B1 KR 100449232B1
Authority
KR
South Korea
Prior art keywords
controller
control
output
multiplexing
pulse
Prior art date
Application number
KR10-2001-0076249A
Other languages
English (en)
Other versions
KR20030045507A (ko
Inventor
김석주
이종무
김국헌
박민국
권순만
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR10-2001-0076249A priority Critical patent/KR100449232B1/ko
Publication of KR20030045507A publication Critical patent/KR20030045507A/ko
Application granted granted Critical
Publication of KR100449232B1 publication Critical patent/KR100449232B1/ko

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00Safety arrangements
    • G05B9/02Safety arrangements electric
    • G05B9/03Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B11/00Automatic controllers
    • G05B11/01Automatic controllers electric
    • G05B11/26Automatic controllers electric in which the output signal is a pulse-train
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/20Pc systems
    • G05B2219/22Pc multi processor system
    • G05B2219/2214Multicontrollers, multimicrocomputers, multiprocessing

Abstract

본 발명은 펄스를 제어출력으로 하는 제어기와 보우터 구조를 가진 다중화 시스템에서 한 개의 제어기만 있는 제어 효과를 낼 수 있는 다중화 제어기용 펄스 보우팅 방법을 제공하고자 한다.
본 발명에 따른 다중화 제어기용 펄스 보우팅 방법은, 복수의 제어기와 보우터를 구비하는 다중화 제어기 시스템에 있어서의 제어 대상 기기에 원하는 제어를 위해 제어기의 출력을 보우팅함에 있어서, 상기 제어기 간의 출력 차이가 설정 허용치 이상일 때는 보우터로서의 역할을 수행하게 하고; 각 제어기의 출력이 미세하게 차이가 날 때에는 중간값을 나타내는 제어기가 다르다 하더라도 그전 주기에 중간값을 출력한 제어기를 보우터가 강제적으로 선택하도록 하는 점에 그 특징이 있다.
이와 같은 본 발명에 의하면, 시스템의 고장 허용능력은 그대로 유지하면서 제어성능만 한 개의 제어기가 있는 형태와 같으며, 따라서 별도의 다중화용 제어기 설계가 필요없고, 단일 시스템에서 설계한 제어기를 거의 성능 변화없이 그대로 사용할 수 있다. 또한, 기존에 사용되고 있는 3중화 시스템에 EPLD, FPGA 형태의 전처리 장치를 부착하여 간단하게 성능을 향상시킬 수 있다.

Description

다중화 제어기용 펄스 보우팅 방법{Method for voting a pulse for redundancy controllers}
본 발명은 다중화 제어기용 펄스 보우팅(pulse voting) 방법에 관한 것으로서, 특히 다중화 시스템에서 고장 허용 능력은 원래의 다중화 시스템과 같으면서 제어기의 제어 성능은 제어기가 한 개만 있는 시스템과 거의 같은 시스템의 구축을 가능하게 하는 다중화 제어기용 펄스 보우팅 방법에 관한 것이다.
일반적으로, 설비 고장이 막대한 인적, 물질적 손실을 초래할 가능성이 있는 중요 산업 설비에는 고장 허용 제어기(fault tolerant controller)의 사용이 필수적이다. 이들 고장 허용 제어기는 대부분이 하드웨어 및 소프트웨어적으로 동일한 기능과 성능을 가지는 제어기를 복수개(보통 2∼4개) 사용하여 제어 시스템을 다중화 시키고, 이들 제어기의 출력을 보우팅하여 구동기를 구동하는 다중화 제어방식을 사용한다. 예를 들어, 3중화된 제어기를 채택하였다면, 3개의 제어기 출력중 중간값을 선택하여 제어하는 것이 일반적이라 할 수 있다.
도 1은 그와 같은 종래 3중화 제어 시스템의 개략적인 구성도이다.
도 1을 참조하면, 종래 3중화 제어 시스템은 제어 대상기기(구동기)(104)에서 측정된 신호를 서로 다른 3개의 센서(101a∼101c)로부터 읽어들인 후, 각 제어기(102a∼102c)에서 각각 제어 연산을 수행하여, 그 출력을 보우터(voter)(103a∼ 103c)로 내보낸다. 그러면, 보우터(103a∼103c)는 각 제어기(102a∼102c)로부터 입력받은 출력에서 중간값 또는 다수결로 선택된 출력값을 제어 대상기기(구동기) (104)로 보내어 제어 대상기기(구동기)(104)의 제어가 이루어진다.
이상과 같은 제어 메커니즘에 있어서, 도면을 통해서도 알 수 있는 바와 같이, 3개의 제어기(102a∼102c) 중에서 어느 하나에 고장이 발생하여도 제어 대상기기(104)의 운용에는 이상이 없음을 알 수 있다.
도 2는 상기 도 1의 3중화 제어 시스템에서의 제어기 출력과 보우팅 결과와의 상관 관계를 보여주는 도면으로서, 이는 상기 도 1과 같은 시스템에서 발생할 수 있는 제어성능의 저하 현상을 보여주고 있다. 즉, 정상상태에서 제어기의 각 출력값이 미세하게 변한다고 가정하면(센서의 오차, 혹은 비동기식인 경우 제어 연산 시차 등에 의해서), 중간값을 출력하는 보우터의 출력은 도 2에서와 같이 매 제어주기마다 2→1→3→2 순서로 제어기 출력을 바꾸어서 내보내게 된다. 이것을 제어기 설계자의 관점에서 보면, 제어기에 원하지 않는 잡음과 비선형성이 존재한다고 할 수 있기 때문에 해석하기가 매우 어려워지고, 설계하기도 어렵게 된다. 특히, 현대 제어이론을 사용하고자 하는 경우에는 매우 어려운 해석 문제가 발생하게 된다.
한편, 이상과 같은 제어기의 목적이 시스템의 정지 및 기동과 같은 단발성 제어가 아니고, 매 제어 주기마다 제어기가 연속적인 출력을 내야 하는 연속량 제어인 경우에는 고장 허용 제어기의 보우팅 동작 자체가 제어기의 제어 특성에 영향을 미칠 수 있다. 따라서, 이러한 다중화 제어기와 보우터로 구성된 고장 허용 제어기는 단일 시스템보다 신뢰도가 높은 반면에 보우팅 방법에 있어서의 비선형성으로 인해 단일 제어 시스템보다 제어 성능은 저하될 수 있고, 제어기 설계 및 해석 또한 어렵게 된다.
즉, 다중화 제어기를 설계할 때 단일 제어기만 있다고 가정하고, 원하는 특성과 성능을 가지는 제어기를 설계한 후, 다중화 시스템으로 구성하면, 제어기 간의 연산 시차 또는 센서의 잔류 편차 등에 의한 제어기 출력의 미세한 차이로 인해 보우터가 제어기를 계속해서 바꾸어 선택할 수 있기 때문에 제어기의 설계 특성이 원하는 특성과는 다르게 바뀌게 되는 현상이 나타나게 된다.
본 발명은 이상과 같은 사항을 감안하여 창출된 것으로서, 펄스를 제어출력으로 하는 제어기와 보우터 구조를 가진 다중화 시스템에서 보우터가 매 제어 순간마다 제어기 선택을 바꿀 수 있는 가능성을 줄임으로써 다중화가 된 시스템이라 하더라도 한 개의 제어기만 있는 제어 효과를 낼 수 있는 다중화 제어기용 펄스 보우팅 방법을 제공함에 그 목적이 있다.
도 1은 종래 3중화 제어 시스템의 개략적인 구성도.
도 2는 도 1의 3중화 제어 시스템에서의 제어기 출력과 보우팅 결과와의 상관 관계를 보여주는 도면.
도 3은 본 발명에 따른 다중화 제어기용 펄스 보우팅 방법의 구현을 위해 채용되는 3중화 보우팅 시스템의 개략적인 구성도.
도 4는 도 3의 3중화 보우팅 시스템을 종래의 3중화 시스템에 접목시킨 경우의 전처리(pre-voting) 과정을 보여주는 흐름도.
도 5는 도 3의 3중화 보우팅 시스템에서의 다수의 제어기와 전처리기의 입출력 관계를 보여주는 도면.
<도면의 주요 부분에 대한 부호의 설명>
101a∼101c,301a∼301c...센서 102a∼102c,302a∼302c...제어기
103a∼103c,303a∼303c...보우터 104,304...제어대상 기기
상기 목적을 달성하기 위하여 본 발명에 따른 다중화 제어기용 펄스 보우팅 방법은, 복수의 제어기와 보우터를 구비하는 다중화 제어기 시스템에 있어서의 제어 대상 기기에 원하는 제어를 위해 제어기의 출력을 보우팅함에 있어서,상기 다중화 제어기 시스템에 있어서의 복수의 보우터 각각에 하드웨어적으로 전처리기를 더 부가하거나 소프트웨어적으로 전처리 기능을 더 부가하되, 그 전처리 기능은 하나의 소프트웨어 프로그램으로의 작성이 가능하고, 그 소프트웨어 프로그램은 상기 복수의 제어기 간의 출력 차이가 설정 허용치 이상일 때는 상기 복수의 보우터를 보우터로서의 역할을 수행하게 하고; 각 제어기의 출력이 미세하게 차이가 날 때에는 현재 주기에서의 중간값을 나타내는 제어기가 그전 주기에서의 중간값을 나타내는 제어기와 다르다 하더라도 그전 주기에 중간값을 출력한 제어기를 보우터가 강제적으로 선택하도록 하여 그 선택된 제어기의 출력을 상기 제어 대상기기의 제어를 위해 출력하도록 구성되어 있는 점에 그 특징이 있다.
이하 첨부된 도면을 참조하면서 본 발명의 실시예를 상세히 설명한다.
도 3은 본 발명에 따른 다중화 제어기용 펄스 보우팅 방법의 구현을 위해 채용되는 3중화 보우팅 시스템의 개략적인 구성도이다.
도 3을 참조하면, 본 발명의 다중화 제어기용 펄스 보우팅 방법의 구현을 위해 채용되는 3중화 보우팅 시스템은 그 하드웨어적인 구성에 있어서는 상기 도 1의 3중화 제어 시스템과 큰 차이는 없다. 즉, 서로 다른 3개의 센서(301a∼301c)와, 3개의 제어기(302a∼302c) 및 3개의 보우터(303a∼303c)를 기본적으로 구비한다. 다만, 3개의 보우터(303a∼303c)에 각각 전처리기가(혹은 전처리 기능이) 더 부여되어 있는 점이 다르다. 즉, 다중화 제어기 시스템에 있어서의 복수의 보우터 각각에 하드웨어적으로 전처리기를 더 부가하거나 소프트웨어적으로 전처리 기능을 더 부가하는 것이다. 이때, 하드웨어적으로 전처리기를 더 부가할 경우, 그 전처리기로서 EPLD(Erasable Programmable Logic Device) 또는 FPGA(Field Programmable Gate Array)가 사용될 수 있다.이와 같은 본 발명에 채용되는 3중화 보우팅 시스템에 있어서의 가장 핵심적인 사항은, 제어기(302a∼302c) 중에서 어떤 임의의 제어기가 선택되었을 경우, 그 이후에는 어느 일정 한도 이상으로 제어 출력의 차이가 발생하지 않으면, 보우터(303a∼303c)에서 제어기의 선택을 바꾸지 않도록 한다는 점이다. 이것은 보우터(303a∼303c)에 일종의 히스테리시스(hysteresis)와 같은 기능을 부여하는 것을 의미한다. 이로 인해 보우터(303a∼303c)의 출력은 1 샘플 지연이 생기지만, 이것은 제어기(302a∼302c)의 제어 주기를 좀 더 빠르게 함으로써 그와 같은 지연 효과를 완화시킬 수 있게 된다. 제어기(302a∼302c)의 제어 주기를 빠르게 하는 것은 현대의 DSP(digital signal processor)를 포함한 프로세서의 능력으로 볼 때, 어려운 일이 아니라고 할 수 있다. 도 3에서 참조 번호 304는 제어대상 기기를 나타낸다.
도 4는 종래의 3중화 시스템에 상기 보우팅 시스템을 접목시키는 방법 및 알고리즘을 나타낸 것이다. 여기서, 종래의 시스템에 적용할 경우 알고리즘은 다음과 같다. 먼저, 입력 펄스가 로우(low)에서 하이(high)로 천이가 일어났는지의 여부를 검사하여(S401), 로우에서 하이로 천이가 일어났으면, 바로 직전에 선택된 제어기인지의 여부를 판별한다(S402). 이 판별에서, 바로 전에 선택된 제어기가 자신인 경우에는 주기를 1주기 만큼 지연시켜 그대로 기존의 보우터로 출력한다(S403). 그리고, 상기 단계 S402에서, 바로 전에 선택된 제어기가 자신이 아닌 경우에는 펄스가 첫 번째 하이인지를 판별하여(S404), 첫 번째 하이인 경우에는, 즉 펄스를 먼저 발생시킨 제어기의 경우는 1주기에서 미리 정해진 값()을 뺀 만큼 지연시키고 (S405), 펄스를 나중에 발생시킨 제어기의 경우에는 1주기에 상기 미리 정해진 값()을 더한 만큼 지연시키게 된다(S406). 이로써, 미리 정해진 값만큼 히스테리시스를 가지도록 하는 것이다. 여기서,는 제어의 정밀도와 관계된 값으로서 보통의 경우 제어 정밀도를 기준으로 0.1∼1% 범위 내에서 선택하면 된다. 여기서, 이상과 같은 알고리즘은 본 발명의 보우팅 방법의 구현을 위해 시스템 설계자에 의해 미리 프로그램으로 작성되어 상기 전처리기로서의 EPLD나 FPGA에 저장된다.한편, 이상과 같은 내용을 도 5를 참조하면서 조금 더 부연 설명해 보기로 한다.
도 5를 참조하면, 첫 번째 제어주기에는 전처리기의 출력결과, 제어기 2번이 선택된 것을 알 수 있다. 두 번째 제어주기에는 첫 번째 제어출력의 보우팅 결과가 출력된다. 첫 번째 제어기 출력의 크기는 제어기3, 제어기1, 제어기2의 순서이고, 단순 보우팅을 적용하면 1번 제어기의 출력이 선택되어야 한다. 하지만, 그전에 2번 제어기가 선택되었으므로, 원래의 1주기 지연에 1번 제어기는 후방으로, 3번 제어기는 전방으로만큼 이동시킨 펄스를 전처리기에서 출력하게 된다. 따라서, 그대로 2번 제어기가 선택된다. 하지만, 세 번째 구간에서와 같이, 2번 제어기의 출력이 고장에 의해 비정상적으로 작아진 경우에는 원래 중간값 보우터의 역할이 수행되어 1번 제어기가 선택된다.
이상과 같은 본 발명에 따른 다중화 제어기용 펄스 보우팅 방법은 제어출력으로 펄스를 이용하는 다중화 고장허용 시스템에는 모두 적용이 가능하다. 예를 들면, 발전소의 발전기 여자를 위한 위상제어 정류기용 제어기나 가변 직류를 공급하기 위한 쵸퍼(chopper) 등에 이용할 수 있다.
이상의 설명에서와 같이 본 발명에 따른 다중화 제어기용 펄스 보우팅 방법은 시스템의 고장 허용능력은 그대로 유지하면서 제어성능만 한 개의 제어기가 있는 형태에서의 제어방법과 같으므로, 다중화 시스템에서 고장 허용 능력은 원래의 다중화 시스템과 동일하면서 제어기의 제어 성능은 제어기가 한 개만 있는 시스템과 거의 같은 시스템을 구축할 수 있는 장점이 있다. 따라서, 별도의 다중화용 제어기 설계가 필요없고, 다중화 제어기의 설계를 보다 쉽게 해주며, 제어기의 고장시에는 원래의 목적인 다중화 효과를 낼 수 있는 장점이 있다. 또한, 기존에 사용되고 있는 3중화 제어 시스템에 EPLD(Erasable Programmable Logic Device) 또는 FPGA(Field Programmable Gate Array) 형태의 전처리 장치를 부착하여 간단하게 성능을 향상시킬 수 있는 장점이 있다.

Claims (2)

  1. 복수의 제어기와 보우터를 구비하는 다중화 제어기 시스템에 있어서의 제어 대상 기기에 원하는 제어를 위해 제어기의 출력을 보우팅함에 있어서,
    상기 다중화 제어기 시스템에 있어서의 복수의 보우터 각각에 하드웨어적으로 전처리기를 더 부가하거나 소프트웨어적으로 전처리 기능을 더 부가하되, 그 전처리 기능은 하나의 소프트웨어 프로그램으로의 작성이 가능하고, 그 소프트웨어 프로그램은 상기 복수의 제어기 간의 출력 차이가 설정 허용치 이상일 때는 상기 복수의 보우터를 보우터로서의 역할을 수행하게 하고; 각 제어기의 출력이 미세하게 차이가 날 때에는 현재 주기에서의 중간값을 나타내는 제어기가 그전 주기에서의 중간값을 나타내는 제어기와 다르다 하더라도 그전 주기에 중간값을 출력한 제어기를 보우터가 강제적으로 선택하도록 하여 그 선택된 제어기의 출력을 상기 제어 대상기기의 제어를 위해 출력하도록 구성되어 있는 것을 특징으로 하는 다중화 제어기용 펄스 보우팅 방법.
  2. 제 1항에 있어서,
    상기 다수의 제어기중 임의의 제어기가 선택되었을 경우, 그 이후에는 어느 일정값 이상으로 제어 출력의 차이가 발생하지 않으면, 보우터에서 제어기의 선택을 바꾸지 않도록 하는 것을 특징으로 하는 다중화 제어기용 펄스 보우팅 방법.
KR10-2001-0076249A 2001-12-04 2001-12-04 다중화 제어기용 펄스 보우팅 방법 KR100449232B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0076249A KR100449232B1 (ko) 2001-12-04 2001-12-04 다중화 제어기용 펄스 보우팅 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0076249A KR100449232B1 (ko) 2001-12-04 2001-12-04 다중화 제어기용 펄스 보우팅 방법

Publications (2)

Publication Number Publication Date
KR20030045507A KR20030045507A (ko) 2003-06-11
KR100449232B1 true KR100449232B1 (ko) 2004-09-18

Family

ID=29572930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0076249A KR100449232B1 (ko) 2001-12-04 2001-12-04 다중화 제어기용 펄스 보우팅 방법

Country Status (1)

Country Link
KR (1) KR100449232B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0720903A (ja) * 1993-06-29 1995-01-24 Toshiba Corp 多重化制御装置
US5903717A (en) * 1997-04-02 1999-05-11 General Dynamics Information Systems, Inc. Fault tolerant computer system
KR19990071123A (ko) * 1998-02-27 1999-09-15 이종수 피엘씨 시스템을 이용한 고장 허용장치 및 그의 제어방법
US6085350A (en) * 1998-03-04 2000-07-04 Motorola, Inc. Single event upset tolerant system and method
US6449732B1 (en) * 1998-12-18 2002-09-10 Triconex Corporation Method and apparatus for processing control using a multiple redundant processor control system
KR20030017769A (ko) * 2001-08-22 2003-03-04 한국전자통신연구원 시스템보드의 오류검사 장치 및 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0720903A (ja) * 1993-06-29 1995-01-24 Toshiba Corp 多重化制御装置
US5903717A (en) * 1997-04-02 1999-05-11 General Dynamics Information Systems, Inc. Fault tolerant computer system
KR19990071123A (ko) * 1998-02-27 1999-09-15 이종수 피엘씨 시스템을 이용한 고장 허용장치 및 그의 제어방법
US6085350A (en) * 1998-03-04 2000-07-04 Motorola, Inc. Single event upset tolerant system and method
US6449732B1 (en) * 1998-12-18 2002-09-10 Triconex Corporation Method and apparatus for processing control using a multiple redundant processor control system
KR20030017769A (ko) * 2001-08-22 2003-03-04 한국전자통신연구원 시스템보드의 오류검사 장치 및 방법

Also Published As

Publication number Publication date
KR20030045507A (ko) 2003-06-11

Similar Documents

Publication Publication Date Title
EP2762990B1 (en) Clock selection circuit and method
AU2001260916A1 (en) Control system for actuators in an aircraft
CN1955873A (zh) 时钟切换系统及其切换方法
US10788877B1 (en) Transition once multiplexer circuit
US10310994B2 (en) Asynchronous finite state machines
US5502409A (en) Clock switcher circuit
KR100449232B1 (ko) 다중화 제어기용 펄스 보우팅 방법
JPH0556085A (ja) インターフエイス回路
EP2983295B1 (en) Delay-locked loop arrangement and method for operating a delay-locked loop circuit
RU2469470C1 (ru) Формирователь парафазного сигнала с высоким активным уровнем входа управления
US7257729B2 (en) System and method for processing an instruction according to a clock and adjusting the phase of the clock according to the instruction
US6892362B1 (en) Hybrid state machine
JP2003043114A (ja) スキャン用フリップフロップおよびスキャンテスト回路
CN114826218A (zh) 一种延时链路以及一种延时控制方法
KR0169605B1 (ko) 레이더신호 적분방법
JPH1183559A (ja) 信号処理装置および信号処理装置における回路パターンの再構成方法
Yang et al. Controlling two asynchronous sequential machines with one corrective controller
US5469083A (en) Circuit configuration for synchronous clock generation of at least two clock signals
WO2022036448A1 (en) Combinatorial logic circuits with feedback
Ge et al. Switched controllability via bumpless transfer input and dwell-time switching
CN117676101A (zh) 一种可配置的运载火箭箭遥图像切换时序设计方法及其系统
US20020075040A1 (en) Method and device for configuring an electrical circuit
Lemberski Literal Decomposition for LUT-Oriented Asynchronous Dual-Rail Logic Synthesis
KR20010079511A (ko) 제 1의 디지털 신호의 에지와 제 2의 디지털 신호의 에지사이의 시간차를 검출하는 회로
JP2013528735A (ja) ポジションマイナスタイムを定めるための方法及び回路構成

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090903

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee