KR100448986B1 - Single transistor type image cell - Google Patents
Single transistor type image cell Download PDFInfo
- Publication number
- KR100448986B1 KR100448986B1 KR10-2002-0005909A KR20020005909A KR100448986B1 KR 100448986 B1 KR100448986 B1 KR 100448986B1 KR 20020005909 A KR20020005909 A KR 20020005909A KR 100448986 B1 KR100448986 B1 KR 100448986B1
- Authority
- KR
- South Korea
- Prior art keywords
- node
- photodiode
- voltage
- series
- transistor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 15
- 230000008859 change Effects 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 20
- 230000008569 process Effects 0.000 abstract description 19
- 230000001965 increasing effect Effects 0.000 abstract description 4
- 238000005457 optimization Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 6
- 238000001444 catalytic combustion detection Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012432 intermediate storage Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
Abstract
본 발명은 단일 트랜지스터형 이미지 셀에 관한 것으로, 본 발명에서는 광 다이오드의 양극단자가 일련의 초기전압설정에 활용되도록 하여, 이미지 센싱에 필요한 트랜지스터의 개수를 단일화하고, 이를 통해, 광 다이오드 영역의 사이즈 증가를 자연스럽게 유도함으로써, 이미지 셀의 개구율 최적화를 구현할 수 있다.The present invention relates to a single transistor type image cell, and in the present invention, the anode terminal of the photodiode is utilized for a series of initial voltage settings, thereby unifying the number of transistors required for image sensing, thereby increasing the size of the photodiode region. By naturally deriving, the aperture ratio optimization of the image cell can be realized.
또한, 본 발명에서는 일련의 이미지 센싱과정이 광 다이오드, 단위 캐패시터, 단위 트랜지스터 등의 개별·연동작용에 의해 체계적으로 이루어질 수 있도록 하고, 이를 통해, 트랜지스터가 예컨대, 공통-소스 증폭기로 동작할 수 있도록 함으로써, 트랜지스터의 불필요한 전압 손실요인을 제거하고, 결국, 이미지 셀의 전체적인 이미지 센싱 품질을 정상적으로 유지시킬 수 있다.In addition, in the present invention, a series of image sensing processes can be systematically performed by individual and interlocking actions of photodiodes, unit capacitors, unit transistors, and the like, thereby enabling the transistors to operate as, for example, common-source amplifiers. By doing so, it is possible to eliminate unnecessary voltage loss factors of the transistor, and eventually maintain the overall image sensing quality of the image cell.
더욱이, 본 발명에서는 이미지 센싱과정에 참여하는 각 구성물을 광 다이오드, 단위 캐패시터, 단위 트랜지스터 등으로 간략화 하여, 트랜지스터들간의 불필요한 직렬관계 형성을 배제시키고, 이를 통해, 공급전압의 활용도를 극대화시킴으로써, 이미지 셀의 전체적인 전력 소비량을 최소화시킬 수 있다.Furthermore, in the present invention, each component participating in the image sensing process is simplified by a photodiode, a unit capacitor, a unit transistor, etc., thereby eliminating unnecessary series relationship between the transistors, thereby maximizing the utilization of the supply voltage. The overall power consumption of the cell can be minimized.
Description
본 발명은 이미지 센서에 사용되는 이미지 셀(Image cell)에 관한 것으로, 좀더 상세하게는 광 다이오드의 양극단자가 일련의 초기전압설정에 활용되도록 함으로써, "이미지 센싱에 필요한 트랜지스터의 개수 최소화", "트랜지스터의 불필요한 전압 손실요인 제거", "트랜지스터의 공급전압 활용도 극대화" 등을 손쉽게 구현할 수 있도록 하는 단일 트랜지스터형 이미지 셀에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image cell used in an image sensor. More particularly, the anode terminal of a photodiode is used to set a series of initial voltages, thereby minimizing the number of transistors required for image sensing. It is a single transistor type image cell that makes it easy to implement unnecessary voltage loss factors, and "maximizes the supply voltage utilization of transistors".
최근, 전기·전자기술이 급격한 발전을 이루면서, 이미지 센서 기술을 채용한 다양한 전자제품들, 예컨대, "비디오 카메라", "디지털 카메라", "소형 카메라장착형 PC", "소형 카메라 장착형 휴대폰" 등이 폭 넓게 개발·보급되고 있다.Recently, with the rapid development of electric and electronic technology, various electronic products employing image sensor technology, such as "video camera", "digital camera", "small camera-mounted PC", "small camera-equipped mobile phone", etc. It is widely developed and distributed.
전통적으로, 상술한 종래의 이미지 센서로는 전하결합소자(CCD:Charge Coupled Device; 이하, "CCD"라 칭함)가 주로 사용되었으나, 이러한 CCD의 경우, "높은 구동전압이 요구되는 점, 추가의 지원회로가 별도로 요구되는 점, 공정 단가가 높은 점" 등의 여러 단점들을 지니고 있기 때문에, 현재 그 이용이 대폭 감소되고 있는 추세에 있다.Traditionally, a charge coupled device (CCD: hereinafter referred to as " CCD ") has been mainly used as the conventional image sensor described above. In the case of such a CCD, a high driving voltage is required. The use of support circuits has been greatly reduced because they have several disadvantages such as the need for a separate support circuit and a high process cost.
근래에, 상술한 CCD를 대체할 수 있는 이미지 센서로써, 이른바, "상보형-모스(CMOS:Complementary Metal Oxide Semiconductor; 이하, "CMOS"라 칭함) 이미지 센서"가 크게 각광받고 있다. 이러한 "CMOS 이미지 센서"는 일련의 CMOS 회로기술을 배경으로 제조되기 때문에, 기존의 CCD와 달리, "저전압 구동이 가능한 장점, 추가 지원회로가 필요 없는 장점, 공정단가가 저렴한 장점" 등을 폭 넓게 지니고 있다.In recent years, as an image sensor that can replace the above-described CCD, a so-called "Complementary Metal Oxide Semiconductor (CMOS) image sensor" (CMOS) image sensor has attracted much attention. Unlike conventional CCDs, these "CMOS image sensors" are manufactured based on a series of CMOS circuit technologies. Therefore, the "CMOS image sensor" has a wide range of advantages such as "low voltage driving, no need for additional support circuits, and low process cost." I have it.
이와 같은 종래의 CMOS 이미지 센서는 도 1에 도시된 바와 같이, 크게, 리셋 트랜지스터(1:Reset transistor), 버퍼 트랜지스터(4:Buffer transistor), 엑세스 트랜지스터(7:Access transistor), 광 다이오드(6:Photo diode) 등의 조합으로 이루어지는 이미지 셀(10)을 구비한다.As shown in FIG. 1, the conventional CMOS image sensor includes a reset transistor (1), a buffer transistor (4: buffer transistor), an access transistor (7), and a photodiode (6). An image cell 10 made of a combination of a photo diode and the like.
이 경우, 리셋 트랜지스터(1)는 자신의 게이트 전극이 리셋신호 입력단자(2)에 전기적으로 연결되고, 자신의 한쪽 전극이 감지 노드(5:Sensing node)에 전기적으로 연결되며, 자신의 다른 쪽 전극이 공급전원 단자(3)에 전기적으로 연결되는 구조를 이루고, 버퍼 트랜지스터(4)는 자신의 게이트 전극이 감지 노드(5)에 전기적으로 연결되며, 자신의 한쪽 전극이 공급전원 단자(3)에 전기적으로 연결되는 구조를 이룬다.In this case, the reset transistor 1 has its gate electrode electrically connected to the reset signal input terminal 2, its one electrode is electrically connected to the sensing node 5: and the other side thereof. The electrode is electrically connected to the supply power terminal 3, the buffer transistor 4 has its gate electrode electrically connected to the sensing node 5, and one electrode thereof is connected to the supply power terminal 3. Form a structure that is electrically connected to the
또한, 엑세스 트랜지스터(7)는 자신의 게이트 전극(8)이 로우신호(Raw signal) 입력단자(13)에 전기적으로 연결되며, 자신의 한쪽 전극이 앞의 버퍼 트랜지스터(4)에 전기적으로 직렬 연결되고, 자신의 다른 쪽 전극이 컬럼라인(9:Column line)에 전기적으로 연결되는 구조를 이루며, 광 다이오드(6)는 자신의 한쪽 전극이 감지 노드(5)에 전기적으로 연결되고, 자신의 다른 쪽 전극이 접지(Grounding)되는 구조를 이룬다.In addition, the access transistor 7 has its gate electrode 8 electrically connected to a raw signal input terminal 13, and one electrode thereof is electrically connected in series to the preceding buffer transistor 4. And the other electrode thereof is electrically connected to the column line 9: the photodiode 6 has one electrode thereof electrically connected to the sensing node 5, and the other The electrode is grounded.
여기서, 리셋신호 출력부(12)는 외부의 제어에 따라, 앞의 리셋신호 입력단자(2)로 일련의 리셋신호를 전달하는 역할을 수행하며, 로우신호 출력부(11)는 외부의 제어에 따라, 로우신호 입력단자(13)로 일련의 로우신호를 전달하는 역할을 수행한다.Here, the reset signal output unit 12 serves to transmit a series of reset signals to the previous reset signal input terminal 2 according to the external control, the low signal output unit 11 to the external control. Accordingly, the low signal input terminal 13 transmits a series of low signals.
이와 같은 종래의 기술에 따른 이미지 셀의 상세한 이미지 센싱동작은 예컨대, 한국특허공개공보 제 2001-86511호 "씨모스 이미지 센서의 액티브 픽셀 회로"에 좀더 상세하게 개시되어 있다.Such a detailed image sensing operation of an image cell according to the related art is disclosed in more detail in, for example, Korean Patent Publication No. 2001-86511 "Active Pixel Circuit of CMOS Image Sensor".
그러나, 이러한 구성을 갖는 종래의 기술에 따른 CMOS 이미지 센서의 이미지 셀(10)은 상술한 바와 같이, 광 다이오드(6)의 근처에 최소한 3개 이상의 트랜지스터를 배치하고 있기 때문에, 광 다이오드(6)의 점유영역, 즉, 수광 영역을 크게 배려할 수 없는 기본적인 문제점을 유발한다. 이처럼, 수광 영역이 최적화 되지 못하는 경우, 이미지 셀(10)은 최적의 개구율(Fill factor)을 유지할 수 없게 되며, 결국, 일정수준 이상의 품질을 유지할 수 없게 된다.However, since the image cell 10 of the CMOS image sensor according to the prior art having such a configuration is arranged at least three or more transistors in the vicinity of the photodiode 6 as described above, the photodiode 6 This leads to a fundamental problem in which the occupied area of, i.e., the light receiving area cannot be greatly considered. As such, when the light receiving area is not optimized, the image cell 10 may not maintain an optimal fill factor, and thus may not maintain a certain level or more.
또한, 종래의 기술에 따른 이미지 셀(10)의 리셋 트랜지스터(1)는 소스 팔로워(Source follower)로 동작하기 때문에, 이른바, 백 게이트(Back-gate) 현상에 의한 전압손실을 기본적으로 겪을 수밖에 없게 되며, 결국, 그 구동능력이 크게 저하되는 문제점을 야기한다. 이처럼, 리셋 트랜지스터(1)의 구동능력이 크게 저하되는 경우, 일련의 리셋 과정을 리셋 트랜지스터(1)에 의존하는 광 다이오드(6)는 정확한 초기값으로 리셋될 수 없으며, 결국, 처음부터 불확실한 초기값을 갖을 수밖에 없게 된다.In addition, since the reset transistor 1 of the image cell 10 according to the related art operates as a source follower, the so-called back-gate phenomenon basically suffers from a voltage loss. This, in turn, causes a problem that the driving capability is greatly reduced. As such, when the driving capability of the reset transistor 1 is greatly reduced, the photodiode 6 depending on the reset transistor 1 in a series of reset procedures cannot be reset to the correct initial value, and eventually, an uncertain initial state from the beginning. It has no choice but to have a value.
이외에도, 앞의 버퍼 트랜지스터(4)는 리셋 트랜지스터(1)와 마찬가지로, 소스 팔로워로 동작하기 때문에, 리셋 트랜지스터(1)와 동일하게, 백 게이트 현상에 의한 전압손실을 겪을 수밖에 없게 되며, 결국, 광 다이오드(6)의 전압을 외부로 원활하게 전달하지 못하는 문제점을 유발하게 된다.In addition, since the previous buffer transistor 4 operates as a source follower similarly to the reset transistor 1, similarly to the reset transistor 1, it is inevitable to suffer a voltage loss due to a back gate phenomenon. This causes a problem in that the voltage of the diode 6 cannot be smoothly transferred to the outside.
더욱이, 엑세스 트랜지스터(7)는 버퍼 트랜지스터(4)와 직렬로 연결되기 때문에, 이들을 정상적으로 구동시키기 위해서는 높은 구동전압이 요구될 수밖에 없으며, 결국, 종래의 이미지 셀(10)은 필요이상의 전력을 소비하는 문제점을 유발한다.Moreover, since the access transistor 7 is connected in series with the buffer transistor 4, a high driving voltage is inevitably required to drive them normally, and as a result, the conventional image cell 10 consumes more power than necessary. Cause problems.
만약, 이러한 문제점들이 별도의 조치 없이, 그대로 방치되는 경우, 종래의 이미지 센서는 정상적인 품질을 유지할 수 없게 되며, 이 이미지 센서를 채용한 전자제품 역시 일정 수준 이상의 품질을 유지할 수 없게 된다.If these problems are left untreated, the conventional image sensor cannot maintain normal quality, and electronic products employing the image sensor also cannot maintain a certain level or more.
따라서, 본 발명의 목적은 광 다이오드의 양극단자가 일련의 초기전압설정에 활용되도록 하여, 이미지 센싱에 필요한 트랜지스터의 개수를 최소화하고, 이를 통해, 광 다이오드 영역의 사이즈 증가를 자연스럽게 유도함으로써, 이미지 셀의 개구율 최적화를 구현하는데 있다.Accordingly, it is an object of the present invention to minimize the number of transistors required for image sensing by allowing the anode terminal of a photodiode to be set for a series of initial voltages, thereby naturally increasing the size of the photodiode region, To implement the aperture ratio optimization.
본 발명의 다른 목적은 일련의 이미지 센싱과정이 광 다이오드, 단위 캐패시터, 단위 트랜지스터 등의 개별·연동작용에 의해 체계적으로 이루어질 수 있도록 하고, 이를 통해, 트랜지스터가 예컨대, 공통-소스 증폭기(Common-source amplifier)로 동작할 수 있도록 함으로써, 트랜지스터의 불필요한 전압 손실요인을 제거하고, 결국, 이미지 셀의 전체적인 이미지 센싱 품질을 정상적으로 유지시키는데 있다.Another object of the present invention is to allow a series of image sensing processes to be systematically performed by individual and interlocking operations of photodiodes, unit capacitors, unit transistors, and the like, whereby the transistors are, for example, common-source amplifiers. By operating as an amplifier, it is possible to eliminate unnecessary voltage loss factors of the transistor and, in turn, to maintain the normal image sensing quality of the image cell.
본 발명의 또 다른 목적은 이미지 센싱과정에 참여하는 각 구성물을 광 다이오드, 단위 캐패시터, 단위 트랜지스터 등으로 간략화 하여, 트랜지스터들간의 불필요한 직렬관계 형성을 배제시키고, 이를 통해, 공급전압의 활용도를 극대화시킴으로써, 이미지 셀의 전체적인 전력 소비량을 최소화시키는데 있다.Another object of the present invention is to simplify each component participating in the image sensing process with a photodiode, a unit capacitor, a unit transistor, etc., thereby eliminating unnecessary series relationships between the transistors, thereby maximizing the utilization of the supply voltage. This is to minimize the overall power consumption of the image cell.
본 발명의 또 다른 목적들은 다음의 상세한 설명과 첨부된 도면으로부터 보다 명확해질 것이다.Still other objects of the present invention will become more apparent from the following detailed description and the accompanying drawings.
도 1은 종래의 기술에 따른 이미지 센서의 이미지 셀을 개념적으로 도시한 회로 블록도.1 is a circuit block diagram conceptually showing an image cell of an image sensor according to the prior art;
도 2는 본 발명에 따른 단일 트랜지스터형 이미지 셀을 개념적으로 도시한 회로 블록도.2 is a circuit block diagram conceptually illustrating a single transistor type image cell in accordance with the present invention.
도 3은 본 발명의 일실시에 따른 단일 트랜지스터형 이미지셀의 적층구조를 도시한 예시도,3 is an exemplary view showing a stack structure of a single transistor type image cell according to an embodiment of the present invention;
상기한 바와 같은 목적을 달성하기 위하여 본 발명에서는 외부에서 입사되는 빛에 의해 일정량의 전하를 저장하는 광 다이오드와, 이 광 다이오드와 전기적으로 연결되며, 일련의 초기화 상태에서, 광 다이오드에 저장되는 전하량에 따라, 전압이 변화하는 제 1 노드와, 앞의 제 1 노드와 전기적으로 직렬 연결되며, 외부의 로우신호(Row signal)를 제 1 노드로 선택·전달하는 제 2 노드와, 제 1 노드 및 제 2 노드의 전하 이동경로 상에 배치되며, 제 2 노드로부터 제 1 노드로 출력되는 전하의 일부를 중간 저장하는 캐패시터와, 일부 전극이 앞의 제 1 노드에 전기적으로 연결됨과 아울러, 다른 일부 전극이 일련의 컬럼라인(Column line)에 전기적으로 연결되며, 제 1 노드의 전압 변화에 따라, 선택적으로 턴-온(Turn-on)되어, 상술한 광 다이오드의 전압에 따라, 그 크기가 정해지는 전류를 컬럼라인으로 출력하는 트랜지스터의 조합으로 이루어지는 이미지 센서의 이미지 셀을 개시한다.In order to achieve the above object, the present invention provides a photodiode for storing a certain amount of charge by light incident from the outside, and an amount of charge stored in the photodiode in a series of initialization states. In accordance with the present invention, a first node having a voltage change, a second node electrically connected in series with a first node, which selects and transmits an external low signal to the first node, a first node, and A capacitor disposed on the charge transfer path of the second node, the capacitor intermediately storing some of the charge output from the second node to the first node, and some electrodes electrically connected to the first node in advance, and some other electrodes It is electrically connected to a series of column lines, and is selectively turned on according to the voltage change of the first node, and according to the voltage of the photodiode described above, The current that is determined to start the image cell of an image sensor comprising a combination of a transistor which outputs a column line.
이하, 첨부된 도면을 참조하여, 본 발명에 따른 이미지 센서의 이미지 셀을 좀더 상세히 설명하면 다음과 같다.Hereinafter, an image cell of an image sensor according to the present invention will be described in detail with reference to the accompanying drawings.
도 2에 도시된 바와 같이, 본 발명에 따른 이미지 센서의 이미지 셀(20)은 크게, 광 다이오드(30)와, 이 광 다이오드(30)의 각 단자, 즉, 양극(+)단자(30b) 및 음극(-)단자(30a)와 전기적으로 연결되는 제 1 노드(25) 및 제 3 노드(24)와, 앞의 제 1 노드(25)와 전기적으로 직렬 연결되는 제 2 노드(27)와, 제 1 노드(25) 및 제 2 노드(27)의 전하 이동경로 상에 배치되는 캐패시터(26)와, 자신의 일부 전극, 예컨대, 게이트 전극이 앞의 제 1 노드(25)에 전기적으로 연결됨과 아울러, 자신의 다른 일부 전극, 예컨대, 드레인 전극(22)이 일련의 컬럼라인(28)에 전기적으로 연결되는 트랜지스터(21)의 조합으로 이루어진다. 이 경우, 트랜지스터(21)의 또 다른 전극, 예컨대, 소오스 전극(23)은 접지 구조를 이룬다.As shown in Fig. 2, the image cell 20 of the image sensor according to the present invention is largely divided into a photodiode 30 and each terminal of the photodiode 30, that is, a positive terminal 30b. And a first node 25 and a third node 24 electrically connected to the negative terminal 30a, and a second node 27 electrically connected to the first node 25 in series. And a capacitor 26 disposed on the charge transfer paths of the first node 25 and the second node 27, and some electrodes thereof, for example, gate electrodes, are electrically connected to the first first node 25. In addition, some other electrode thereof, for example, a drain electrode 22, is composed of a combination of transistors 21 electrically connected to a series of column lines 28. In this case, another electrode of the transistor 21, for example, the source electrode 23, has a ground structure.
이때, 앞의 광 다이오드(30)는 외부에서 입사되는 빛에 따라, 전자와 홀을 발생시켜, 일정량의 전하를 저장하는 역할을 수행하며, 이러한 광 다이오드(30)에 저장되는 전하량의 변화에 따라, 광 다이오드(30)의 양극(+)단자(30b)에 전기적으로 연결된 제 1 노드(25)는 그 전압이 선택적으로 변화한다.In this case, the previous photodiode 30 generates electrons and holes in accordance with light incident from the outside, and stores a predetermined amount of charge, and changes in the amount of charge stored in the photodiode 30. The voltage of the first node 25 electrically connected to the positive terminal 30b of the photodiode 30 varies selectively.
여기서, 제 2 노드(27)는 예컨대, 외부의 로우신호 출력부(40)로부터 출력되는 로우신호를 제 1 노드(25)쪽으로 선택·전달하는 역할을 수행하며, 캐패시터(26)는 제 2 노드(27)로부터 제 1 노드(25)로 출력되는 전하의 일부를 중간 저장하는 역할을 수행한다.Here, the second node 27 serves to select and transmit the low signal output from the external low signal output unit 40 to the first node 25, for example, and the capacitor 26 is the second node. Intermediate storage of part of the charge output from the 27 to the first node (25).
이 상태에서, 광 다이오드(30)에 걸리는 역방향 전압의 크기가 감소하고, 이와 함께, 제 2 노드(27)로부터 로우신호가 전달되는 경우, 제 1 노드(25)에 걸리는 전압은 이에 대응하여 증가하게 된다.In this state, the magnitude of the reverse voltage applied to the photodiode 30 decreases, and with this, when a low signal is transmitted from the second node 27, the voltage applied to the first node 25 increases correspondingly. Done.
이때, 제 1 노드(25)는 트랜지스터(21)의 게이트 전극과 전기적으로 연결되어 있기 때문에, 제 1 노드(25)의 전압이 예컨대, 트랜지스터(21)의 문턱전압 이상으로 증가하는 경우, 이 영향으로, 트랜지스터(21)는 신속하게 턴-온될 수 있게 되며, 결국, 광 다이오드(30)의 전압에 해당하는 트랜지스터(21)의 전류는 드레인 전극(22)을 따라, 컬럼라인(28)으로 선택·출력될 수 있게 된다.At this time, since the first node 25 is electrically connected to the gate electrode of the transistor 21, this effect is caused when the voltage of the first node 25 increases above the threshold voltage of the transistor 21, for example. As a result, the transistor 21 can be quickly turned on, so that the current of the transistor 21 corresponding to the voltage of the photodiode 30 is selected along the drain electrode 22 to the column line 28. · Can be output.
여기서, 광 다이오드(30)의 음극(-)단자(30a)에 전기적으로 연결된 제 3 노드(24)는 외부의 초기화 전압 공급상황에 따라, 광 다이오드(30)의 초기전압을 조절하여, 제 1 노드(25)를 초기화하는 역할을 수행한다.Here, the third node 24 electrically connected to the negative terminal 30a of the photodiode 30 adjusts the initial voltage of the photodiode 30 according to an external initialization voltage supply situation. It is responsible for initializing the node 25.
이하, 상술한 구성을 갖는 본 발명의 단일 트랜지스터형 이미지 셀(20)을 이용한 구체적인 이미지 센싱과정을 상세히 설명한다.Hereinafter, a detailed image sensing process using the single transistor type image cell 20 of the present invention having the above-described configuration will be described in detail.
먼저, 본 발명에서는 로우신호 출력부(40)를 제어하여, 제 2 노드(27)를 하이 볼테이지(Hi-voltage)로 올려놓은 상태에서, 제 3 노드로 접지전압 또는 마이너스 전압을 가한다.First, in the present invention, the low signal output unit 40 is controlled to apply a ground voltage or a negative voltage to the third node while the second node 27 is placed at a high voltage (Hi-voltage).
이처럼, 제 2 노드(27), 제 3 노드(24) 등에 앞의 언급에서와 같은 전압이 가해지는 경우, 광 다이오드(30)로는 순방향의 전류가 흐르게 되며, 결국, 제 1 노드(25)에는 "제 3 노드(24)에 걸린 접지전압 또는 마이너스 전압" 보다 "트랜지스터(21)의 턴-온 전압만큼 큰 크기를 갖는 초기전압"이 걸리게 된다.As such, when the voltage as described above is applied to the second node 27, the third node 24, and the like, forward current flows to the photodiode 30, and finally, to the first node 25. The "initial voltage having a magnitude as large as the turn-on voltage of the transistor 21" is applied to "the ground voltage or the negative voltage applied to the third node 24".
예를 들어, 제 3 노드(24)에 "-VA-VD"의 전압이 걸린 경우, 제 1 노드(25)에는 "-VA"의 초기전압이 걸리게 된다.For example, when the voltage of "-V A -V D " is applied to the third node 24, the initial voltage of "-V A " is applied to the first node 25.
이후, 제 3 노드(24)에 걸린 전압이 플러스 전압으로 돌아가면, 광 다이오드(30)에는 "광 다이오드(30)의 자체특성에 의해 정해지는 접합용량" 및 "캐패시터(26)의 크기"의 비에 의해 정해진 역방향 전압이 걸리게 된다.Thereafter, when the voltage applied to the third node 24 returns to the positive voltage, the photodiode 30 has the "bonding capacity determined by the characteristics of the photodiode 30" and "the size of the capacitor 26". The reverse voltage determined by the ratio is applied.
위 과정을 통해, 제 1 노드(25)의 초기전압이 일차적으로 정해진 후, 본 발명에서는 로우신호 출력부(40)를 제어하여, 제 2 노드(27)를 로우 볼테이지(Low-voltage) 상태로 내림으로써, 제 1 노드(25)의 초기전압을 최종적으로 확정하게 된다.Through the above process, after the initial voltage of the first node 25 is primarily determined, in the present invention, the low signal output unit 40 is controlled to operate the second node 27 in a low voltage state. By lowering, the initial voltage of the first node 25 is finally determined.
이와 같은 일련의 초기화 과정이 완료된 상태에서, 외부에서 일정 크기의 빛이 가해지면, 광 다이오드(30)에는 일련의 전자와 홀이 생성되며, 이들 중, 전자는 광 다이오드(30)의 N영역으로, 홀은 광 다이오드(30)의 P영역으로 분리된다.In the state where such a series of initialization processes are completed, when light of a predetermined size is applied from the outside, a series of electrons and holes are generated in the photodiode 30, among which electrons are directed to the N region of the photodiode 30. The hole is separated into the P region of the photodiode 30.
이와 같은 분리과정이 지속적으로 진행되어, 전자와 홀의 누적량이 늘어나면, 광 다이오드(30)의 역방향 전압의 크기는 점차 감소하게 되고, 결국, 제 1 노드(25)에 걸리는 전압은 이에 대응하여, 점차 증가하게 된다.As the separation process continues and the accumulation amount of electrons and holes increases, the magnitude of the reverse voltage of the photodiode 30 gradually decreases, and eventually, the voltage applied to the first node 25 corresponds to this. It will increase gradually.
이때, 비록 제 1 노드(25)에 걸리는 전압이 증가한다 하더라도, 그 값은 트랜지스터(21)의 문턱전압 보다 충분히 작기 때문에, 제 1 노드(25)에 별도의 추가 전압이 가해지지 않는 한, 트랜지스터(21)와 연계된 컬럼라인(28)에 제공되는 전류의 양은 무시할 수 있을 정도의 값을 갖는다.At this time, although the voltage across the first node 25 increases, the value is sufficiently smaller than the threshold voltage of the transistor 21, so that unless a separate additional voltage is applied to the first node 25, the transistor The amount of current provided to column line 28 associated with 21 is negligible.
물론, 상술한 과정에서, 광 다이오드(30)에 빛이 별도로 가해지지 않은 상태인 경우, 광 다이오드(30)는 일련의 전류 증가 없이, 역방향 전압상태를 유지하게 되며, 제 1 노드(25) 역시, 일련의 초기 전압상태를 그대로 유지하게 된다.Of course, in the above-described process, when light is not applied to the photodiode 30 separately, the photodiode 30 maintains a reverse voltage state without increasing a series of currents, and the first node 25 also Therefore, a series of initial voltage states are maintained as they are.
이 상태에서, 본 발명에서는 로우신호 출력부(40)를 제어하여, 제 2 노드(27)에 걸리는 전압을 하이 볼테이지로 올리게 된다.In this state, in the present invention, the low signal output unit 40 is controlled to raise the voltage applied to the second node 27 to high voltage.
이때, 일련의 수광동작에 광 다이오드(30)가 역방향 전압 감소 상태를 유지하고 있는 상태에서, 제 2 노드(27)에 걸리는 전압이 상술한 바와 같이, 하이 볼테이지로 올라가는 경우, 결국, 제 2 노드(27)와 전기적으로 직렬 연결된 제 1 노드(25)에 걸리는 전압은 이에 비례하여 추가로 증가하게 된다.At this time, when the voltage applied to the second node 27 rises to the high voltage as described above in the state where the photodiode 30 maintains the reverse voltage decreasing state in the series of light receiving operations, the second end eventually becomes the second voltage. The voltage across the first node 25 electrically connected in series with the node 27 is further increased in proportion to it.
이때, 제 1 노드(25)는 트랜지스터(21)의 게이트 전극과 전기적으로 연결되어 있기 때문에, 제 1 노드(25)의 전압이 트랜지스터(21)의 문턱전압 이상으로 증가하는 경우, 이 영향으로, 트랜지스터(21)는 자연스럽게 턴-온될 수 있게 되며, 결국, 광 다이오드(30)의 전압에 해당하는 트랜지스터(21)의 전류는 드레인 전극(22)을 따라, 컬럼라인(28)으로 선택·출력될 수 있게 되고, 그 결과, 본 발명의 이미지 셀(20)은 일련의 이미지 센싱과정을 정상적으로 일단락 지을 수 있게 된다.At this time, since the first node 25 is electrically connected to the gate electrode of the transistor 21, when the voltage of the first node 25 increases above the threshold voltage of the transistor 21, due to this effect, The transistor 21 can be naturally turned on, so that the current of the transistor 21 corresponding to the voltage of the photodiode 30 can be selected and output along the drain electrode 22 to the column line 28. As a result, the image cell 20 of the present invention can normally complete a series of image sensing processes.
이와 같이, 본 발명에서는 광 다이오드의 양극단자를 일련의 초기전압설정에 활용하기 때문에, 이미지 센싱에 필요한 트랜지스터의 개수를 예컨대, 1개로 최소화시킬 수 있으며, 결국, 본 발명이 달성되는 경우, 광 다이오드(30)는 트랜지스터(21)의 영향에서 벗어나, 자연스런 사이즈 증가를 이룰 수 있게 되고, 그 결과, 본 발명의 이미지 셀(20)은 최적화된 개구율을 보유할 수 있게 된다.As described above, in the present invention, since the anode terminal of the photodiode is used for setting a series of initial voltages, the number of transistors required for image sensing can be minimized, for example, to one, and finally, when the present invention is achieved, the photodiode ( 30 may be free from the influence of the transistor 21 and achieve a natural size increase, as a result of which the image cell 20 of the present invention may have an optimized aperture ratio.
또한, 본 발명에서는 일련의 이미지 센싱과정을 광 다이오드(30), 제 1 노드(25), 제 2 노드(27), 단위 트랜지스터(25) 등의 개별·연동작용에 의해 체계적으로 진행시키기 때문에, 트랜지스터(21)가 예컨대, 공통-소스 증폭기로 동작할 수 있도록 유도할 수 있으며, 결국, 본 발명이 달성되는 경우, 트랜지스터(21)는 불필요한 전압 손실요인을 제거 받을 수 있게 되고, 그 결과, 본 발명의 이미지 셀(20)은 전체적인 이미지 센싱 품질을 정상적으로 유지할 수 있게 된다.In addition, in the present invention, a series of image sensing processes are systematically progressed by individual and interlocking actions of the photodiode 30, the first node 25, the second node 27, the unit transistor 25, and the like. It is possible to induce the transistor 21 to operate, for example, as a common-source amplifier, and consequently, when the present invention is achieved, the transistor 21 can be eliminated unnecessary voltage loss factors, and as a result, The image cell 20 of the invention can maintain the overall image sensing quality normally.
더욱이, 본 발명에서는 이미지 센싱과정에 참여하는 각 구성물들을 광 다이오드(30), 제 1 노드(25), 제 2 노드(27), 단위 트랜지스터(21) 등으로 간략화 하기 때문에, 트랜지스터들간의 불필요한 직렬관계 형성을 배제시킬 수 있으며, 결국, 본 발명이 달성되는 경우, 공급전압의 활용도가 극대화됨으로써, 본 발명의 이미지 셀(20)은 전체적인 전력 소비량이 최소화되는 효과를 제공할 수 있게 된다.Furthermore, in the present invention, since each component participating in the image sensing process is simplified by the photodiode 30, the first node 25, the second node 27, the unit transistor 21, etc., unnecessary series between the transistors is eliminated. Relationship formation can be eliminated, and, consequently, when the present invention is achieved, by maximizing the utilization of the supply voltage, the image cell 20 of the present invention can provide the effect of minimizing the overall power consumption.
이와 같이, 본 발명의 실시에 의해 이미지 셀(20)의 전체적인 전력 소비량이 최소화되는 경우, 본 발명을 채용한 이미지 센서는 통상의 전자제품 뿐만 아니라,예컨대, 휴대용 전원을 사용하는 전자제품에도 효율적으로 장착될 수 있게 된다.As such, when the overall power consumption of the image cell 20 is minimized by the practice of the present invention, the image sensor employing the present invention can be efficiently applied not only to ordinary electronic products, but also to electronic products using portable power sources. It can be mounted.
한편, 상술한 본 발명의 단일 트랜지스터형 이미지 셀(20)은 통상적인 CMOS 공정을 통해 제조될 수도 있으나, 일련의 변형된 CMOS 공정을 통해 제조되어, 도 3에 도시된 바와 같은 형상을 이룰 수도 있다. 이 경우, 트랜지스터(21)는 예컨대, P형 기판상에, N형 소오스/드레인층이 형성되고,, 이 N형 소오스/드레인층 사이에 바텀 게이트(21a) 및 탑 게이트(21b)가 적층된 구조를 이룬다.Meanwhile, the single transistor type image cell 20 of the present invention described above may be manufactured through a conventional CMOS process, but may be manufactured through a series of modified CMOS processes to form a shape as shown in FIG. 3. . In this case, in the transistor 21, for example, an N-type source / drain layer is formed on a P-type substrate, and a bottom gate 21a and a top gate 21b are stacked between the N-type source / drain layer. Form a structure.
이때, 바텀 게이트(21a) 및 탑 게이트(21b) 사이에는 절연막(21c)이 개재되며, 이러한 "바텀 게이트(21a)-절연막(21c)-탑 게이트(21b)"의 적층구조에 의해 상술한 캐패시터(26)가 정의된다.At this time, an insulating film 21c is interposed between the bottom gate 21a and the top gate 21b, and the above-described capacitor is formed by the stacked structure of the "bottom gate 21a-insulating film 21c-top gate 21b". (26) is defined.
여기서, 도면에 도시된 바와 같이, 상술한 바텀 게이트(21a)는 뒤쪽으로 길게 연장된 구조를 이루는 바, 이 상태에서, 바텀 게이트(21a)의 상부에는 예컨대, N형 폴리실리콘층(21d)이 얹혀지며, 이러한 "바텀 게이트(21a)-폴리실리콘층(21d)"의 적층구조에 의해 상술한 광 다이오드(30)가 예컨대, P-N접합 형태로 정의된다.Here, as shown in the figure, the above-described bottom gate 21a has a long structure extending to the rear, in this state, for example, an N-type polysilicon layer 21d is formed on the bottom gate 21a. On top of this, the above-described photodiode 30 is defined, for example, in the form of PN junction, by the stack structure of "bottom gate 21a-polysilicon layer 21d".
요컨대, 일련의 변형된 CMOS 공정이 진행되는 경우, 본 발명의 이미지 셀(20)을 이루는 각 소자들, 즉, 트랜지스터(21), 캐패시터(26), 광 다이오드(30) 등은 "하나의 액티브 영역"내에 모두 일괄·배치될 수 있게 되며, 이러한 구조를 토대로, 본 발명의 이미지 셀(20)은 최소화된 사이즈를 유지할 수 있게 되고, 결국, 앞서 언급한 여러 가지 효과들뿐만 아니라, 고집적화에 유리한 효과 또한 추가로 제공할 수 있게 된다.In other words, when a series of modified CMOS processes are performed, each of the elements constituting the image cell 20 of the present invention, that is, the transistor 21, the capacitor 26, the photodiode 30, and the like are “one active”. All of them can be collectively arranged in an area ", and based on this structure, the image cell 20 of the present invention can maintain a minimized size, which is advantageous for high integration as well as the aforementioned effects. Effects can also be provided additionally.
이후, 본 발명에서는 상술한 초기화동작, 수광동작, 로우신호 입력동작 등을지속적으로 반복·진행시킴으로써, 광 다이오드(30)에 빛이 조사되었는가의 여부가 컬럼라인(28)으로 신속하게 전달될 수 있도록 하고, 이를 통해, 일련의 이미지 센싱과정이 정상적으로 마무리될 수 있도록 한다.Subsequently, in the present invention, by repeatedly repeating the above-described initialization operation, light receiving operation, low signal input operation, and the like, whether or not light is irradiated to the photodiode 30 can be quickly transmitted to the column line 28. Through this, a series of image sensing processes can be completed normally.
이상에서 상세히 설명한 바와 같이, 본 발명에서는 광 다이오드의 양극단자가 일련의 초기전압설정에 활용되도록 하여, 이미지 센싱에 필요한 트랜지스터의 개수를 최소화하고, 이를 통해, 광 다이오드 영역의 사이즈 증가를 자연스럽게 유도함으로써, 이미지 셀의 개구율 최적화를 구현할 수 있다.As described in detail above, in the present invention, the anode terminal of the photodiode is utilized to set a series of initial voltages, thereby minimizing the number of transistors required for image sensing, thereby naturally inducing an increase in the size of the photodiode region. It is possible to implement the aperture ratio optimization of the image cell.
또한, 본 발명에서는 일련의 이미지 센싱과정이 광 다이오드, 단위 캐패시터, 단위 트랜지스터 등의 개별·연동작용에 의해 체계적으로 이루어질 수 있도록 하고, 이를 통해, 트랜지스터가 예컨대, 공통-소스 증폭기로 동작할 수 있도록 함으로써, 트랜지스터의 불필요한 전압 손실요인을 제거하고, 결국, 이미지 셀의 전체적인 이미지 센싱 품질을 정상적으로 유지시킬 수 있다.In addition, in the present invention, a series of image sensing processes can be systematically performed by individual and interlocking operations of photodiodes, unit capacitors, unit transistors, and the like, thereby enabling the transistors to operate as, for example, common-source amplifiers. By doing so, it is possible to eliminate unnecessary voltage loss factors of the transistor, and eventually maintain the overall image sensing quality of the image cell.
더욱이, 본 발명에서는 이미지 센싱과정에 참여하는 각 구성물을 광 다이오드, 단위 캐패시터, 단위 트랜지스터 등으로 간략화 하여, 트랜지스터들간의 불필요한 직렬관계 형성을 배제시키고, 이를 통해, 공급전압의 활용도를 극대화시킴으로써, 이미지 셀의 전체적인 전력 소비량을 최소화시킬 수 있다.Furthermore, in the present invention, each component participating in the image sensing process is simplified by a photodiode, a unit capacitor, a unit transistor, etc., thereby eliminating unnecessary series relationship between the transistors, thereby maximizing the utilization of the supply voltage. The overall power consumption of the cell can be minimized.
이러한 본 발명은 이미지 센서가 구비될 수 있는 다양한 전자기기, 예컨대, 노트북 컴퓨터, PDA, 이동 통신기, 디지털 카메라, 비디오 카메라 등에서 전반적으로 유용한 효과를 나타낸다.The present invention has an overall useful effect in various electronic devices that may be provided with an image sensor, such as a notebook computer, a PDA, a mobile communication device, a digital camera, a video camera, and the like.
그리고, 본 발명의 특정한 실시예가 설명되고 도시되었지만 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다.And while certain embodiments of the invention have been described and illustrated, it will be apparent that the invention may be embodied in various modifications by those skilled in the art.
이와 같은 변형된 실시예들은 본 발명의 기술적사상이나 관점으로부터 개별적으로 이해되어서는 안되며 이와 같은 변형된 실시예들은 본 발명의 첨부된 특허청구의 범위안에 속한다 해야 할 것이다.Such modified embodiments should not be understood individually from the technical spirit or point of view of the present invention and such modified embodiments should fall within the scope of the appended claims of the present invention.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0005909A KR100448986B1 (en) | 2002-02-01 | 2002-02-01 | Single transistor type image cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0005909A KR100448986B1 (en) | 2002-02-01 | 2002-02-01 | Single transistor type image cell |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030065863A KR20030065863A (en) | 2003-08-09 |
| KR100448986B1 true KR100448986B1 (en) | 2004-09-18 |
Family
ID=32220208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0005909A KR100448986B1 (en) | 2002-02-01 | 2002-02-01 | Single transistor type image cell |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100448986B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9894301B2 (en) | 2012-10-12 | 2018-02-13 | Samsung Electronics Co., Ltd. | CMOS image sensors with photogate structures and sensing transistors, operation methods thereof, and image processing systems including the same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100718879B1 (en) * | 2005-06-28 | 2007-05-17 | (주)실리콘화일 | Unit pixel of image sensor having 2-transistor structure |
| KR101298327B1 (en) * | 2011-12-09 | 2013-08-20 | 제주대학교 산학협력단 | Apparatus and method for saving light |
| KR102191327B1 (en) | 2014-01-14 | 2020-12-15 | 삼성전자주식회사 | Unit pixel and image pixel array including the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5962844A (en) * | 1997-09-03 | 1999-10-05 | Foveon, Inc. | Active pixel image cell with embedded memory and pixel level signal processing capability |
| JP2000092396A (en) * | 1998-09-16 | 2000-03-31 | Olympus Optical Co Ltd | Image pickup device using amplification type solid-state image pickup element |
| JP2001036059A (en) * | 1999-07-22 | 2001-02-09 | Minolta Co Ltd | Solid-stage image pickup device |
| KR20010079946A (en) * | 1998-09-30 | 2001-08-22 | 마이클 골위저, 호레스트 쉐퍼 | Method and device for the exposure-dependent noise correction in image sensors which can be addressed in lines and columns |
| US6313455B1 (en) * | 1999-08-16 | 2001-11-06 | Intel Corporation | CMOS pixel cell for image display systems |
-
2002
- 2002-02-01 KR KR10-2002-0005909A patent/KR100448986B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5962844A (en) * | 1997-09-03 | 1999-10-05 | Foveon, Inc. | Active pixel image cell with embedded memory and pixel level signal processing capability |
| JP2000092396A (en) * | 1998-09-16 | 2000-03-31 | Olympus Optical Co Ltd | Image pickup device using amplification type solid-state image pickup element |
| KR20010079946A (en) * | 1998-09-30 | 2001-08-22 | 마이클 골위저, 호레스트 쉐퍼 | Method and device for the exposure-dependent noise correction in image sensors which can be addressed in lines and columns |
| JP2001036059A (en) * | 1999-07-22 | 2001-02-09 | Minolta Co Ltd | Solid-stage image pickup device |
| US6313455B1 (en) * | 1999-08-16 | 2001-11-06 | Intel Corporation | CMOS pixel cell for image display systems |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9894301B2 (en) | 2012-10-12 | 2018-02-13 | Samsung Electronics Co., Ltd. | CMOS image sensors with photogate structures and sensing transistors, operation methods thereof, and image processing systems including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030065863A (en) | 2003-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7110030B1 (en) | Solid state image pickup apparatus | |
| US6946637B2 (en) | Image sensing device using MOS type image sensing elements | |
| JP5529613B2 (en) | Photoelectric conversion device and imaging system | |
| EP2375728B1 (en) | Solid-state image pickup element and method for controlling same | |
| EP1562371B1 (en) | CMOS image sensor using shared transistors between pixels | |
| US6160281A (en) | Active pixel sensor with inter-pixel function sharing | |
| US8174601B2 (en) | Image sensor with controllable transfer gate off state voltage levels | |
| JP5538876B2 (en) | Solid-state imaging device | |
| US20060108618A1 (en) | CMOS image sensor having buried channel MOS transistors | |
| US8367998B2 (en) | Image sensor having a charge pump circuit and a drive transistor | |
| US7728898B2 (en) | Semiconductor device having temporary signal storage unit | |
| KR20030008481A (en) | Cmos image sensor | |
| KR100691023B1 (en) | Active pixel sensor array | |
| KR100448986B1 (en) | Single transistor type image cell | |
| KR100724255B1 (en) | Cmos image sensor | |
| US20050151867A1 (en) | Solid-state image pickup device with CMOS image sensor having amplified pixel arrangement | |
| WO2002019429A2 (en) | Imaging device and method | |
| US7646048B2 (en) | CMOS image sensor | |
| WO2023079795A1 (en) | Imaging device | |
| KR100724254B1 (en) | Image sensor | |
| KR100444494B1 (en) | Unit Pixel with improved property in cmos image sensor | |
| JP2009158737A (en) | Imaging device | |
| KR20040093901A (en) | Unit pixel for cmos image sensor with multi-funtion reset transistor | |
| JP3142943B2 (en) | Solid-state imaging device | |
| JP2004349985A (en) | Solid-state image pickup device and driving method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070907 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |