JP2000092396A - Image pickup device using amplification type solid-state image pickup element - Google Patents

Image pickup device using amplification type solid-state image pickup element

Info

Publication number
JP2000092396A
JP2000092396A JP27931498A JP27931498A JP2000092396A JP 2000092396 A JP2000092396 A JP 2000092396A JP 27931498 A JP27931498 A JP 27931498A JP 27931498 A JP27931498 A JP 27931498A JP 2000092396 A JP2000092396 A JP 2000092396A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
signal
storage capacitor
charges
unit
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27931498A
Other languages
Japanese (ja)
Other versions
JP4081188B2 (en )
Inventor
Junichi Nakamura
淳一 中村
Original Assignee
Olympus Optical Co Ltd
オリンパス光学工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To provide an image pickup device that has a small circuit scale at a low cost, can generate a wide dynamic range composite image and employs an amplification type solid-state image pickup element. SOLUTION: The image pickup element is provided with a pixel array consisting of a plurality of pixels each having a 1st storage capacitor C1 connected in parallel with a photo diode 11, a 2nd storage capacitor C2 storing a signal charge in the storage capacitor C1 via a transfer transistor(TR) 12, a TR 13 that resets the 2nd storage capacitor, an amplifier TR 14, and a read TR 15. After the 2nd storage capacitor is reset, the 2nd storage capacitor integrates charges in a short time to transfer the signal charge in the 1st storage capacitor to the 2nd storage capacitor, then the charges are integrated for a long time and the signal charges integrated in a short time in the 2nd storage capacitor are read then the signal charges of the 1st storage capacitor are transferred to the 2nd storage capacitor, the signal charges for long time integration are read, the 2nd storage capacitor is used for an analog memory that stores the signal charges by short time integration for a 1 frame period as a longest period so as to eliminate the need for a memory area at an end of the pixel array.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】この発明は、増幅型固体撮像素子から露光量の異なる複数画面分の画像信号を出力させ合成処理を行うことにより、広ダイナミックレンジ合成画像信号を得るようにした撮像装置に関する。 TECHNICAL FIELD The present invention is an amplification type solid-state by to output an image signal of a plurality screens with different exposure amounts synthesis processing is performed from the imaging element, an imaging device to obtain a wide dynamic range combined image signal on.

【0002】 [0002]

【従来の技術】一般に、テレビカメラ、ビデオカメラ、 BACKGROUND OF THE INVENTION In general, the TV camera, video camera,
電子カメラ等の撮像装置においては、撮像素子として固体撮像素子が用いられているが、固体撮像素子のダイナミックレンジは銀塩写真フィルムに比べて極めて狭いという問題点がある。 In an image pickup apparatus such as an electronic camera, but the solid-state imaging device is used as an imaging device, the dynamic range of the solid-state imaging device has a problem in that very small compared to the silver film.

【0003】従来、この問題点を解消するため、単一の撮像素子から露光量の異なる2画面分の画像信号を読み出し、合成を行うことによって拡大されたダイナミックレンジを有する画像を得る手法が用いられている。 Conventionally, in order to solve this problem, read the two screens image signals with different exposure amount from a single imaging device, a method for obtaining an image having a dynamic range that is expanded using by performing the synthesis It is. 図4 Figure 4
は、かかる広ダイナミックレンジ合成画像を生成するための従来の合成処理部の構成を示す概略ブロック構成図で、その概略動作を説明すると、次のとおりである。 It is a schematic block diagram showing a configuration of a conventional synthesis unit for producing such wide dynamic range combined image, to explain the general operation is as follows. すなわち、撮像素子101で撮影された同一被写体の短時間露光画像信号は、A/D変換器102 でA/D変換されたのち短時間露光画像データ用メモリ103 に一旦記憶され、また長時間露光画像信号は同じくA/D変換器102 That is, short-time exposure image signal of the same object photographed by the imaging device 101 is temporarily stored in the short-exposure image data memory 103 after being A / D converted by the A / D converter 102, also long exposure image signal also A / D converter 102
でA/D変換されたのち長時間露光画像データ用メモリ Memory for long-time exposure image data after in A / D conversion
104 に一旦記憶される。 It is temporarily stored in 104. 次いで、両メモリ103 ,104 から画像データを読み出し、合成回路105 で合成処理を行い、圧縮回路106 で圧縮処理して広ダイナミックレンジ合成画像データを出力するようになっている。 Then, read image data from the memories 103, 104, perform a combination process in combining circuit 105, and compressed in the compression circuit 106 and outputs the wide dynamic range combined image data.

【0004】 [0004]

【発明が解決しようとする課題】ところで、従来の広ダイナミックレンジ合成画像を生成する撮像装置は、上記のように、2つの画像メモリを設けて短時間露光画像データと長時間露光画像データとを一旦記憶させ、合成処理を行うように構成されているので、回路規模が大きく、コストが高くなるという問題点がある。 [SUMMARY OF THE INVENTION Incidentally, the imaging apparatus for generating a conventional wide dynamic range combined image, as described above, and a short exposure image data provided two image memories and long exposure image data temporarily stored, which is configured to perform synthesis processing, large circuit scale, there is a problem that cost is increased.

【0005】本発明は、従来の広ダイナミックレンジ合成画像の生成処理機能を備えた撮像装置の上記問題点を解消するためになされたもので、回路規模が小さく低コストで広ダイナミックレンジ合成画像の生成可能な、増幅型固体撮像素子を用いた撮像装置を提供することを目的とする。 The present invention, the conventional has been made to solve the above problems of the imaging apparatus having generation processing function of the wide dynamic range combined image, wide dynamic range combined image at a low cost small circuit scale generating possible, and to provide an imaging apparatus using the amplifying type solid-state imaging device.

【0006】 [0006]

【課題を解決するための手段】上記問題点を解決するため、本発明は、光電変換部と、該光電変換部で生成された信号電荷を蓄積する第1の蓄積部と、該第1の蓄積部から転送された信号電荷を蓄積する遮光された第2の蓄積部と、第1の蓄積部から第2の蓄積部へ信号電荷を転送する転送部と、第1及び第2の蓄積部を初期化する初期化手段と、第2の蓄積部の信号電荷を増幅して読み出す信号読み出し部とからなる画素を複数個配列してなる画素アレイと、前記画素の第1及び第2の蓄積部の初期化を解除してから第1の所定時間後に転送部を動作させて第1の蓄積部の信号電荷を第2の蓄積部へ転送させ、 Means for Solving the Problems] To solve the above problems, the present invention includes a photoelectric conversion unit, a first storage section for storing a signal charge generated by the photoelectric conversion portion, the first a second storage section which is shielded from light to accumulate the signal charges transferred from the storage unit, a transfer unit for transferring the first storage portion signal charges to the second accumulation unit, the first and the second accumulation unit and initializing means for initializing a pixel array formed by arranging a plurality of pixels composed of a signal reading unit that reads and amplifies the signal charges of the second accumulation unit, the first and second accumulation of the pixel a first storage portion of the signal charge is transferred to the second accumulation unit from Uninitializes parts by operating the transfer portion after the first predetermined time,
前記初期化解除から第1の所定時間より長い第2の所定時間後に読み出し部により第2の蓄積部の第1の信号電荷を増幅して読み出し、次いで転送部を再度動作させて第1の蓄積部の信号電荷を第2の蓄積部へ転送させたのち、読み出し部により第2の蓄積部の第2の信号電荷を増幅して読み出す駆動制御手段と、読み出された前記第1の信号電荷に基づく画像信号と第2の信号電荷に基づく画像信号とを合成して広いダイナミックレンジ画像信号を生成する合成手段とで、増幅型固体撮像素子を用いた撮像装置を構成するものである。 Read by amplifying the first signal charges of the second accumulation unit by the reading unit from said initialization released after the first longer second than the predetermined time for a predetermined time, then the first storage by operating the transfer portion again After a part of the signal charges were transferred to the second accumulation unit, a drive control means for reading and amplifying the second signal charges of the second accumulation unit by the reading unit, it reads the first signal charge in the image signal synthesizing means for generating a synthesized and wide dynamic range image signal and an image signal based on the second signal charge based on, and constitutes an imaging apparatus using an amplification-type solid-state imaging device.

【0007】このような構成の画素アレイと駆動制御手段を設け、画素内の第2の蓄積部を、短時間の第1の所定時間の露光に対する信号電荷を最長1フレーム期間保持するアナログメモリとして利用することにより、画素アレイの端部に設けるメモリ領域、あるいはオフチップのメモリやディレイラインを必要とせずに、広ダイナミックレンジ合成画像の生成可能な増幅型固体撮像素子を用いた撮像装置を実現することができる。 [0007] The pixel array and the drive control means of this structure is provided, the second accumulation unit in the pixel, the signal charge for the first exposure of a predetermined time short as up to 1 frame period held analog memory by utilizing a memory area provided in an end portion of the pixel array or without the need for memory or delay line of the off-chip, realize an imaging apparatus using a product capable of amplifying type solid-state imaging device of a wide dynamic range combined image can do.

【0008】 [0008]

【発明の実施の形態】次に、実施の形態について説明する。 DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments will be described. 図1は、本発明に係る増幅型固体撮像素子を用いた撮像装置の実施の形態を示す概略ブロック構成図である。 Figure 1 is a schematic block diagram showing an embodiment of an imaging apparatus using the amplifying type solid-state imaging device according to the present invention. 図1において、1は増幅型固体撮像素子、2は増幅型固体撮像素子1を駆動するタイミングパルスを発生するタイミングジェネレータ、3は増幅型固体撮像素子1 In Figure 1, 1 is amplified solid-state imaging device, the timing generator 2 which generates a timing pulse for driving the amplification type solid-state imaging device 1, 3 is amplified solid-state imaging device 1
から出力される短時間露光画像信号及び長時間露光画像信号を合成処理して広ダイナミックレンジ合成画像を生成するための合成回路、4は各部の制御を行うCPUである。 Combining circuit for generating the synthetic process to wide dynamic range combined image the short-exposure image signal and the long-time exposure image signal outputted from, 4 denotes a CPU for controlling each unit.

【0009】図2は、増幅型固体撮像素子の画素アレイの単一画素及びFPN(固定パターンノイズ)抑圧読み出し回路部分の構成を示す回路構成図である。 [0009] Figure 2 is a circuit diagram showing a configuration of a single pixel and FPN (fixed pattern noise) suppression read circuit portion of the pixel array of the amplification type solid-state imaging device. 図2において、11はフォトダイオード、C 1は該フォトダイオード11で生成された信号電荷を蓄積する第1の蓄積容量(フォトダイオードの寄生容量)、C 2は第1の蓄積容量C 1から転送される信号電荷を蓄積する遮光された第2の蓄積容量、12は第1の蓄積容量C 1から第2の蓄積容量C 2へ信号電荷を転送するパルスφ TXで駆動される転送用MOSトランジスタ、13は第2の蓄積容量C 2を初期化するパルスφ RSで駆動されるリセット用MOSトランジスタ、14は第2の蓄積容量C 2に蓄積された信号電荷を増幅する増幅用MOSトランジスタ、15は増幅された信号電荷を垂直信号線16に読み出すパルスφ RDで駆動される読み出し用MOSトランジスタで、これらの素子で画素を構成しており、この構成の画素をマトリクス状に配列して画素アレイ 2, 11 is transferred photodiode, C 1 is a first storage capacitor for storing a signal charge generated by the photodiode 11 (parasitic capacitance of the photodiode), C 2 from the first storage capacitor C 1 second storage capacitor protected from light to accumulate the signal charges, 12 is a transfer MOS transistor driven by a pulse phi TX for transferring the first signal charges from the storage capacitors C 1 to the second storage capacitor C 2 , the pulse φ resetting MOS transistor which is driven by the RS to initialize the second storage capacitor C 2 is 13, the amplifying MOS transistor for amplifying a signal charge accumulated in the second storage capacitor C 2 is 14, 15 in the read MOS transistor which is driven by a pulse phi RD for reading the amplified signal charges to the vertical signal line 16 constitute a pixel in these devices, the pixel array by arranging pixels in this configuration in a matrix を構成している。 Constitute a.

【0010】また図2において、21−1は垂直信号線16 [0010] In FIG. 2, 21-1 vertical signal line 16
に読み出された信号を第1のクランプ容量C C1に転送する第1の転送スイッチ、22−1はクランプパルスφ CL1 First transfer switch for transferring a signal read out to the first clamp capacitance C C1, 22 - 1 is clamp pulse phi CL1
で駆動される第1のクランプトランジスタ、23−1はサンプルホールドパルスφ SH1で駆動される第1のサンプルホールドスイッチ、C H1は第1のホールド容量、24− In driven first clamp transistor is, the first sample and hold switch 23-1 driven by the sample-and-hold pulse phi SH1, C H1 first hold capacitor, 24-
1は水平選択パルスφ Hで駆動される第1の水平選択スイッチで、これらの素子で短時間露光画像信号のFPN 1 is a first horizontal selection switch driven by a horizontal selection pulse phi H, FPN of short-time exposure image signal in these devices
抑圧読み出し回路を構成している。 Constitute a suppression readout circuit. また、21−2は同じく垂直信号線16に読み出された信号を第2のクランプ容量C C2に転送する第2の転送スイッチ、22−2はクランプパルスφ CL2で駆動される第2のクランプトランジスタ、23−2はサンプルホールドパルスφ SH2で駆動される第2のサンプルホールドスイッチ、C H2は第2のホールド容量、24−2は水平選択パルスφ Hで駆動される第2の水平選択スイッチで、これらの素子で長時間露光画像信号のFPN抑圧読み出し回路を構成している。 The second transfer switch for transferring a signal which is also read to the vertical signal line 16 is 21-2 in the second clamp capacitance C C2, a second clamp which is driven by the clamp pulse phi CL2 22-2 transistor, a second sample and hold switch 23-2 which is driven by a sample hold pulse phi SH2, C H2 the second hold capacitor, the second horizontal selection switches 24-2 driven by the horizontal selection pulse phi H in and constitute a FPN suppression readout circuit of the long-time exposure image signal in these elements. そして、これらの短時間露光画像信号のFPN抑圧読み出し回路及び長時間露光画像信号のFPN抑圧読み出し回路は、それぞれ画素アレイの列毎に設けられている。 Then, FPN suppression readout circuit of these short-exposure image signal of FPN suppression readout circuit and a long-time exposure image signal are respectively provided for each column of the pixel array. なお、図2において、25は垂直信号線16に接続されている電流源であり、画素内の増幅用MOSトランジスタ14と読み出し用MOSトランジスタ15を介してソースフォロア回路を構成している。 In FIG. 2, 25 is a current source connected to the vertical signal line 16 constitute a source follower circuit via the MOS transistor 15 for reading and amplifying MOS transistor 14 in the pixel.

【0011】次に、このように構成されている画素及びFPN抑圧読み出し回路の動作を、図3に示すタイミングチャートを参照しながら説明する。 [0011] Next, the operation of the pixel and FPN suppression readout circuit configured in this manner will be described with reference to the timing chart shown in FIG. まず、水平ブランキング期間のタイミングにおいて、読み出しパルスφ First, at the timing of the horizontal blanking period, the readout pulse φ
RD ,転送パルスφ T1 ,クランプパルスφ CL1 ,サンプルホールドパルスφ SH1をONすることにより、画素の第2の蓄積容量C 2に蓄積された積分時間T 1 (短時間露光)に対する信号V T1を読み出す。 RD, transfer pulse phi T1, the clamp pulse phi CL1, by turning ON the sample-and-hold pulse phi SH1, the second storage capacitor C 2 stored integration time T 1 (short exposure) signal V T1 relative to the pixel read out. 第1のクランプ容量C C1の一端はV T1に、他端はクランプ電圧V CLにチャージされる。 One end of the first clamp capacitance C C1 to V T1, the other end is charged to the clamping voltage V CL. また第1のホールド容量C H1もクランプ電圧V CLにチャージされる。 The first hold capacitor C H1 is also charged to the clamping voltage V CL. 次いで、タイミングにおいて、リセットパルスφ RSをONとして、画素の第2の蓄積容量C 2 ,すなわち増幅用MOSトランジスタ15の入力端をリセットする。 Then, at the timing, as ON the reset pulse phi RS, the second storage capacitor C 2 pixels, i.e., resets the input of the amplification MOS transistor 15. 次いで、タイミングにおいて、 Then, in the timing,
読み出しパルスφ RD ,転送パルスφ T1 ,サンプルホールドパルスφ SH1をONとして、画素のリセット直後のオフセット電圧V OFFを読み出す。 Read pulse phi RD, transfer pulse phi T1, the sample-and-hold pulse phi SH1 as ON, reads the offset voltage V OFF immediately after a reset of the pixel. このとき、第1のホールド容量C H1には、FPNの除去された積分時間T In this case, the first hold capacitor C H1, FPN removed integration time T
1 (短時間露光)に対する信号〔V CL −α(V T1 −V 1 signal for (short exposure) [V CL -α (V T1 -V
OFF )〕が保持される。 OFF)] is held. ここで、αはほぼクランプ容量C C ,ホールド容量C Hで決まる係数である。 Here, alpha is a coefficient determined substantially clamp capacitor C C, in the hold capacitor C H. また、このタイミングにおいては、同時に転送パルスφ T2 ,クランプパルスφ CL2 ,サンプルホールドパルスφ SH2をONとして、画素のオフセット電圧V OFFを第2のクランプ容量C C2の一端に伝え、第 2のホールド容量C H2をクランプ電圧V CLにチャージする。 Further, in this time, at the same time the transfer pulse phi T2, the clamp pulse phi CL2, the sample-and-hold pulse phi SH2 as ON, convey the offset voltage V OFF pixels to one end of the second clamp capacitance C C2, the second hold charging the capacitor C H2 to the clamp voltage V CL.

【0012】次に、タイミングにおいて、転送パルスφ TXをONとして、画素において第1の蓄積容量C 1に蓄積された積分時間(T 2 −T 1 )(長時間露光)に対する信号を第2の蓄積容量C 2に転送する。 [0012] Next, at a timing, the ON a transfer pulse phi TX, a first storage capacitor C stored integration time 1 in the pixel (T 2 -T 1) signals the second for (long exposure) transferred to the storage capacitor C 2. ついで、タイミングにおいて、読み出しパルスφ RD ,転送パルスφ T2 ,サンプルホールドパルスφ SH2をONとして、画素において第2の蓄積容量C 2に転送された積分時間(T 2 −T 1 )に対する信号V T2を読み出す。 Then, at the timing, the read pulse phi RD, transfer pulse phi T2, sample-and-hold pulse phi the SH2 as ON, the signal V T2 to the second storage capacitor C 2 has been integration time transferred to the pixel (T 2 -T 1) a read. このとき、第2のホールド容量C H2には、FPNの除去された積分時間(T 2 −T 1 )に対する信号〔V CL −α(V In this case, the second hold capacitor C H2, the signal for the FPN removed integration time (T 2 -T 1) [V CL -α (V
OFF −V T2 )〕が保持される。 OFF -V T2)] is held. 次いで、タイミングにおいて、転送パルスφ TX及びリセットパルスφ RSをON Then, at the timing, ON a transfer pulse phi TX and a reset pulse phi RS
として、画素をリセットする。 As to reset the pixel.

【0013】次に、水平走査期間のタイミングにおいて、画素の積分期間T 1に入り、タイミングにおいて、転送パルスφ TXをONにして、積分期間T 1において第1の蓄積容量C 1に蓄積された信号電荷を第2の蓄積容量C 2に転送する。 [0013] Then, at the timing of the horizontal scanning period, it enters the integration period T 1 of the pixel, the timing, ON the transfer pulse phi TX, stored in the first storage capacitor C 1 in the integration period T 1 transferring the signal charges to the second storage capacitor C 2. タイミングの直前にリセットパルスφ RSを印加し、第2の蓄積容量C 2を再度リセットしてもよい。 Applying a reset pulse phi RS immediately before the timing, the second storage capacitor C 2 may be reset again. また、この水平走査期間においては、第1及び第2のホールド容量C H1 ,C H2に保持されているFPNの除去されている積分期間T 1 (短時間露光)に対する信号と、同じくFPNの除去されている積分期間(T 2 −T 1 )(長時間露光)に対する信号とを、第1 Further, in the horizontal scanning period, a signal for the first and second hold capacitors C H1, C integration period has been removed for FPN held in H2 T 1 (short exposure), also the removal of FPN integration period which is (T 2 -T 1) and the signal for (long exposure), first
及び第2の水平選択スイッチ24−1,24−2を水平選択パルスφ Hで同時にONとして、同時に読み出し、合成回路3で合成処理して広ダイナミックレンジ画像信号の生成を開始させるようになっている。 And second horizontal selection switches 24-1, 24-2 as the ON time at the horizontal selection pulse phi H, read at the same time, so as to initiate generation of the synthesis process to the wide dynamic range image signal synthesizing circuit 3 there.

【0014】なお、上記実施の形態においては、画素構造及びFPN抑圧読み出し回路として図2に示す構成のものを例示したが、本発明においては図2に例示したものに限らず、同様な効果が得られるものであれば、他の構成のものも用いることができる。 [0014] In the above embodiment has been mentioned as the configuration shown in FIG. 2 as pixel structure and FPN suppression readout circuit is not limited to those illustrated in FIG. 2 in the present invention, the same effect as long as it is obtained, may also be any other configuration.

【0015】 [0015]

【発明の効果】以上実施の形態に基づいて説明したように、本発明によれば、画素内の第2の蓄積部を、短時間の第1の所定時間の露光に対する信号電荷を最長1フレーム期間保持するアナログメモリとして利用しているので、画素アレイの端部にメモリ領域を設けたり、あるいはオフチップのメモリやディレイラインを設けたりする必要がなく、回路規模が小さくコストの低減を図ることの可能な広ダイナミックレンジ合成画像の生成機能を備えた、増幅型固体撮像素子を用いた撮像装置を提供することができる。 As described based on the above embodiment according to the present invention, according to the present invention, up to one frame signal charges to the second accumulation unit, a first exposure of the predetermined time short in the pixel since used as an analog memory for a period of time holds, or provided a memory area, or it is not necessary or provided memory or delay line of the off-chip, reduced small cost circuit scale that the end portion of the pixel array having a function of generating possible wide dynamic range composite image, it is possible to provide an imaging apparatus using the amplifying type solid-state imaging device.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明に係る増幅型固体撮像素子を用いた撮像装置の実施の形態を示す概略ブロック構成図である。 1 is a schematic block diagram showing an embodiment of an imaging apparatus using the amplifying type solid-state imaging device according to the present invention.

【図2】図1に示した実施の形態における増幅型固体撮像素子の画素アレイの単一画素及びFPN抑圧読み出し回路部分の構成を示す回路構成図である。 2 is a circuit diagram showing a configuration of a single pixel and FPN suppression read circuit portion of the pixel array of the amplification type solid-state imaging device in the embodiment shown in FIG.

【図3】図2に示した画素及びFPN抑圧読み出し回路の動作を説明するためのタイミングチャートである。 3 is a timing chart for explaining the operation of the pixel and FPN suppression read circuit shown in FIG.

【図4】従来の広ダイナミックレンジ合成画像を生成するための合成処理部の構成を示す概略ブロック構成図である。 Figure 4 is a schematic block diagram illustrating a synthesis processing unit of the arrangement for generating the conventional wide dynamic range combined image.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 増幅型固体撮像素子 2 タイミングジェネレータ 3 合成回路 4 CPU 11 フォトダイオード 12 転送用MOSトランジスタ 13 リセット用MOSトランジスタ 14 増幅用MOSトランジスタ 15 読み出し用MOSトランジスタ 16 垂直信号線 21−1 第1の転送スイッチ 21−2 第2の転送スイッチ 22−1 第1のクランプ用MOSトランジスタ 22−2 第2のクランプ用MOSトランジスタ 23−1 第1のサンプルホールドスイッチ 23−2 第2のサンプルホールドスイッチ 24−1 第1の水平選択スイッチ 24−2 第2の水平選択スイッチ 1 amplification type solid-state imaging device 2 timing generator 3 synthesizing circuit 4 CPU 11 photodiode 12 transfer MOS transistor 13 reset MOS transistor 14 for amplification MOS transistor 15 MOS transistor 16 vertical signal lines for reading 21-1 first transfer switch 21 -2 second transfer switch 22-1 first clamping MOS transistor 22-2 MOS transistors 23-1 first for a second clamp of the sample hold switch 23-2 second sample and hold switch 24-1 first horizontal selection switches 24-2 second horizontal selection switches

Claims (2)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 光電変換部と、該光電変換部で生成された信号電荷を蓄積する第1の蓄積部と、該第1の蓄積部から転送された信号電荷を蓄積する遮光された第2の蓄積部と、第1の蓄積部から第2の蓄積部へ信号電荷を転送する転送部と、第1及び第2の蓄積部を初期化する初期化手段と、第2の蓄積部の信号電荷を増幅して読み出す信号読み出し部とからなる画素を複数個配列してなる画素アレイと、前記画素の第1及び第2の蓄積部の初期化を解除してから第1の所定時間後に転送部を動作させて第1の蓄積部の信号電荷を第2の蓄積部へ転送させ、 1. A photoelectric conversion unit, a first storage section for storing a signal charge generated by the photoelectric conversion unit, a second that is shielded from light to accumulate the signal charges transferred from the first storage portion a storage portion of a transfer unit from the first storage unit and transfers the second accumulation unit signal charge to an initialization means for initializing the first and the second accumulation unit, a second accumulation of the signal transferring pixel composed of a signal reading section for reading and amplifying charges a pixel array formed by arranging a plurality, after releasing the initialization of the first and second storage portions of the pixel after the first predetermined time parts to operate the first storage portion of the signal charge is transferred to the second storage section,
    前記初期化解除から第1の所定時間より長い第2の所定時間後に読み出し部により第2の蓄積部の第1の信号電荷を増幅して読み出し、次いで転送部を再度動作させて第1の蓄積部の信号電荷を第2の蓄積部へ転送させたのち、読み出し部により第2の蓄積部の第2の信号電荷を増幅して読み出す駆動制御手段と、読み出された前記第1の信号電荷に基づく画像信号と第2の信号電荷に基づく画像信号とを合成して広いダイナミックレンジ画像信号を生成する合成手段とを備えていることを特徴とする増幅型固体撮像素子を用いた撮像装置。 Read by amplifying the first signal charges of the second accumulation unit by the reading unit from said initialization released after the first longer second than the predetermined time for a predetermined time, then the first storage by operating the transfer portion again After a part of the signal charges were transferred to the second accumulation unit, a drive control means for reading and amplifying the second signal charges of the second accumulation unit by the reading unit, it reads the first signal charge imaging apparatus using the amplifying type solid-state imaging device, characterized in that the image signal and the image signal based on the second signal charge combined and and a combining means for generating a wide dynamic range image signal based on.
  2. 【請求項2】 前記画素内の遮光されている第2の蓄積部の前記第1の信号電荷を増幅して読み出し、次に第2 2. A reading by amplifying the first signal charges of the second storage section is shielded from light in the pixel, then the second
    の蓄積部をリセットして信号電荷がない場合のオフセット信号を読み出し、これら2つの信号の差分を取るように構成した、前記画素アレイの各列毎に設けられている第1のオフセット信号除去手段と、前記第2の蓄積部をリセットした後の信号電荷がない場合のオフセット信号を読み出し、次いで第2の蓄積部の前記第2の信号電荷を増幅して読み出し、これら2つの信号の差分を取るように構成した、前記画素アレイの各列毎に設けられている第2のオフセット信号除去手段を備えたことを特徴とする請求項1に係る増幅型固体撮像素子を用いた撮像装置。 Accumulation unit resets the read offset signal in the absence of the signal charge, the two signal difference is configured to take a first offset signal removing means provided for each column of the pixel array when read the offset signal in the absence of signal charges after resetting the second storage section, then reads and amplifies the second signal charges of the second accumulation unit, the difference between these two signals imaging device using the configuration was, amplifying solid-state imaging device according to claim 1, further comprising a second offset signal removing means provided for each column of said pixel array to take.
JP27931498A 1998-09-16 1998-09-16 Imaging apparatus using the amplifying type solid-state imaging device Expired - Fee Related JP4081188B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27931498A JP4081188B2 (en) 1998-09-16 1998-09-16 Imaging apparatus using the amplifying type solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27931498A JP4081188B2 (en) 1998-09-16 1998-09-16 Imaging apparatus using the amplifying type solid-state imaging device

Publications (2)

Publication Number Publication Date
JP2000092396A true true JP2000092396A (en) 2000-03-31
JP4081188B2 JP4081188B2 (en) 2008-04-23

Family

ID=17609451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27931498A Expired - Fee Related JP4081188B2 (en) 1998-09-16 1998-09-16 Imaging apparatus using the amplifying type solid-state imaging device

Country Status (1)

Country Link
JP (1) JP4081188B2 (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305683A (en) * 2001-04-04 2002-10-18 Olympus Optical Co Ltd Image pickup device and recording medium for recording image pickup program
EP1460838A1 (en) * 2003-03-18 2004-09-22 Thomson Licensing S.A. Image sensing device, process for driving such a device and electrical signal generated in a such device
WO2006046792A1 (en) 2004-10-29 2006-05-04 Mtek Vision Co., Ltd. Image sensor with expanding dynamic range
KR100801758B1 (en) * 2006-01-19 2008-02-11 엠텍비젼 주식회사 Image sensor and controlling method thereof
WO2008120292A1 (en) * 2007-02-28 2008-10-09 Hamamatsu Photonics K.K. Solid-state imaging apparatus
JP2009077381A (en) * 2007-08-31 2009-04-09 Panasonic Corp Solid-state imaging device
JP2009272674A (en) * 2008-04-30 2009-11-19 Canon Inc Solid-state imaging apparatus and driving method of solid-state imaging apparatus
US7893392B2 (en) 2005-11-14 2011-02-22 Nec Lcd Technologies, Ltd. Light-receiving circuit having a photodiode made of thin films and a transferring thin film transistor
JP2011508504A (en) * 2007-12-21 2011-03-10 フォトニス ネザーランズ ベーフェーPhotonis Netherlands B.V. Image sensor array, enhance the image sensor array, electron bombardment multiplying the image sensor array device, and a pixel sensor element for such image sensor array
JP2013085283A (en) * 2012-12-18 2013-05-09 Semiconductor Energy Lab Co Ltd Semiconductor device
US8525819B2 (en) 2001-07-30 2013-09-03 Semiconductor Energy Laboratory Co., Ltd. Driving method of a semiconductor device
JP2014171244A (en) * 2014-05-02 2014-09-18 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2015146650A (en) * 2015-05-06 2015-08-13 株式会社半導体エネルギー研究所 semiconductor device
JP2016140113A (en) * 2016-05-10 2016-08-04 株式会社半導体エネルギー研究所 Semiconductor device and electronic apparatus
CN106331434A (en) * 2016-09-05 2017-01-11 深圳安芯微电子有限公司 Image processing device and image processing method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105681695A (en) * 2014-11-17 2016-06-15 北京计算机技术及应用研究所 CMOS (Complementary Metal Oxide Semiconductor) image sensor pixel circuit and control method thereof

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305683A (en) * 2001-04-04 2002-10-18 Olympus Optical Co Ltd Image pickup device and recording medium for recording image pickup program
US9196652B2 (en) 2001-07-30 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Driving method of a semiconductor device
US8773416B2 (en) 2001-07-30 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Driving method of a semiconductor device
US8525819B2 (en) 2001-07-30 2013-09-03 Semiconductor Energy Laboratory Co., Ltd. Driving method of a semiconductor device
WO2004084543A1 (en) * 2003-03-18 2004-09-30 Thomson Licensing Image sensing device, process for driving such a device and electrical signal generated in such a device
EP1460838A1 (en) * 2003-03-18 2004-09-22 Thomson Licensing S.A. Image sensing device, process for driving such a device and electrical signal generated in a such device
US7528876B2 (en) 2003-03-18 2009-05-05 Thomson Licensing Image sensing device, process for driving such a device and electrical signal generated in such a device
EP1805801A1 (en) * 2004-10-29 2007-07-11 Mtekvision Co., Ltd. Image sensor with expanding dynamic range
WO2006046792A1 (en) 2004-10-29 2006-05-04 Mtek Vision Co., Ltd. Image sensor with expanding dynamic range
EP1805801A4 (en) * 2004-10-29 2009-12-09 Mtek Vision Co Ltd Image sensor with expanding dynamic range
US7893392B2 (en) 2005-11-14 2011-02-22 Nec Lcd Technologies, Ltd. Light-receiving circuit having a photodiode made of thin films and a transferring thin film transistor
KR100801758B1 (en) * 2006-01-19 2008-02-11 엠텍비젼 주식회사 Image sensor and controlling method thereof
US7679115B2 (en) 2006-01-19 2010-03-16 Mtekvisions Co., Ltd. Image sensor and controlling method thereof
WO2008120292A1 (en) * 2007-02-28 2008-10-09 Hamamatsu Photonics K.K. Solid-state imaging apparatus
JP2009077381A (en) * 2007-08-31 2009-04-09 Panasonic Corp Solid-state imaging device
JP2011508504A (en) * 2007-12-21 2011-03-10 フォトニス ネザーランズ ベーフェーPhotonis Netherlands B.V. Image sensor array, enhance the image sensor array, electron bombardment multiplying the image sensor array device, and a pixel sensor element for such image sensor array
JP2009272674A (en) * 2008-04-30 2009-11-19 Canon Inc Solid-state imaging apparatus and driving method of solid-state imaging apparatus
JP4693863B2 (en) * 2008-04-30 2011-06-01 キヤノン株式会社 The driving method of the solid-state imaging device and a solid-state imaging device
JP2013085283A (en) * 2012-12-18 2013-05-09 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2014171244A (en) * 2014-05-02 2014-09-18 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2015146650A (en) * 2015-05-06 2015-08-13 株式会社半導体エネルギー研究所 semiconductor device
JP2016140113A (en) * 2016-05-10 2016-08-04 株式会社半導体エネルギー研究所 Semiconductor device and electronic apparatus
CN106331434A (en) * 2016-09-05 2017-01-11 深圳安芯微电子有限公司 Image processing device and image processing method

Also Published As

Publication number Publication date Type
JP4081188B2 (en) 2008-04-23 grant

Similar Documents

Publication Publication Date Title
US6130712A (en) Eliminating the influence of random noise produced by an optical black pixel on a reference output
US5881184A (en) Active pixel sensor with single pixel reset
US7982789B2 (en) Image sensing apparatus driving method, image sensing apparatus, and image sensing system
US6847026B2 (en) Solid image pick-up apparatus
JP2004134867A (en) Solid-state imaging apparatus, drive method thereof, and imaging system
JP2001036920A (en) Image pickup unit and image pickup system using the same
US5280358A (en) Photoelectric converting apparatus having an analog memory
JP2000165754A (en) Solid-state image pickup device and signal reading method therefor
JP2006345330A (en) Imaging apparatus
JP2003046864A (en) Solid-state image pickup device and driving method therefor
JP2006310933A (en) Solid-state imaging apparatus, drive method of solid-state imaging apparatus, and imaging apparatus
JP2000224492A (en) Solid-state image pickup device
JP2006237772A (en) Solid-state imaging apparatus, drive method of solid-state imaging apparatus, and imaging apparatus
US20080055439A1 (en) Physical quantity detecting device, solid-state imaging device, and imaging apparatus
JP2000180706A (en) Signal processor and image pickup device
JP2006073733A (en) Solid state imaging device and solid state imaging system
JPH05145857A (en) Wide dynamic range camera
JP2000295530A (en) Solid-state image pickup device
JP2005328326A (en) Solid state imaging device and its driving method
JP2005333462A (en) Solid state imaging device and imaging system
JP2002325204A (en) Imaging device
US6842192B1 (en) Solid state image pickup device having an amplifier for each vertical signal line and driving method therefor
US8089530B2 (en) Solid-state image pickup apparatus, drive method for the solid-state image pickup apparatus, and image pickup apparatus
US20060266923A1 (en) Solid-state imaging device, driving method therefor, and imaging apparatus
JPH10304250A (en) Solid image pickup device, camera using the same device and method for driving the same device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050510

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140215

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees