KR100448084B1

KR100448084B1 - Method for protecting substrate of semiconductor device to prevent substrate from being broken

Info

Publication number: KR100448084B1
Application number: KR1019970013352A
Authority: KR
Inventors: 송오성
Original assignee: 삼성전자주식회사
Priority date: 1997-04-11
Filing date: 1997-04-11
Publication date: 2004-12-03
Also published as: KR19980076582A

Abstract

PURPOSE: A method for protecting a substrate of a semiconductor device is provided to prevent a substrate from being broken by varying a design of a semiconductor fabricating apparatus, a transfer apparatus, etc. or by forming a crack absorbing pattern for absorbing the propagation of cracks in a crack propagation anticipation region in the initial generation of the crack. CONSTITUTION: A stress concentration region is analyzed according to a plane index of a semiconductor substrate. A semiconductor device is designed in a manner that the stress concentration region of the semiconductor substrate doesn't directly come in contact with a support unit for supporting the semiconductor substrate or a transfer apparatus.

Description

Substrate protection method of semiconductor device

본 발명은 반도체 장치에 관한 것으로, 특히 제조공정 중 기판에 유발되는 스트레스를 감소시켜 기판을 보호하기 위한 반도체 장치의 기판 보호방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a substrate protection method of a semiconductor device for protecting a substrate by reducing stress caused on the substrate during a manufacturing process.

반도체 소자가 대용량화, 고집적화 됨에 따라 칩 위에 배선을 통과시키기 위한 다층배선기술에 대한 연구와, 상기 각 배선층을 절연시키기 위한 절연막의 평탄화에 대한 연구가 매우 활발하다.As semiconductor devices have increased in capacity and density, research on multilayer wiring technology for passing wiring on a chip and planarization of an insulating film for insulating each wiring layer are very active.

최근에는 미세패턴을 제조하기 위한 제조기술의 발달로 4층 금속배선에 이어 6층 금속배선층을 가진 소자의 제조도 가능하게 되었는데, 이러한 4층 이상의 금속배선층을 갖는 소자의 제조에서는 상기한 바와 같이 금속배선층간을 절연시키기 위한 절연막의 성형과, 평탄화를 위한 화학·물리적 연마(이하 CMP(Chemical Mechanical Polishing)공정이라 함) 등 웨이퍼에 많은 스트레스를 유발시키는 공정들이 필연적으로 수반되며, 반복되는 열처리 공정과 열이력(thermal hysteresis)로 인해 기판에 많은 잔류응력이 남게 되고 이로인해 CMP 공정시 웨이퍼가 파괴되기도 한다.Recently, with the development of manufacturing technology for manufacturing fine patterns, it has become possible to manufacture devices having four-layer metal wiring layers followed by six-layer metal wiring layers. In the manufacture of devices having four or more metal wiring layers, as described above, Processes that induce a lot of stress on the wafer, such as forming an insulating film to insulate the wiring layers and chemical and physical polishing (hereinafter referred to as CMP (Chemical Mechanical Polishing) process) for planarization, are inevitably involved. Thermal hysteresis leaves a lot of residual stress on the substrate, which can cause wafer breakage during the CMP process.

종래에는 이러한 기판의 파괴를 방지하기 위해 기판 위에 적층되는 막질의 스트레스를 변경하여 제조공정을 진행하는 방법을 사용하고 있으나 스트레스를 변경하기 위한 공정조건이 까다로우며 그 효과가 크지 않다.Conventionally, in order to prevent the destruction of the substrate is used a method of proceeding the manufacturing process by changing the stress of the film laminated on the substrate, but the process conditions for changing the stress is difficult and its effect is not great.

이처럼 종래에는 대용량화, 고집적화를 위한 다층구조의 반도체 소자 형성시 기판에 유발되는 스트레스 때문에 기판이 파괴되어 공정시간이 길어지고, 수율이 떨어지는 문제점이 있었다.As described above, the substrate is destroyed due to the stress induced on the substrate when forming a semiconductor device having a multi-layer structure for high capacity and high integration, resulting in a long process time and a low yield.

따라서 본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 반도체 제조장치와 운송장치등의 설계를 변경하여 기판의 파괴를 방지할 수 있는 반도체 장치의 기판 보호방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a method for protecting a substrate of a semiconductor device capable of preventing the destruction of the substrate by changing the design of the semiconductor manufacturing apparatus and the transportation apparatus to solve the above problems.

본 발명의 다른 목적은 기판의 파괴시 초기에 상기 파괴영향을 흡수할 수 있는 패턴을 이용하여 상기 기판의 파괴를 방지할 수 있는 반도체 장치의 기판보호방법을 제공하는 것이다.Another object of the present invention is to provide a method for protecting a substrate of a semiconductor device which can prevent the destruction of the substrate by using a pattern capable of absorbing the destruction effect at the time of destruction of the substrate.

상기 목적을 달성하기 위한 본 발명의 반도체 장치의 기판 보호방법은, 반도체 소자를 형성하기 위한 제조 및 반도체 기판의 운송시 사용되는 반도체 장치의 기판 보호 방법에 있어서, 반도체 기판의 면지수에 따른 응력집중영역을 분석하는 단계와, 상기 반도체 기판의 응력집중영역이 상기 반도체 기판을 지지하는 지지장치 또는 운송장치에 직접 접촉하지 않도록 상기 반도체 장치를 설계하여 형성하는 단계를 포함함을 특징으로 한다.The substrate protection method of the semiconductor device of the present invention for achieving the above object is a stress concentration according to the surface index of the semiconductor substrate in the substrate protection method of the semiconductor device used in the manufacture and transportation of the semiconductor substrate for forming the semiconductor element And analyzing the region and designing and forming the semiconductor device such that the stress concentration region of the semiconductor substrate does not directly contact the support apparatus or the transport apparatus for supporting the semiconductor substrate.

상기 다른 목적을 달성하기 위한 본 발명의 반도체장치의 기판 보호방법은, 반도체 기판에 크랙이 발생하면 이를 흡수할 수 있도록 상기 크랙의 전파예상경로에 크랙흡수패턴을 형성하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of protecting a substrate of a semiconductor device, wherein a crack absorption pattern is formed on a propagation path of the crack so as to absorb the crack when the crack occurs in the semiconductor substrate.

도 1 은 웨이퍼의 응력집중점을 도시한 단면도.1 is a cross-sectional view showing a stress concentration point of a wafer.

도 2 는 본 발명에 의한 크랙흡수패턴을 도시한 단면도.2 is a cross-sectional view showing a crack absorption pattern according to the present invention.

＜도면의 주요 부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>

10 : 웨이퍼 20 : 크랙10: wafer 20: crack

30 : 크랙흡수패턴30: crack absorption pattern

이하, 첨부도면을 참조하여 본 발명을 보다 상세히 설명하고자 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도 1 은 통상의 면지수가 <1 0 0>인 P형 6인치(inch) 직경의 실리콘 웨이퍼를 이용하여 실리콘 웨이퍼가 파괴되는 양상을 분석한 것이다.FIG. 1 analyzes a silicon wafer being broken by using a P-type 6 inch diameter silicon wafer having a conventional surface index of <1 0 0>.

상기 실리콘 웨이퍼는 통상 A,B,C,D 위치에서 파괴되며, 파괴된 부분의 파단면은 14.0cm 정도다. 그리고 상기 A,B,C,D 위치는 웨이퍼의 중심점을 중심으로 플랫존(Flat Zone) 방향을 x축이라 가정하였을때, 상기 x축을 기준으로 시계방향으로 ±22.5。 및 ±67.5° 가 된다. 즉, 도 1 에서는 빗금친 부위가 주로 응력집중되어 파괴되는 응력집중점이 되는 것이다.The silicon wafer is usually broken at positions A, B, C, and D, and the fracture surface of the broken portion is about 14.0 cm. The A, B, C, and D positions are ± 22.5 ° and ± 67.5 ° clockwise with respect to the x axis, assuming that the flat zone direction is the x axis about the center point of the wafer. That is, in FIG. 1, the hatched portion is mainly a stress concentration point that is stressed and destroyed.

이를 간단히 모델화 해 보면, 웨이퍼 내 적층박막의 성형으로 인해 바이액셜 (biaxial) 스트레스가 주어지는 경우 이때는 스트레스

는 아래의 식(1)으로 표현할 수 있다.Simply modeling this, if the biaxial stress is caused by the formation of the laminated thin film in the wafer,

Can be expressed by Equation (1) below.

여기서

는 잔류응력에 의한 y축 방향의 스트레스가 같지 않으므로 중심점에서는 1이고 가장자리고 갈수록 임의의 값을 갖는 비례상수다.here

Since the stress in the y-axis direction due to residual stress is not the same, it is a proportionality constant of 1 at the center point and an arbitrary value toward the edge.

이때 x축을 기준으로 시계방향으로 45°방향으로의 스트레스 매트릭스를 축회전에 의해 구해보면 다음의 식(2)가 된다.At this time, if the stress matrix in the 45 ° direction clockwise with respect to the x-axis by the axis rotation is obtained by the following equation (2).

즉, 파괴가 어떤 임계 스트레스를 넘을 때 적층(stacked) 스트레스와 전단(shear) 스트레스의 조합으로 일어난다면 , 상기 x축을 기준으로 ±22.5。 및 ±67.5°되는 부분이 응력집중점이 되며, 상기 응력집중점에 집중된 응력이 한계를 넘으면 파괴가 일어나는 것이다.That is, if the fracture occurs in a combination of stacked stress and shear stress when a critical stress is exceeded, a portion of ± 22.5 ° and ± 67.5 ° with respect to the x-axis becomes a stress concentration point. If the stress concentrated at the point exceeds the limit, the fracture occurs.

다시 도 1 을 살펴보면, 상기 도 1 에서는 빗금으로 표시한 부분이 응력집중점이 되며 주로 공정 중 상기 응력집중점에서 발생한 초기 크랙이 A,B,C,D 방향의 벽개면을 따라 파괴를 일으키게 된다.Referring to FIG. 1 again, in FIG. 1, the hatched portion is the stress concentration point, and the initial crack generated at the stress concentration point during the process mainly causes fracture along the cleavage planes in the A, B, C, and D directions.

따라서 본 발명에서는 상기 응력집중점을 고려하여 다음의 두가지 방법으로 기판의 파괴를 방지하고자 한다.Therefore, in the present invention, in consideration of the stress concentration point, it is intended to prevent destruction of the substrate by the following two methods.

먼저 첫번째는, 상기 크랙이 발생하지 않도록, 공정 중 식각설비, 사진 설비, 확산 및 습식 설비등 각종 설비에서의 기판을 고정, 지지하기 위한 척(chuck)이나 클램프(clamp)가 상기 응력집중점과 직접 닿지 않도록 설계하는 것이다. 이때 상기 응력집중점은 기판의 면지수에 따라 달라지므로 유동적인 변경이 가능하게 한다.First, a chuck or clamp for fixing and supporting a substrate in various equipments such as an etching apparatus, a photographic apparatus, a diffusion apparatus, and a wet apparatus in order to prevent the cracks from occurring may be obtained from the stress concentration point. It is designed not to touch directly. In this case, the stress concentration point is changed according to the surface index of the substrate, thereby enabling a fluid change.

두번째는, 불가피하게 공정중 피로확산 또는 설비이상으로 인해 크랙이 발생하더라도 초기에 크랙이 전파되는 것을 방지하여 기판을 파괴로부터 보호하는 것으로서, 상기 기판의 파괴는 최초의 크랙으로부터 표면적을 넓혀가는 현상이므로 상기 크랙의 전파경로를 예상하여 예상경로에 크랙의 전파를 흡수할 수 있는 패턴을 형성하는 것이다.The second is to protect the substrate from destruction by preventing crack propagation at an early stage even if cracks occur due to fatigue diffusion or facility failure during the process. Since the destruction of the substrate expands the surface area from the first crack. In anticipation of the propagation path of the crack, a pattern for absorbing the propagation of the crack is formed in the expected path.

즉, 도 2 에 도시한 바와 같이 웨이퍼(10)의 가장자리로부터 응력집중에 의해 초기 크랙(20)이 형성되었다면 공정에 따라 계속 전파하게 되므로 초생달형이나 장방형 또는 타원형과 같이 크랙의 선단과 만나는 즉시 넓은 표면적으로 인해 크랙이 전파되는 방지할 수 있는 크랙흡수패턴(30)을 형성한다. 상기 크랙흡수패턴은 초기 라벨링 단계에서 사진식각공정을 이용하여 간단하게 형성할 수 있으며, 상기 모양들을 조합하여 변경할 수 있으며, 또한 흡수효과를 최대화 하기 위해 크랙전파방향과 수직한 방향으로 형성한다.That is, as shown in FIG. 2, if the initial crack 20 is formed by the stress concentration from the edge of the wafer 10, it continues to propagate according to the process. The crack absorption pattern 30 is formed to prevent cracks from propagating due to the surface area. The crack absorption pattern may be simply formed by using a photolithography process in the initial labeling step, may be changed by combining the shapes, and may be formed in a direction perpendicular to the crack propagation direction to maximize the absorption effect.

또한 상기 크랙흡수패턴(30)도 상기 응력집중점이 상기 반도체 기판의 면지수에 따라 위치가 바뀌므로 그에 따라 유동적으로 위치를 변경할 수 있다.In addition, since the position of the stress concentration point is changed according to the surface index of the semiconductor substrate, the crack absorption pattern 30 may be changed in position accordingly.

이상에서와 같이 본 발명에 의하면, 반도체 제조장치와 운송장치등의 설계를 변경하거나 초기 크랙 발생시 크랙전파 예상영역에 크랙의 전파를 흡수할 수 있는크랙흡수패턴을 형성함으로써 기판의 파괴를 방지할 수 있는 효과가 있다.As described above, according to the present invention, it is possible to prevent the destruction of the substrate by changing the design of the semiconductor manufacturing apparatus and the transportation apparatus, or by forming a crack absorption pattern that can absorb the propagation of cracks in the crack propagation expected area when an initial crack occurs. It has an effect.

Claims

A method of protecting a substrate of a semiconductor device used in the manufacture of semiconductor elements and in the transportation of semiconductor substrates:

Analyzing the stress concentration region according to the surface index of the semiconductor substrate; And

And designing and forming the semiconductor device such that the stress concentration region of the semiconductor substrate does not directly contact the support device or the transport device for supporting the semiconductor substrate.

2. The semiconductor device according to claim 1, wherein the semiconductor device is designed and formed so that the stress concentration region of the semiconductor substrate changes in position according to the surface index of the semiconductor substrate. How to protect.

2. The semiconductor device of claim 1, wherein the semiconductor device has a surface index <1 0 0> of ± 22.5 ° and ± 67.5 clockwise from the x-axis, with the flat zone FZ of the semiconductor substrate as the x-axis. A substrate protection method for a semiconductor device, characterized in that it is formed so as not to contact the edge of the semiconductor substrate.

And forming a crack absorption pattern in the propagation path of the crack to absorb the crack when the crack occurs in the semiconductor substrate.

The method of claim 4, wherein the crack absorption pattern is formed so as to be changeable in position according to the surface index of the semiconductor substrate.

The method of claim 4, wherein the crack absorption pattern is formed by a photolithography process.

The method of claim 4, wherein the crack absorption pattern is formed to be perpendicular to an expected propagation path of the crack.

The method of claim 5, wherein the crack absorption pattern has a flat zone (FZ) as the x axis when the surface index of the semiconductor substrate is <1 0 0> to form ± 22.5 ° and ± 67.5 ° clockwise with the x axis. A substrate protection method for a semiconductor device, characterized in that formed in the position.

The method of claim 6, wherein the photolithography process is performed in a labeling step.

8. The method of claim 7, wherein the crack absorption pattern is formed in a crescent, elliptical, or rectangular shape.

The method of claim 7, wherein the crack absorption pattern is formed by a combination of a crescent moon, an ellipse, a rectangle, or a bottom, or a combination thereof.