KR100444517B1 - METHOD OF FABRICATING ElECTRODE IN PLASMA DISPLAY PANEL - Google Patents

METHOD OF FABRICATING ElECTRODE IN PLASMA DISPLAY PANEL Download PDF

Info

Publication number
KR100444517B1
KR100444517B1 KR10-2002-0005660A KR20020005660A KR100444517B1 KR 100444517 B1 KR100444517 B1 KR 100444517B1 KR 20020005660 A KR20020005660 A KR 20020005660A KR 100444517 B1 KR100444517 B1 KR 100444517B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
seed layer
plating
dummy
Prior art date
Application number
KR10-2002-0005660A
Other languages
Korean (ko)
Other versions
KR20030065166A (en
Inventor
차홍래
문원석
김경구
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0005660A priority Critical patent/KR100444517B1/en
Publication of KR20030065166A publication Critical patent/KR20030065166A/en
Application granted granted Critical
Publication of KR100444517B1 publication Critical patent/KR100444517B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J17/00Gas-filled discharge tubes with solid cathode
    • H01J17/02Details
    • H01J17/04Electrodes; Screens

Abstract

본 발명은 전극의 두께를 균일하게 함과 아울러 기판과 전극의 밀착력을 높이도록 한 플라즈마 디스플레이 패널의 전극 제조방법에 관한 것이다.The present invention relates to a method for manufacturing an electrode of a plasma display panel, in which the thickness of the electrode is uniform and the adhesion between the substrate and the electrode is increased.

본 발명에 따른 플라즈마 디스플레이 패널의 전극 제조방법은 기판의 표시영역 내에 시드층을 형성하는 단계와, 상기 기판의 비표시영역 상에 착탈 가능하게 더미전극을 형성하는 단계와, 상기 기판에 대하여 도금을 실시함으로써 상기 시드층 상에 전극패턴을 형성하는 단계와, 상기 더미전극을 제거하는 단계를 포함한다.According to an embodiment of the present invention, a method of manufacturing an electrode of a plasma display panel includes forming a seed layer in a display area of a substrate, forming a dummy electrode detachably on a non-display area of the substrate, and plating the substrate. And forming an electrode pattern on the seed layer, and removing the dummy electrode.

Description

플라즈마 디스플레이 패널의 전극 제조방법{METHOD OF FABRICATING ElECTRODE IN PLASMA DISPLAY PANEL}Electrode manufacturing method of plasma display panel {METHOD OF FABRICATING ElECTRODE IN PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널의 제조방법에 관한 것으로, 특히 전극의 두께를 균일하게 함과 아울러 기판과 전극의 밀착력을 높이도록 한 플라즈마 디스플레이 패널의 전극 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a plasma display panel, and more particularly, to a method for manufacturing an electrode of a plasma display panel in which the thickness of the electrode is uniform and the adhesion between the substrate and the electrode is increased.

최근 들어 대형화에 유리한 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)에 대한 연구가 활발히 진행되고 있다. PDP는 통상 가스 방전 현상을 이용하여 화상을 표시하며, 크게 직류(DC) 구동형과 교류(AC) 구동형으로 대별된다. 교류 구동형 PDP는 직류방식에 비하여 저소비전력과 라이프 타임이 큰 장점이 있다.Recently, researches on plasma display panels (hereinafter, referred to as "PDPs"), which are advantageous for large size, have been actively conducted. PDPs usually display images by using a gas discharge phenomenon, and are largely classified into a direct current (DC) driving type and an alternating current (AC) driving type. AC-driven PDPs have the advantages of low power consumption and long life compared to direct current.

도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사/서스테인전극(30Y) 및 공통서스테인전극(30Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다. 주사/서스테인전극(30Y)과 공통서스테인전극(30Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다. 투명전극(12Y,12Z)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 주사/서스테인전극(30Y)과 공통서스테인전극(30Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22)과 격벽(24)이 형성되며, 그 하부 유전체층(22)과 격벽(24)의 표면에는 형광체층(26)이 도포된다. 어드레스전극(20X)은 주사/서스테인전극(30Y) 및 공통서스테인전극(30Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다.Referring to FIG. 1, a discharge cell of a three-electrode AC surface discharge type PDP is formed on a scan / sustain electrode 30Y and a common sustain electrode 30Z formed on an upper substrate 10, and a lower substrate 18. An address electrode 20X is provided. Each of the scan / sustain electrode 30Y and the common sustain electrode 30Z has a line width smaller than the line widths of the transparent electrodes 12Y and 12Z and the transparent electrodes 12Y and 12Z, and is formed on one edge of the transparent electrode. (13Y, 13Z). The transparent electrodes 12Y and 12Z are usually formed on the upper substrate 10 by indium tin oxide (ITO). The metal bus electrodes 13Y and 13Z are usually formed of metals such as chromium (Cr) and formed on the transparent electrodes 12Y and 12Z to reduce voltage drop caused by the transparent electrodes 12Y and 12Z having high resistance. The upper dielectric layer 14 and the passivation layer 16 are stacked on the upper substrate 10 having the scan / sustain electrode 30Y and the common sustain electrode 30Z side by side. In the upper dielectric layer 14, wall charges generated during plasma discharge are accumulated. The protective layer 16 prevents damage to the upper dielectric layer 14 due to sputtering generated during plasma discharge and increases emission efficiency of secondary electrons. As the protective film 16, magnesium oxide (MgO) is usually used. The lower dielectric layer 22 and the partition wall 24 are formed on the lower substrate 18 on which the address electrode 20X is formed, and the phosphor layer 26 is coated on the surfaces of the lower dielectric layer 22 and the partition wall 24. The address electrode 20X is formed in the direction crossing the scan / sustain electrode 30Y and the common sustain electrode 30Z. The partition wall 24 is formed in parallel with the address electrode 20X to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor layer 26 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. An inert mixed gas such as He + Xe, Ne + Xe, He + Xe + Ne is injected into the discharge space provided between the upper and lower substrates 10 and 18 and the partition wall 24.

서스테인전극쌍(30Y,30Z)의 금속버스전극(13Y,13Z)과 어드레스전극(20X)은 포델법(FODEL)이라고도 하는 포토법, 건식증착법인 스퍼터링법(Sputtering) 또는 스크린 인쇄법(Screen Print)을 이용하여 기판(10,18) 상에 형성된다.The metal bus electrodes 13Y and 13Z and the address electrodes 20X of the sustain electrode pairs 30Y and 30Z are also referred to as the FODEL method, a sputtering method or a dry screen method, which is a sputtering method or a screen print method. Is formed on the substrate (10, 18).

포토법은 감광성 은페이스트(Ag paste)를 기판 상에 전면 인쇄하고 그 은페이스트에 대하여 노광/현상공정을 실시한 후에 소정공정을 실시하여 전극패턴을 형성하게 된다. 이 포토법은 공정이 쉽고 전극패턴을 고정세로 형성시킬 수 있는 장점이 있지만 은페이스트의 손실량이 크기 때문에 재료의 낭비가 크고 높은 열처리를 수반하는 소정 공정에 의해 전극패턴이 수축되는 등의 문제점이 있다.In the photo method, a photosensitive silver paste is printed on the entire surface of a substrate, an exposure / development process is performed on the silver paste, and then a predetermined process is performed to form an electrode pattern. This photo method has the advantage of easy process and high electrode pattern formation, but has a problem of shrinking the electrode pattern by a certain process involving high heat treatment due to high loss of silver paste. .

스퍼터링법은 기판 상에 스퍼터링으로 원하는 금속막을 증착한 후에 포토레지스트 도포, 노광 및 현상공정을 거친 후에 마지막으로 식각공정을 실시하여 전극패턴을 형성하게 된다. 이 스퍼터링법은 수 μm 정도의 두께로 전극패턴을 형성하는데에 공정시간이 길어지고 제조비용이 높은 단점이 있다.In the sputtering method, a desired metal film is deposited by sputtering on a substrate, and then subjected to photoresist coating, exposure, and developing processes, and finally an etching process is performed to form an electrode pattern. This sputtering method has a disadvantage in that it takes a long process time and a high manufacturing cost to form an electrode pattern with a thickness of several μm.

스크린 프린팅법은 기판 상에 스크린을 정렬하고 금속페이스트를 도포하고건조하는 과정을 금속페이스트의 높이가 원하는 높이에 도달할 때까지 반복하게 된다. 그리고 스크린 프린팅법은 금속페이스트가 원하는 높이에 도달하면 금속페이스트를 소정하여 기판 상에 전극을 형성하게 된다. 이 스크린 프린팅법은 공정이 간단하고 제조단가가 낮은 장점이 있으나, 매 금속페이스트의 인쇄시 스크린 정렬, 금속페이스트의 도포 및 건조를 반복하여야 하기 때문에 공정시간이 길어지고 스크린 정렬이 어긋나는 경우에 전극패턴의 형상 정밀도가 떨어지는 단점이 있다.Screen printing method repeats the process of aligning the screen on the substrate, applying and drying the metal paste until the height of the metal paste reaches the desired height. In the screen printing method, when the metal paste reaches a desired height, the metal paste is predetermined to form an electrode on the substrate. This screen printing method has the advantages of simple process and low manufacturing cost. However, since the screen alignment, the application and drying of metal paste must be repeated when printing every metal paste, the process time is long and the electrode pattern is misaligned. There is a disadvantage that the shape precision of the falling.

최근에는 도금법이 PDP의 금속전극을 형성하는데에 이용되기 시작하였다.Recently, the plating method has been used to form the metal electrode of the PDP.

도금법은 기판 상에 전도성 시드층(Seed layer)을 형성한 후에 그 위에 포토레지스트를 형성한 다음, 노광/현상공정을 거쳐 포토레지스트패턴을 형성하여 원하는 형상의 전극패턴을 따라 시드층을 노출시킨다. 이어서, 도금법은 시드층과 포토레지스트패턴이 형성된 기판에 대하여 전기도금을 실시하여 시드층 상에 원하는 높이만큼 금속을 성장시켜 전극패턴을 형성하게 된다. 이러한 도금법은 비교적 공정이 쉬울뿐 아니라 전극패턴을 고정세화할 수 있고 재료의 낭비가 작은 장점이 있지만, 전기도금을 실시하는 공정에서 전극패턴의 두께가 불균일하게 되고 전극물질과 기판 간에 밀착성이 떨어지는 문제점이 있다. 이를 도 2를 결부하여 상세히 설명하기로 한다.In the plating method, after forming a conductive seed layer on a substrate, a photoresist is formed thereon, and then a photoresist pattern is formed through an exposure / development process to expose the seed layer along an electrode pattern having a desired shape. Subsequently, in the plating method, electroplating is performed on the substrate on which the seed layer and the photoresist pattern are formed to grow metal on the seed layer by a desired height to form an electrode pattern. This plating method is relatively easy to process and has the advantage of high definition of the electrode pattern and small waste of materials. However, the thickness of the electrode pattern becomes uneven and the adhesion between the electrode material and the substrate is poor in the electroplating process. There is this. This will be described in detail with reference to FIG. 2.

도 2를 참조하면, 도금법에 있어서 전기도금은 시드층과 포토레지스트패턴이 형성된 PDP의 기판(32)은 소스전극(38)이 설치되고 도금액(36)이 넣어진 도금조(40)에 침전된 상태에서 실시된다. 전압이 인가됨에 따라 전기도금이 시작되면, 소스전극(38)과 기판(32)의 시드층 사이에 전계(34)가 인가되고소스전극(38)으로부터 방출된 금속이온이 시드층 상에 쌓이면서 시드층 상에 금속이 성장하게 된다. 이 때, 기판(32)의 측변부영역(32a)은 다른 기판 부분에 비하여 전계(34)가 집중하고 과전류가 흐르게 되어 시드층 상에서 성장되는 금속층의 높이가 더 높아지고 전계집중과 과전류에 의해 발생되는 금속층의 스트레스로 인하여 금속층과 기판 사이에 밀착성이 떨어지게 된다. 또한, 기판(32)의 측변부영역(32a)에 전계가 집중하는 것은 기판(32)의 측변부영역(32a)에 신선한 도금액(36)이 다른 기판 부분에 비하여 더 빨리 공급되기 때문에 기판(32)의 측변부영역(32a)의 농도분극현상이 상대적으로 작은 것에도 원인이 있다.Referring to FIG. 2, in the plating method, electroplating is performed by depositing a substrate 32 of a PDP on which a seed layer and a photoresist pattern are formed, in a plating bath 40 in which a source electrode 38 is installed and a plating solution 36 is placed. Is carried out in a state. When the electroplating starts as the voltage is applied, an electric field 34 is applied between the source electrode 38 and the seed layer of the substrate 32 and the metal ions emitted from the source electrode 38 accumulate on the seed layer and seed. The metal grows on the layer. At this time, the side region 32a of the substrate 32 has a higher concentration of the electric field 34 and an overcurrent than the other substrate portions, resulting in a higher height of the metal layer grown on the seed layer, which is generated by field concentration and overcurrent. Due to the stress of the metal layer, the adhesion between the metal layer and the substrate is inferior. Further, the concentration of the electric field in the side region 32a of the substrate 32 is because the fresh plating solution 36 is supplied to the side region 32a of the substrate 32 faster than the other substrate portions. This is also caused by the relatively small concentration polarization phenomenon of the side edge region 32a of ().

따라서, 본 발명의 목적은 전극의 두께를 균일하게 함과 아울러 기판과 전극의 밀착력을 높이도록 한 PDP의 전극 제조방법을 제공하는데 있다.Accordingly, it is an object of the present invention to provide a method for manufacturing an electrode of a PDP which makes the thickness of the electrode uniform and increases the adhesion between the substrate and the electrode.

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널을 나타내는 사시도이다.1 is a perspective view showing a conventional three-electrode AC surface discharge type plasma display panel.

도 2a 내지 도 2c는 종래의 전극 제조방법을 단계적으로 나타내는 단면도이다.2A to 2C are cross-sectional views showing a conventional electrode manufacturing method step by step.

도 3a 내지 도 3e는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 전극 제조방법을 단계적으로 나타내는 단면도이다.3A through 3E are cross-sectional views illustrating a method of manufacturing an electrode of a plasma display panel according to a first embodiment of the present invention.

도 4a 내지 도 4d는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 전극 제조방법을 단계적으로 나타내는 단면도이다.4A through 4D are cross-sectional views illustrating a method of manufacturing an electrode of a plasma display panel according to a second exemplary embodiment of the present invention.

도 5는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 제조방법에 있어서 기판 상에 형성되는 더미전극 또는 더미패드를 보여주는 평면도이다.5 is a plan view illustrating a dummy electrode or a dummy pad formed on a substrate in the method of manufacturing a plasma display panel according to an exemplary embodiment of the present invention.

도 6은 도 3b의 공정에서 더미테이프가 부착되는 것을 나타내는 단면도이다.6 is a cross-sectional view showing that the dummy tape is attached in the process of Figure 3b.

도 7은 도 4b의 공정에서 더미테이프가 부착되는 것을 나타내는 단면도이다.7 is a cross-sectional view showing that the dummy tape is attached in the process of Figure 4b.

도 8은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 제조방법에 있어서 도금조 내에서 실시되는 도금공정을 나타내는 단면도이다.8 is a cross-sectional view illustrating a plating process performed in a plating bath in the method of manufacturing a plasma display panel according to an embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10,18,32,51,61 : 기판 12Y,12Z : 투명전극10,18,32,51,61: substrate 12Y, 12Z: transparent electrode

13Y,13Z : 금속버스전극 14,22 : 유전체층13Y, 13Z: metal bus electrode 14, 22: dielectric layer

16 : 보호막 20X : 어드레스전극16: protective film 20X: address electrode

24 : 격벽 26 : 형광체24: partition 26: phosphor

30Y : 주사/서스테인전극 30Z : 공통서스테인전극30Y: scan / sustain electrode 30Z: common sustain electrode

32a,82a : 측변부영역 34,84 : 전계32a, 82a: side area 34,84: electric field

36,86 : 도금액 38,88 : 소스전극36,86 plating solution 38,88 source electrode

40,80 : 도금조 52,62 : 시드층40,80 plating bath 52,62 seed layer

53,63 : 포토레지스트 54 : 금속전극패턴53,63 photoresist 54 metal electrode pattern

71 : 유효전극패턴 72 : 더미전극패턴71: effective electrode pattern 72: dummy electrode pattern

73 : 더미패드 74 : 전도성테이프, 전도성판재73: dummy pad 74: conductive tape, conductive plate material

상기 목적을 달성하기 위하여, 본 발명에 따른 PDP의 전극 제조방법은 기판의 표시영역 내에 시드층을 형성하는 단계와, 상기 기판의 비표시영역 상에 착탈 가능하게 더미전극을 형성하는 단계와, 상기 기판에 대하여 도금을 실시함으로써 상기 시드층 상에 전극패턴을 형성하는 단계와, 상기 더미전극을 제거하는 단계를 포함한다.In order to achieve the above object, the electrode manufacturing method of the PDP according to the present invention comprises the steps of forming a seed layer in the display area of the substrate, the step of forming a dummy electrode detachably on the non-display area of the substrate, Forming an electrode pattern on the seed layer by plating the substrate; and removing the dummy electrode.

상기 더미전극은 기판의 상하측 또는 좌우측 가장자리에 형성되는 것을 특징으로 한다.The dummy electrode may be formed at upper and lower sides or left and right edges of the substrate.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 도 3a 내지 도 8을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 3A to 8.

도 3a를 참조하면, 본 발명의 제1 실시예에 따른 PDP의 전극 제조방법은 스퍼터링(Sputtering), 이-빔 플레이팅(E-Beam plating) 등의 건식증착법이나 무전해 도금법을 이용하여 기판(51) 상에 Cr, Ti, Zn, Ni, Cu 중 어느 하나 혹은 적어도 하나 둘의 다층 금속으로 시드층(52)을 형성하게 된다. 또한, 시드층(52)은 전도성이 있는 산화물 혹은 질화물로 형성될 수도 있다. 기판(51)은 투명전극 상에 금속버스전극이 형성되는 PDP의 상부기판 또는 어드레스전극이 형성되는 PDP의 하부기판이다.Referring to FIG. 3A, a method of manufacturing an electrode of a PDP according to a first embodiment of the present invention may include a substrate (eg, sputtering, E-Beam plating, or the like) using a dry deposition method or an electroless plating method. 51, the seed layer 52 is formed of a multilayer metal of any one or at least one of Cr, Ti, Zn, Ni, and Cu. In addition, the seed layer 52 may be formed of a conductive oxide or nitride. The substrate 51 is an upper substrate of a PDP on which a metal bus electrode is formed or a lower substrate of a PDP on which an address electrode is formed.

시드층(52)이 형성된 기판(51) 상에는 감광성수지 예를 들면, 포토레지스트(53)가 도포된 후에 그 위에 마스크가 정렬되고 노광/현상공정을 거쳐 포토레지스트(53)가 패터닝된다. 그러면 원하는 전극패턴형상으로 포토레지스트패턴을 통하여 시드층(52)이 도 3b와 같이 노출된다.On the substrate 51 on which the seed layer 52 is formed, after the photoresist, for example, the photoresist 53 is applied, the mask is aligned and the photoresist 53 is patterned through an exposure / development process. Then, the seed layer 52 is exposed as shown in FIG. 3B through the photoresist pattern in a desired electrode pattern shape.

이어서, 본 발명의 제1 실시예에 따른 PDP의 전극 제조방법은 도 3c와 같이 전기도금 또는 무전해도금을 실시하여 시드층 상에 금속을 원하는 두께만큼 성장시키게 된다. 이러한 도금과정에서 후술되는 바와 같이 유효전극 이외에 전계가 집중되는 기판의 측변부영역에 전도성 더미전극이나 더미패드를 형성하여 유효전극의 두께를 균일하게 하고 기판과 금속 간의 밀착력 저하를 방지하게 된다.Subsequently, in the method of manufacturing the electrode of the PDP according to the first embodiment of the present invention, electroplating or electroless plating is performed as shown in FIG. 3C to grow metal on the seed layer by a desired thickness. As described below in the plating process, a conductive dummy electrode or a dummy pad is formed in the side region of the substrate where the electric field is concentrated, in addition to the effective electrode, thereby making the thickness of the effective electrode uniform and preventing a decrease in adhesion between the substrate and the metal.

도금공정을 실시한 결과, 시드층(52) 상에는 도 3d와 같이 소정 두께의 금속전극패턴(54)이 형성된다. 마지막으로, 전극간 단락이 되지 않도록 금속전극패턴(54) 아래의 시드층(52)을 제외한 나머지 부분의 시드층(52)은 식각공정을 통하여 제거된다.As a result of the plating process, a metal electrode pattern 54 having a predetermined thickness is formed on the seed layer 52 as shown in FIG. 3D. Finally, the seed layer 52 of the remaining portion except for the seed layer 52 under the metal electrode pattern 54 is removed through an etching process so as not to cause a short circuit between the electrodes.

도 4a 내지 도 4d는 본 발명의 제2 실시예에 따른 PDP의 전극 제조방법을 나타낸다.4A to 4D illustrate a method of manufacturing an electrode of a PDP according to a second embodiment of the present invention.

도 4a를 참조하면, 본 발명의 제2 실시예에 따른 PDP의 전극 제조방법은 스퍼터링, 이-빔 플레이팅 등의 건식증착법이나 무전해 도금법을 이용하여 기판(61) 상에 Cr, Ti, Zn, Ni, Cu 중 어느 하나 혹은 적어도 하나 둘의 다층 금속으로 시드층(62)을 형성하게 된다. 또한, 시드층(62)은 전도성이 있는 산화물 혹은 질화물로 형성될 수도 있다. 기판(61)은 투명전극 상에 금속버스전극이 형성되는 PDP의 상부기판 또는 어드레스전극이 형성되는 PDP의 하부기판이다.Referring to FIG. 4A, a method of manufacturing an electrode of a PDP according to a second embodiment of the present invention is Cr, Ti, Zn on a substrate 61 using a dry deposition method such as sputtering, two-beam plating, or an electroless plating method. The seed layer 62 is formed of a multilayer metal of any one, or at least one of Ni, Cu, and the like. In addition, the seed layer 62 may be formed of a conductive oxide or nitride. The substrate 61 is an upper substrate of a PDP on which a metal bus electrode is formed or a lower substrate of a PDP on which an address electrode is formed.

시드층(62)이 형성된 기판(61) 상에는 감광성수지 예를 들면, 포토레지스트(63)가 도포된 후에 그 위에 마스크가 정렬되고 노광/현상공정을 거쳐 도 4b와 같이 포토레지스트(63)가 패터닝된다.On the substrate 61 on which the seed layer 62 is formed, after the photoresist, for example, the photoresist 63 is applied, the mask is aligned thereon, and the photoresist 63 is patterned as shown in FIG. 4B through an exposure / development process. do.

이어서, 본 발명의 제2 실시예에 따른 PDP의 전극 제조방법은 도 4c와 같이 식각공정을 실시하여 기판(61) 상에 노출된 시드층(62)을 제거하게 된다. 그러면기판(61) 상에 형성된 시드층(62)은 포토레지스트패턴(63) 아래의 시드층(62)만이 남게 된다. 이렇게 시드층패턴(62)이 형성된 후에, 전기도금 또는 무전해도금이 실시된다. 그러면 시드층(62) 상에 금속이 성장되고, 도 4d와 같이 원하는 전극 두께만큼 금속이 성장되면 도금이 중지된다. 이러한 도금과정에서 후술되는 바와 같이 유효전극 이외에 전계가 집중되는 기판의 측변부영역에 전도성 더미전극이나 더미패드를 형성하여 유효전극의 두께를 균일하게 하고 기판과 금속 간의 밀착력 저하를 방지하게 된다.Subsequently, in the method of manufacturing the electrode of the PDP according to the second embodiment of the present invention, the seed layer 62 exposed on the substrate 61 is removed by performing an etching process as shown in FIG. 4C. Then, only the seed layer 62 under the photoresist pattern 63 remains in the seed layer 62 formed on the substrate 61. After the seed layer pattern 62 is formed, electroplating or electroless plating is performed. Then, metal is grown on the seed layer 62, and when metal is grown by a desired electrode thickness as shown in FIG. 4D, plating is stopped. As described below in the plating process, a conductive dummy electrode or a dummy pad is formed in the side region of the substrate where the electric field is concentrated, in addition to the effective electrode, thereby making the thickness of the effective electrode uniform and preventing a decrease in adhesion between the substrate and the metal.

도금과정에서 유효전극의 두께를 균일하게 하고 기판과 금속 간의 밀착력 저하를 방지하기 위하여, 본 발명의 실시예에 따른 PDP의 전극 제조방법은 도 5와 같이 도금과정에서 전계가 집중하는 기판(51,61)의 상/하측 또는 좌/우측 측변부영역에 더미전극패턴(72) 및/또는 더미패드(73)를 형성하게 된다. 더미전극패턴(72)과 더미패드(73)는 유효전극패턴(71)이 형성되는 화면표시영역 밖의 위쪽과 아래쪽에 배치되어 PDP의 구동시에 방전을 일으키기 위한 유효전극패턴(71)과 달리, 도금공정에서 가장자리에 위치한 유효전극패턴(71)에 전계가 집중되지 않도록 자신에게 전계가 집중되도록 유도하는 역할을 하게 된다. 따라서, 더미전극패턴(72)과 더미패드(73)에 의해 도금과정에서 유효전극패턴들(71)에는 전 표시영역에 걸쳐 전계가 균일하게 인가된다. 더미전극패턴(72)의 수와 더미패드(73)의 면적은 기판(51,61)의 크기나 도금조의 상태에 따라 조정될 수 있다.In order to uniformize the thickness of the effective electrode in the plating process and to prevent a decrease in adhesion between the substrate and the metal, the electrode manufacturing method of the PDP according to the embodiment of the present invention includes a substrate 51 in which an electric field is concentrated in the plating process as shown in FIG. The dummy electrode pattern 72 and / or the dummy pad 73 are formed in the upper / lower side or the left / right side edge region 61. The dummy electrode pattern 72 and the dummy pad 73 are disposed above and below the screen display area in which the effective electrode pattern 71 is formed, and unlike the effective electrode pattern 71 for generating a discharge when the PDP is driven, plating is performed. In the process, the electric field is induced to concentrate itself so that the electric field is not concentrated on the effective electrode pattern 71 positioned at the edge. Accordingly, an electric field is uniformly applied to the effective electrode patterns 71 during the plating process by the dummy electrode pattern 72 and the dummy pad 73. The number of dummy electrode patterns 72 and the area of the dummy pad 73 may be adjusted according to the size of the substrates 51 and 61 or the state of the plating bath.

더미전극패턴(72)과 더미패드(73)를 형성하기 위하여, 유효전극패턴 이외에 더미전극패턴과 더미패드에 대응하는 시드층을 노출시키기 위한 마스크가 제작된다. 이 마스크는 도 3b 및 도 4b와 같이 포토레지스트(53,63)가 도포된 기판(51,61) 상에 정렬된다. 그 다음, 노광/현상공정을 거치면, 더미전극패턴(72)과 더미패드(73)은 유효전극(71)과 동시에 기판(51,61) 상에 형성된다. 이 경우, 더미전극패턴(72)과 더미패드(73)는 전공정이 종결된 후에도 기판(51,61) 상에 남게 된다.In order to form the dummy electrode pattern 72 and the dummy pad 73, a mask for exposing the seed layer corresponding to the dummy electrode pattern and the dummy pad in addition to the effective electrode pattern is manufactured. This mask is aligned on the substrates 51 and 61 to which the photoresists 53 and 63 are applied, as shown in Figs. 3B and 4B. Next, through the exposure / development process, the dummy electrode pattern 72 and the dummy pad 73 are formed on the substrates 51 and 61 at the same time as the effective electrode 71. In this case, the dummy electrode pattern 72 and the dummy pad 73 remain on the substrates 51 and 61 even after the previous process is completed.

더미전극패턴(72)과 더미패드(73)를 기판(51,61) 상에서 제거하기 위한 방법은 다음과 같다. 유효전극패턴(71)에 대응하는 시드층만을 노출시키기 위한 마스크가 제작된다. 이 마스크는 도 3b 및 도 4b와 같이 포토레지스트(53,63)가 도포된 기판(51,61) 상에 정렬된다. 이 상태에서 노광/현상 공정을 거쳐 유효전극패턴(71)에 대응하는 시드층만을 노출시킨다. 이어서, 유효전극패턴(71)의 시드층 옆 또는 포토레지스트 상에 더미전극패턴(72)과 더미패드(73) 역할을 하는 전도성테이프나 전도성판재가 부착되고, 이를 시드층과 전기적으로 접속시킨다. 이렇게 전도성테이프나 전도성판재가 부착된 상태에서 전기도금을 실시한 후에, 후공정에서 제거되는 포토레지스트패턴 및 불필요한 시드층과 함께 전도성테이프나 전도성판재를 제거하면 전 공정이 완료된 후에 기판 상에 전도성테이프나 전도성판재가 남지 않게 된다. 다시 말하여, 도 3b의 포토레지스트패턴 형성공정에서 도 6과 같이 전도성테이프나 전도성판재(74)를 후공정에서 제거되는 포토레지스트패턴(53) 상에 부착하고, 그 전도성테이프나 전도성판재(74)를 시드층(52)에 전기적으로 접속시키고, 도금을 실시한다. 그리고 후공정에서 포토레지스트패턴(74)을 제거하게 되면 전도성테이프나 전도성판재(74)가 동시에 제거된다. 마찬가지로, 도 4b의 공정에서 도 7과 같이 전도성테이프나 전도성판재(74)를 후공정에서 제거되는 시드층(62) 상에 부착하고, 도금을 실시한다. 그리고 후공정에서 불필요한 시드층을 제거하게 되면 전도성테이프나 전도성판재(74)가 동시에 제거된다.The method for removing the dummy electrode pattern 72 and the dummy pad 73 on the substrates 51 and 61 is as follows. A mask for exposing only the seed layer corresponding to the effective electrode pattern 71 is manufactured. This mask is aligned on the substrates 51 and 61 to which the photoresists 53 and 63 are applied, as shown in Figs. 3B and 4B. In this state, only the seed layer corresponding to the effective electrode pattern 71 is exposed through the exposure / development process. Subsequently, a conductive tape or a conductive plate material serving as the dummy electrode pattern 72 and the dummy pad 73 is attached to the seed layer of the effective electrode pattern 71 or on the photoresist, and is electrically connected to the seed layer. After electroplating with the conductive tape or plate attached, the conductive tape or plate is removed together with the photoresist pattern and unnecessary seed layer removed in a later process. No conductive plate remains. In other words, in the photoresist pattern forming process of FIG. 3B, the conductive tape or the conductive plate material 74 is attached onto the photoresist pattern 53 removed in a later process as shown in FIG. 6, and the conductive tape or conductive plate material 74 is attached. ) Is electrically connected to the seed layer 52, and plating is performed. When the photoresist pattern 74 is removed in a later step, the conductive tape or the conductive plate material 74 is simultaneously removed. Similarly, in the process of FIG. 4B, as shown in FIG. 7, the conductive tape or the conductive plate material 74 is attached onto the seed layer 62 to be removed in a later process, and plating is performed. When the seed layer is removed in a later step, the conductive tape or the conductive plate 74 is removed at the same time.

도 8은 본 발명의 실시예에 따른 PDP의 전극 제조방법에 있어서 도금공정에서 기판에 가해지는 전계분포를 나타낸다.8 shows the electric field distribution applied to the substrate in the plating process in the electrode manufacturing method of the PDP according to the embodiment of the present invention.

도 8을 참조하면, 도금액(86)이 담겨진 도금조(80) 내에 넣어지는 기판은 기판(82)의 표시영역에 유효전극패턴(71)에 대응하는 시드층이 형성됨과 아울러 기판(82)의 측변부영역(82a)에 더미전극패턴(72) 및/또는 더미패드(73)에 대응하는 시드층이 형성된다. 이 상태에서 도금이 시작되면, 소스전극(88)과 기판(82)의 시드층 사이에 전계가 인가되고 소스전극(88)으로부터 방출된 금속이온이 시드층 상에 쌓이면서 시드층 상에 금속이 성장하게 된다. 이 때, 더미전극패턴(72) 및/또는 더미패드(73)가 형성된 기판(82)의 측변부영역(82a)은 다른 기판 부분에 비하여 전계(84)가 집중하고 과전류가 흐르게 되지만, 유효전극패턴들(71)이 형성된 표시영역에는 전계(84)가 균일하게 인가되고 동일한 전류가 흐르게 된다. 그 결과, 도금공정이 종료된 후에 전 표시영역의 유효전극패턴들(71)은 그 두께가 균일하게 되며 기판과의 밀착력이 높은 수준으로 균일하게 유지된다.Referring to FIG. 8, a seed layer corresponding to the effective electrode pattern 71 is formed in the display area of the substrate 82 in the plating bath 80 in which the plating solution 86 is contained. A seed layer corresponding to the dummy electrode pattern 72 and / or the dummy pad 73 is formed in the side region 82a. When plating starts in this state, an electric field is applied between the source electrode 88 and the seed layer of the substrate 82 and the metal ions emitted from the source electrode 88 accumulate on the seed layer and the metal grows on the seed layer. Done. At this time, in the side region area 82a of the substrate 82 on which the dummy electrode pattern 72 and / or the dummy pad 73 are formed, the electric field 84 concentrates and the overcurrent flows compared to other substrate portions, but the effective electrode The electric field 84 is uniformly applied to the display area where the patterns 71 are formed, and the same current flows. As a result, after completion of the plating process, the effective electrode patterns 71 of the entire display area are uniform in thickness and uniformly maintained at a high level of adhesion with the substrate.

상술한 바와 같이, 본 발명에 따른 PDP의 전극 제조방법은 도금공정에서 전계가 집중되는 영역에 더미전극패턴이나 더미패드를 형성함으로써 도금공정시 전 표시영역 내에 존재하는 전극패턴들의 두께를 균일하게 할 수 있고 기판과 전극의 밀착력을 균일하게 높일 수 있다.As described above, the electrode manufacturing method of the PDP according to the present invention by forming a dummy electrode pattern or a dummy pad in the area where the electric field is concentrated in the plating process to uniform the thickness of the electrode patterns existing in the entire display area during the plating process. The adhesion between the substrate and the electrode can be evenly increased.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (4)

기판의 표시영역 내에 시드층을 형성하는 단계와,Forming a seed layer in the display area of the substrate; 상기 기판의 비표시영역 상에 착탈 가능하게 더미전극을 형성하는 단계와,Forming a dummy electrode detachably on a non-display area of the substrate; 상기 기판에 대하여 도금을 실시함으로써 상기 시드층 상에 전극패턴을 형성하는 단계와,Forming an electrode pattern on the seed layer by plating the substrate; 상기 더미전극을 제거하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극 제조방법.And removing the dummy electrode. 제 1 항에 있어서,The method of claim 1, 상기 더미전극은 상기 기판의 상하측 또는 좌우측 가장자리에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극 제조방법.The dummy electrode is formed on the upper, lower, left and right edges of the substrate electrode manufacturing method of the plasma display panel. 삭제delete 삭제delete
KR10-2002-0005660A 2002-01-31 2002-01-31 METHOD OF FABRICATING ElECTRODE IN PLASMA DISPLAY PANEL KR100444517B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0005660A KR100444517B1 (en) 2002-01-31 2002-01-31 METHOD OF FABRICATING ElECTRODE IN PLASMA DISPLAY PANEL

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0005660A KR100444517B1 (en) 2002-01-31 2002-01-31 METHOD OF FABRICATING ElECTRODE IN PLASMA DISPLAY PANEL

Publications (2)

Publication Number Publication Date
KR20030065166A KR20030065166A (en) 2003-08-06
KR100444517B1 true KR100444517B1 (en) 2004-08-16

Family

ID=32220066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0005660A KR100444517B1 (en) 2002-01-31 2002-01-31 METHOD OF FABRICATING ElECTRODE IN PLASMA DISPLAY PANEL

Country Status (1)

Country Link
KR (1) KR100444517B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852107B1 (en) * 2002-06-01 2008-08-13 삼성에스디아이 주식회사 Reflection type LCD

Also Published As

Publication number Publication date
KR20030065166A (en) 2003-08-06

Similar Documents

Publication Publication Date Title
CN110165084A (en) A kind of array substrate and preparation method thereof, display panel and display device
KR100444517B1 (en) METHOD OF FABRICATING ElECTRODE IN PLASMA DISPLAY PANEL
US7388330B2 (en) Plasma display panel having electrode shorted segment with electrode void regions formed therein
KR100560485B1 (en) Apparatus for printing electrode of plasma display panel and manufacturing method of plasma display panel using the apparatus
KR100337883B1 (en) A manufacturing process of plasma display pannel
KR100444516B1 (en) Method of fabricating plasma display panel
JP2005093407A (en) Plasma display panel and its manufacturing method
KR100302133B1 (en) Plasma Cell Manufacturing Method of Plasma Address Liquid Crystal Display
KR100477604B1 (en) Plasma display panel and method for fabrication the same
US6881117B2 (en) Method for manufacturing bus electrodes of plasma display panel
KR100625956B1 (en) Metal plating substrate with patterned insulating film and plating method using the same
KR100340076B1 (en) Method for simultaneous forming electrode and barrier rib of plasma display panel by electroplating
KR100273848B1 (en) Electrode of pdp
KR100332057B1 (en) Method Of Fabricating Mold For Forming Barrier Rib Of Plasma Display Panel
KR100363800B1 (en) A method for fabricating back panel of plasma display panel
KR100350655B1 (en) Method for formimg of front panel of plasma display panel
JPH08167373A (en) Electrode forming method in gas discharge display panel
KR100591864B1 (en) Method for wiring transparent electrode and assistant metallic electrode of inorganic el
KR100587262B1 (en) Method For Fabricating Electrodes in Plasma Display
KR101070922B1 (en) Plasma display panel and manufacturing method of discharge sheet for the same
KR100658319B1 (en) Plasma Display Panel Including Dielectric Layer and Method for Manufacturing Plasma Display Panel
KR20050119295A (en) Plasma display panel and manufacturing method thereof
KR20070024954A (en) Roller for plating, method of manufacturing the same, and method of forming electrodes using the same
KR20010065916A (en) method for forming electrode in plasma display panel using lift-off method
KR20020013325A (en) Plasma Display Panel and Method of Fabricating the Same

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070629

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee