KR100443014B1 - 듀얼포트램을 이용한 상이위상 클럭간 데이터 전송 장치 - Google Patents

듀얼포트램을 이용한 상이위상 클럭간 데이터 전송 장치 Download PDF

Info

Publication number
KR100443014B1
KR100443014B1 KR10-2001-0083919A KR20010083919A KR100443014B1 KR 100443014 B1 KR100443014 B1 KR 100443014B1 KR 20010083919 A KR20010083919 A KR 20010083919A KR 100443014 B1 KR100443014 B1 KR 100443014B1
Authority
KR
South Korea
Prior art keywords
port ram
signal
write
dual port
counter
Prior art date
Application number
KR10-2001-0083919A
Other languages
English (en)
Other versions
KR20030053892A (ko
Inventor
황인재
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0083919A priority Critical patent/KR100443014B1/ko
Priority to US10/301,630 priority patent/US7145974B2/en
Priority to CNB021569673A priority patent/CN1219390C/zh
Publication of KR20030053892A publication Critical patent/KR20030053892A/ko
Application granted granted Critical
Publication of KR100443014B1 publication Critical patent/KR100443014B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/05—Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/005—Correction by an elastic buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 위상이 다른 두 시스템 클럭간 데이터 전송시 듀얼포트램을 사용하여 위상 보정 및 안정화된 데이터 전송이 이루어져 두 시스템이 정합되도록 하기 위한 것으로, 설정된 카운터를 동작시켜 시스템 A에서의 수신 데이터에 대한 쓰기 어드레스를 생성하고, 읽기 어드레스 생성부의 카운터를 구동을 위한 인에이블 신호를 생성하는 쓰기 어드레스 생성부와; 듀얼포트램부에서 출력된 데이터를 시스템 B의 시스템 클럭으로 처리하여 시스템 B로 송신하는 송신부와; 쓰기 어드레스 생성부에서 인가된 인에이블 신호 및 시스템 B의 시스템 클럭으로 설정된 카운터를 동작시켜 읽기 어드레스를 생성하기 위한 읽기 어드레스 생성부와; 쓰기 어드레스에 따라 수신 데이터를 쓰고, 읽기 어드레스에 따라 읽어 송신부로 인가하도록 된 듀얼포트램부를 포함하여 이루어지며, 상이한 위상의 시스템 클럭을 갖는 두 시스템간 데이터 전송시 듀얼포트램에 인가되는 쓰기 어드레스와 읽기 어드레스간에 항상 일정한 간격이 유지되도록 하여 어드레스 충돌을 방지한다.

Description

듀얼포트램을 이용한 상이위상 클럭간 데이터 전송 장치 {Apparatus for data transmission between different clock using dual-port RAM}
본 발명은 상이위상 클럭간 데이터 전송에 관한 것으로, 보다 상세하게는 고속 전송 시스템인 WDCS(Wideband Digital Cross-connect System)와 BDCS(Broadband Digital Cross-connect System) 사이의 위상이 다른 두 시스템 클럭간 데이터 전송에 적당하도록 하기 위한 듀얼포트램을 이용한 상이위상 클럭간 데이터 전송 장치에 관한 것이다.
일반적으로 디지털 회선분배 시스템(DCS)은 PCM(Pulse Code Modulation) 단국 장치나 다중화 장치로부터 들어오는 비동기 신호인 DS-N 및 동기 신호인 STM-N을 수용하여 신호 내에 포함된 DS-N 및 VC-N 레벨의 회선분배 및 분기 기능을 수행한다. 그리고 전송망 관리를 지원해주기 위한 시스템의 OAM(Operating Administration and Maintenance) 기능과 여러 가지 외부 접속 기능이 있다.
이러한 회선분배 기능은 AU-4, AU-3, TU-3, TU-12 계위에서 진행되며, 고속 데이터 전송을 위한 광대역 회선분배 시스템으로는 W-DCS(Wideband DCS)와 B-DCS(Broadband DCS)가 있다.
W-DCS는 TU3/TU12 계위에서 파장별 회선분배를 수행하며, B-DCS는 AU3/AU4 계위에서 입력되는 신호를 디지털/아날로그 변환없이 전자적인 제어에 의해 논 블로킹(Non-Blocking) 디지털 스위칭을 이용하여 채널로 상호접속 하는 기능을 담당하고, PCM 단국장치, 다중화 장치 및 광전송 장치의 기능을 동시에 수행할 수 있을 뿐만 아니라 광 대역 종합정보 통신망에 사용될 광 대역 서비스 회선도 수용할 수 있는 전송시스템이다.
이때 WDCS와 BDCS는 서로 다른 위상을 갖는 시스템 클럭을 사용한다. 따라서이들 시스템간의 정합을 위해서는 서로 다른 위상의 클럭이 사용되는 경우에도 안정된 데이터 전송이 이루어지도록 하기 위한 기술이 요구된다.
일반적으로 서로 다른 위상의 클럭간 데이터 처리를 위해 듀얼포트램(Dual Port RAM)이 사용된다.
도1은 종래기술에 따른 듀얼포트램을 이용한 상이위상 클럭간 데이터 전송장치의 블록도이다.
도1에 따르면, 데이터의 입력 경로에서 입력되는 시스템 클럭에 따라 입력 데이터(Data)를 처리하는 수신부, 데이터 출력 방향에서 입력되는 시스템 클럭에 따라 출력 데이터(Data)를 처리하는 송신부, 상이한 위상의 SysClk_A와 SysClk_B간 데이터를 처리하는 듀얼포트램부, SysClk_A로 동작하는 카운터를 이용하여 쓰기 어드레스를 생성하는 쓰기 어드레스 생성부, SysClk_B로 동작하는 카운터를 이용하여 읽기 어드레스를 생성하는 읽기 어드레스 생성부를 포함하는 구성이다.
SysClk_A로 동작하는 수신부는 데이터를 쓰기 어드레스 생성부의 쓰기 어드레스에 맞춰 듀얼포트램의 입력 포트를 통해 메모리에 저장하게 되며, 송신부는 SysClk_B에 의해 동작하는 읽기 어드레스 생성부의 읽기 어드레스에 맞춰 듀얼포트램의 내용을 출력 포트를 통해 데이터로써 송출하게 된다.
여기서 쓰기 어드레스와 읽기 어드레스가 임의의 시점 t에서 동일한 어드레스로 생성되지 않는다면, 듀얼포트램을 통해 상이한 위상을 가진 클럭간의 데이터 전송은 데이터의 손실없이 이루어지게 된다.
반면에 시점 t에서 동일한 쓰기 어드레스와 읽기 어드레스로 듀얼포트램의메모리에 접근하게 되면, 두 어드레스간의 충돌로 인해 오류의 데이터가 전송될 수 있다.
따라서 이상 설명한 종래기술에 따르면, 상이한 위상을 가진 두 클럭간의 데이터 전송시 동일한 쓰기 어드레스와 읽기 어드레스로 듀얼포트램의 메모리 영역을 엑세스하게 되면 상기 두 어드레스간의 충돌로 인해 데이터 손실이 발생되는 문제점이 있다.
본 발명은 상기와 같은 종래의 문제점을 해소하기 위해 창출된 것으로, 본 발명의 목적은 WDCS와 BDCS 사이의 위상이 다른 두 시스템 클럭간 데이터를 전송함에 있어서 듀얼포트램을 사용하여 위상 보정 및 안정화된 데이터 전송이 이루어져 두 시스템이 정합되도록 한 듀얼포트램을 이용한 상이위상 클럭간 데이터 전송 장치를 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명은 상이한 위상의 클럭을 사용하는 복수의 시스템간의 데이터 전송장치에 있어서,상기 복수의 시스템사이에 구비되어 클럭이 상이한 양 시스템으로부터 송, 수신부를 경유하여 송수신되는 데이터를 내부 메모리로 라이트(write)하거나 리드(read)시키는 듀얼포트램과;상기 듀얼포트램의 출력측으로 구비되는 시스템으로부터 공급되는 클럭신호가 정상적일 경우 프레임펄스에 맞춰 쓰기 카운터 로드신호를 생성하는 쓰기 카운터 초기화부와, 상기 쓰기 카운터 로드신호를 상기 듀얼포트램의 입력측으로 구비되는 시스템의 클럭신호에 따라 카운트하여 쓰기 어드레스신호를 생성하고 그 생성된 쓰기 어드레스신호를 지연 인에이블 신호로 출력하는 쓰기 카운터부와, 상기 듀얼포트램의 출력측으로 구비되는 시스템의 시스템 클럭을 상기 듀얼포트램의 입력측으로 구비되는 시스템의 클럭신호를 이용하여 클럭신호의 정상여부를 확인하는 클럭감시부와, 상기 듀얼포트램의 입력측으로 구비되는 시스템으로부터 공급되는 클럭신호가 정상적인 상태에서 쓰기 카운터부로부터 지연 인에이블신호가 수신될 경우 지연 카운터 로드신호를 생성하는 지연 카운터 초기화부와, 상기 지연 카운터 로드신호를 상기 듀얼포트램의 입력측으로 구비되는 시스템의 클럭신호에 따라 카운트하여 지연 카운트 값을 생성하는 지연 카운터부와, 상기 지연 카운트 값과 상기 쓰기 어드레스값을 비교하여 리드카운트 인에이블신호를 생성하고 그 생성된 리드카운트 인에이블신호를 출력하는 비교부로 이루어진 쓰기 어드레스 생성부신호와;상기 쓰기 어드레스 생성부의 리드카운트 인에이블신호에 따라 내부카운터를 구동하여 상기 쓰기 어드레스신호와는 항상 일정간격을 갖도록 읽기 어드레스신호를 생성하고 그 생성된 읽기 어드레스신호를 듀얼포트램으로 공급하는 어드레스 생성부를 포함하는 듀얼포트램을 이용한 상이위상 클럭간 데이터 전송 장치를 제공한다.
도1은 종래기술에 따른 듀얼포트램을 이용한 상이위상 클럭간 데이터 전송장치의 블록도.
도2는 본 발명의 실시예에 따른 듀얼포트램을 이용한 상이위상 클럭간 데이터 전송 장치의 블록도.
도3은 도2에서 쓰기 어드레스 생성부의 상세도.
* 도면의 주요 부분에 대한 부호의 설명 *
210 : 수신부 220 : 듀얼포트램부
230 : 송신부 240 : 쓰기 어드레스 생성부
250 : 읽기 어드레스 생성부 241 : 쓰기 카운터 초기화부
242 : 쓰기 카운터부 243 : 클럭 감시부
244 : 지연 카운터 초기화부 245 : 지연 카운터부
246 : 비교부
이하, 첨부도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
도2는 본 발명의 실시예에 따른 듀얼포트램을 이용한 상이위상 클럭간 데이터 전송 장치의 블록도이며, 도3은 도2에서 쓰기 어드레스 생성부의 상세도이다.
본 실시예는 듀얼포트램을 통해 상이한 클럭원의 두 시스템간에 데이터 전송함에 있어서 읽기 어드레스와 쓰기 어드레스의 충돌을 방지할 수 있도록 하여 안정화된 두 시스템간의 정합이 이루어지도록 한다. 이는 쓰기 어드레스 생성시 읽기 어드레스의 생성 여부를 제어하도록 함으로써 달성된다. 이하, 각각 클럭원을 갖고 데이터를 교환하게 되는 WDCS 및 BDCS를 시스템 A와 시스템 B로 각각 칭하기로 한다.
도2에 따르면, 본 실시예는 시스템 A에 입력되는 데이터를 해당 데이터와 함께 입력되는 시스템 A의 시스템 클럭 SysClk_A로 클럭 처리하는 수신부(210)와, 상기 시스템 A로부터 수신된 데이터에 대한 기준 프레임 펄스 Sys_FP, 시스템 클럭 SysClk_A, 그리고 시스템 B의 시스템 클럭 SysClk_B로 3비트 카운터를 동작시켜 쓰기 어드레스신호를 생성하고 읽기 어드레스 생성부(250)의 카운터의 동작시키기 위한 읽기 카운트 인에이블 신호를 생성하는 쓰기 어드레스 생성부(240)와, 상기 듀얼포트램부(220)에서 출력된 데이터를 시스템 B의 시스템 클럭 SysClk_B로 클럭 처리하는 송신부(230)와, 상기 쓰기 어드레스 생성부(240)에서 인가된 읽기 카운트 인에이블 신호 및 시스템 B의 시스템 클럭 SysClk_B로 3비트 카운터를 동작시켜 읽기 어드레스신호를 생성하여 듀얼포트램부(220)로 인가하는 읽기 어드레스 생성부(250)와, 상기 복수의 시스템(A,B)와 같이 상이한 위상의 클럭을 사용하여 전송되는 데이터를 정합시키는 듀얼포트램부(220)를 포함하여 구성된다.
이러한 구성에서 듀얼포트램부(220)에 엑세스되는 읽기 어드레스신호와 쓰기 어드레스신호의 충돌이 발생하지 않도록 하여 서로 클럭원이 다른 시스템 A, B간의 전송 데이터에 대한 위상 보정 및 안정화된 전송이 이루어지도록 한다.
그리고, 상기 수신부(210)에서는 시스템 A의 클럭원에 의해 생성된 시스템 클럭 SysClk_A로 입력 데이터를 클럭 처리하여 듀얼포트램부(220)의 입력 포트로 인가한다.또한, 상기 쓰기 어드레스 생성부(240)는 도 3에 도시된 바와같이 시스템 B의 시스템 클럭 SysClk_B가 양호함을 나타내는 SysB_ON 신호가 인가될 경우 프레임 펄스 Sys_FP에 맞춰 쓰기 카운터 로드 신호를 생성하는 쓰기 카운터 초기화부(241)와, 상기 쓰기 카운터 로드 신호를 시스템 A의 시스템 클럭 SysClk_A에 따라 카운트하여 쓰기 어드레스를 생성하며 생성되는 특정 어드레스 값은 지연 인에이블 신호(delay_en)로써 지연 카운터 초기화부(244)로 인가되도록 하는 쓰기 카운터부(242)와, 상기 시스템 B의 시스템 클럭 SysClk_B를 시스템 A의 시스템 클럭 SysClk_A로 클럭 처리하여 SysClk_B가 양호한 경우에는 SysB_ON 신호를 출력하는 클럭 감시부(243)와, 상기 쓰기 카운터부(242)의 지연 인에이블 신호(delay_en)와 클럭 감시부(243)의 SysB_ON 신호를 인가받아 지연 카운터 로드 신호(d_count_load)를 생성하는 지연 카운터 초기화부(244)와, 상기 지연 카운터 초기화부(244)의 지연 카운터 로드 신호(d_count_load)를 시스템 클럭 SysClk_A에 따라 카운트하여 지연 카운트 값(delay_count_val)으로 출력하는 지연 카운터부(245), 및 상기 지연 카운터부(245)에서 출력되는 지연 카운트 값(delay_count_val)과 쓰기 카운터부(242)에서 출력되는 쓰기 어드레스 값(W_ADD)을 비교하여 읽기 카운트 인에이블 신호(Read_count_en)를 생성하는 비교부(246)를 포함하여 구성된다.다음에는 상기와 같은 구성으로된 본발명의 작용,효과를 설명한다.
먼저, 상이한 클럭을 갖는 시스템간에 데이터를 전송할 필요가 있을 경우 수신부(210)는 시스템 A의 클럭원에 의해 생성된 시스템 클럭 SysClk_A로 입력 데이터를 클럭 처리하여 듀얼포트램부(220)의 입력 포트로 인가한다.이때, 상기 듀얼포트램부(220)과 연결된 상기 쓰기 어드레스 생성부(240)의 쓰기 카운터 초기화부(241)는 도 3에 도시된 바와같이 시스템 B의 시스템 클럭 SysClk_B가 양호함을 나타내는 SysB_ON 신호가 인가될 경우 프레임 펄스 Sys_FP에 맞춰 쓰기 카운터 로드 신호를 생성하여 출력한다.즉, 상기 쓰기 어드레스 생성부(240)의 경우, 시스템 A에서 인가되는 SysClk_A, Sys_FP, 그리고 시스템 B에서 인가되는 SysClk_B로 3비트 카운터를 동작시켜 쓰기 어드레스 0~7(이진값으로는 '000'~'111'임)을 반복적으로 생성하게 된다. 또한, 상기 쓰기 카운터부(242)의 출력은 듀얼포트램부(220)에 쓰기 어드레스로써 인가되는데, 여기서, 상기 쓰기 카운터부(242)에서 생성되는 쓰기 어드레스의 특정 어드레스 값과 클럭 감시부(243)에서 생성되는 SysB_ON은 지연 카운터 초기화부(244)로 인가되어 지연 카운터부(245)의 지연 카운터 로드 신호로 동작하게 된다. 그러면, 상기 지연 카운터부(245)는 지연 카운터 로드 신호를 시스템 A의 시스템 클럭 SysClk_A로 카운트하여 지연 카운트 값을 생성한 후, 이 값을 비교부(246)로 인가하게 된다. 그리고, 상기 비교부(246)는 이러한 두 카운터부(쓰기 카운터부(242) 및 지연 카운터부(245))에서 각각 출력되는 값의 차를 비교함으로써 임의의 값에서 읽기 어드레스 인에이블 신호를 생성하여 읽기 어드레스 생성부(250)의 3비트 카운터를 동작시키게 된다.
여기서, 상기 클럭 감시부(243)가 출력하는 SysB_ON 신호는 시스템 B로부터 인가된 시스템 클럭 SysClk_B를 분주하고 시스템 A로부터 인가된 시스템 클럭 SysClk_A를 이용하여 분주된 SysClk_B의 변화를 감지함으로써 발생되는 신호이다. 따라서, 상기 SysB_ON은 시스템 B의 시스템 클럭 SysClk_B의 변화 상태를 나타내게 되며, 이를 통해 시스템 B의 연결 상태 또는 상대 유니트의 실/탈장 상태 등을 감지할 수 있게 된다.
한편, 상기 읽기 어드레스 생성부(250)의 카운터는 시스템 클럭 SysClk_B, 읽기 카운트 인에이블 신호로 읽기 어드레스를 생성하여 듀얼포트램의 읽기 어드레스로써 인가하게 된다. 그러면, 상기 듀얼포트램부(220)는 쓰기 어드레스 생성부(240)로부터 쓰기 클럭(WCLK), 쓰기 인에이블 신호(WREN), 쓰기 어드레스(W_ADD)를 각각 인가받아 수신부(210)에서 출력되는 데이터를 메모리 영역에 쓰게 되고, 상기 읽기 어드레스 생성부(250)로부터 읽기 클럭(RCLK), 읽기 인에이블 신호(RDEN), 읽기 어드레스(R_ADD)를 각각 인가받아 해당 메모리 영역의 데이터를 송신부(230)로 송출하게 된다.
즉, 상기 과정에서와 같이 일정한 차를 두고 엑세스되는 듀얼포트램부(220)는 읽기 어드레스에 맞게 송신부(230)로 데이터를 송출하게 된다. 그러면, 상기 송신부(230)는 시스템 B의 클럭원으로부터 생성된 시스템 클럭 SysClk_B로 듀얼포트램부(220)에 인가된 데이터를 클럭 처리한 후 송신하게 된다.
따라서, 상기와 같이 쓰기 어드레스와 읽기 어드레스간에는 항상 일정한 차를 두고 듀얼포트램부(220)를 엑세스하게 됨으로써 두 어드레스의 충돌을 방지할 수 있게 된다.
예를 들면, 상기 쓰기 카운터부(242)에서 쓰기 카운트 로드 신호를 카운트하여 쓰기 어드레스를 출력하는 한편, 해당 카운트값이 '0'일 경우에 지연 인에이블 신호(delay_en)를 출력하도록 한다. 여기서, 상기 지연 인에이블 신호는 시스템 B의 시스템 클럭 SysClk_B가 양호하다는 가정하에 지연 카운터부(245)의 동작이 수행되도록 하기 위한 것이다.
그러면, 상기 지연 카운터 초기화부(244)는 클럭 감시부(243)에서 SysB_ON 신호가 들어올 때 지연 인에이블 신호가 뜨면 지연 카운트 로드 신호를 발생시키게 된다. 지연 카운터 로드 신호는 지연 카운터부(245)에 의해 카운트되어져 이 카운트 값이 지연 카운트 값(delay_count_val)으로써 비교부(246)로 인가된다. 그리고, 상기 비교부(246)는 쓰기 어드레스와 읽기 어드레스간에 일정한 차이가 유지되도록 하는 역할을 담당한 것으로, 쓰기 카운터부(242)에서 출력되어지는 쓰기 어드레스(W_ADD)와 지연 카운트 값간에 일예로 3정도의 차이가 생기도록 한다.즉, 상기 지연 카운트 값이 쓰기 어드레스보다 3만큼 늦어질 때에만 읽기 카운트 인에이블(Read_count_en) 신호를 출력함으로써 비로소 읽기 어드레스 생성부(250)가 읽기 어드레스의 생성을 위한 카운트를 개시하여 읽기 어드레스를 생성하도록 한다. 이러한 방식으로 동작하여 기 설명한 바와 같이 쓰기 어드레스와 읽기 어드레스간에 일정한 차이가 유지된다. 두 어드레스간 차이는 본 장치의 설계자 또는 운용자에 의해 적정하게 설정될 수 있다.
이상 설명한 실시예는 본 발명의 다양한 변화, 변경 및 균등물의 범위에 속한다. 즉, 본 발명은 실시예에서 보인 WDCS와 BDCS간 데이터 전송에 한정되지 않고 상이한 위상의 클럭이 사용되는 두 전송시스템간 정합시 적용되어질 수 있다. 따라서 실시예에 대한 기재내용으로 본 발명이 한정되지 않는다.
본 발명의 듀얼포트램을 이용한 상이위상 클럭간 데이터 전송 장치에 따르면, 상이한 위상의 시스템 클럭을 갖는 두 시스템간 데이터 전송시 듀얼포트램에 인가되는 쓰기 어드레스와 읽기 어드레스간에 항상 일정한 간격이 유지되도록 함으로써 두 어드레스 사이의 충돌을 방지하여 데이터 손실없이 시스템 정합이 이루어지도록 하는 효과가 있다.

Claims (2)

  1. 상이한 위상의 클럭을 사용하는 복수의 시스템간의 데이터 전송장치에 있어서,
    상기 복수의 시스템사이에 구비되어 클럭이 상이한 양 시스템으로부터 송, 수신부를 경유하여 송수신되는 데이터를 내부 메모리로 라이트(write)하거나 리드(read)시키는 듀얼포트램과;
    상기 듀얼포트램의 출력측으로 구비되는 시스템으로부터 공급되는 클럭신호가 정상적일 경우 프레임펄스에 맞춰 쓰기 카운터 로드신호를 생성하는 쓰기 카운터 초기화부와, 상기 쓰기 카운터 로드신호를 상기 듀얼포트램의 입력측으로 구비되는 시스템의 클럭신호에 따라 카운트하여 쓰기 어드레스신호를 생성하고 그 생성된 쓰기 어드레스신호를 지연 인에이블 신호로 출력하는 쓰기 카운터부와, 상기 듀얼포트램의 출력측으로 구비되는 시스템의 시스템 클럭을 상기 듀얼포트램의 입력측으로 구비되는 시스템의 클럭신호를 이용하여 클럭신호의 정상여부를 확인하는 클럭감시부와, 상기 듀얼포트램의 입력측으로 구비되는 시스템으로부터 공급되는 클럭신호가 정상적인 상태에서 쓰기 카운터부로부터 지연 인에이블신호가 수신될 경우 지연 카운터 로드신호를 생성하는 지연 카운터 초기화부와, 상기 지연 카운터 로드신호를 상기 듀얼포트램의 입력측으로 구비되는 시스템의 클럭신호에 따라 카운트하여 지연 카운트 값을 생성하는 지연 카운터부와, 상기 지연 카운트 값과 상기 쓰기 어드레스값을 비교하여 리드카운트 인에이블신호를 생성하고 그 생성된 리드카운트 인에이블신호를 출력하는 비교부로 이루어진 쓰기 어드레스 생성부신호와;
    상기 쓰기 어드레스 생성부의 리드카운트 인에이블신호에 따라 내부카운터를 구동하여 상기 쓰기 어드레스신호와는 항상 일정간격을 갖도록 읽기 어드레스신호를 생성하고 그 생성된 읽기 어드레스신호를 듀얼포트램으로 공급하는 어드레스 생성부를 포함하는 것을 특징으로 하는 듀얼포트램을 이용한 상이위상 클럭간 데이터 전송 장치.
  2. 삭제
KR10-2001-0083919A 2001-12-24 2001-12-24 듀얼포트램을 이용한 상이위상 클럭간 데이터 전송 장치 KR100443014B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0083919A KR100443014B1 (ko) 2001-12-24 2001-12-24 듀얼포트램을 이용한 상이위상 클럭간 데이터 전송 장치
US10/301,630 US7145974B2 (en) 2001-12-24 2002-11-22 Apparatus and method for transmitting data between transmission systems using dissimilar phase clocks
CNB021569673A CN1219390C (zh) 2001-12-24 2002-12-24 在使用不同相位时钟的传输系统之间传输数据的设备和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0083919A KR100443014B1 (ko) 2001-12-24 2001-12-24 듀얼포트램을 이용한 상이위상 클럭간 데이터 전송 장치

Publications (2)

Publication Number Publication Date
KR20030053892A KR20030053892A (ko) 2003-07-02
KR100443014B1 true KR100443014B1 (ko) 2004-08-04

Family

ID=19717481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0083919A KR100443014B1 (ko) 2001-12-24 2001-12-24 듀얼포트램을 이용한 상이위상 클럭간 데이터 전송 장치

Country Status (3)

Country Link
US (1) US7145974B2 (ko)
KR (1) KR100443014B1 (ko)
CN (1) CN1219390C (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101162919B (zh) * 2006-10-11 2011-01-05 中兴通讯股份有限公司 一种数据缓存电路
CN102193774B (zh) * 2010-03-04 2014-04-02 华为技术有限公司 数据读取方法及装置
US9250859B2 (en) * 2014-01-17 2016-02-02 Altera Corporation Deterministic FIFO buffer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0583235A (ja) * 1991-09-20 1993-04-02 Fujitsu Ltd 速度変換時のデータエラー防止方式
JPH10143425A (ja) * 1996-11-06 1998-05-29 Ricoh Co Ltd デュアル・ポート・ｒａｍ
JPH11175313A (ja) * 1997-09-30 1999-07-02 St Microelectron Ltd デュアルポートバッファ
JP2001186134A (ja) * 1999-12-24 2001-07-06 Nec Eng Ltd 位相調整回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2482806A1 (fr) * 1980-05-19 1981-11-20 France Etat Procede et dispositif de synchronisation de signal numerique
US5119406A (en) * 1990-05-30 1992-06-02 At&T Bell Laboratories Digital signal synchronization employing single elastic store
US6064706A (en) * 1996-05-01 2000-05-16 Alcatel Usa, Inc. Apparatus and method of desynchronizing synchronously mapped asynchronous data
US5956748A (en) * 1997-01-30 1999-09-21 Xilinx, Inc. Asynchronous, dual-port, RAM-based FIFO with bi-directional address synchronization
US6594329B1 (en) * 1999-11-01 2003-07-15 Intel Corporation Elastic buffer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0583235A (ja) * 1991-09-20 1993-04-02 Fujitsu Ltd 速度変換時のデータエラー防止方式
JPH10143425A (ja) * 1996-11-06 1998-05-29 Ricoh Co Ltd デュアル・ポート・ｒａｍ
JPH11175313A (ja) * 1997-09-30 1999-07-02 St Microelectron Ltd デュアルポートバッファ
JP2001186134A (ja) * 1999-12-24 2001-07-06 Nec Eng Ltd 位相調整回路

Also Published As

Publication number Publication date
CN1219390C (zh) 2005-09-14
US7145974B2 (en) 2006-12-05
US20030118140A1 (en) 2003-06-26
KR20030053892A (ko) 2003-07-02
CN1428983A (zh) 2003-07-09

Similar Documents

Publication Publication Date Title
US5822386A (en) Phase recovery circuit for high speed and high density applications
JPH07507425A (ja) ポインタを含むフレーム構造を分解及び組立する方法
FI73111B (fi) Kopplingsanordning foer utjaemnande av fasskillnader mellan linjetakten pao en till en pcm-telefoncentral anslutande pcm-tidsmultiplexledning och centraltakten hos denna telefoncentral.
US6820159B2 (en) Bus interface for transfer of SONET/SDH data
US20070025397A1 (en) Method and apparatus for generating virtual clock signals
US6754174B1 (en) Interface for communications among network elements
US6819686B1 (en) Backplane protocol
KR100443014B1 (ko) 듀얼포트램을 이용한 상이위상 클럭간 데이터 전송 장치
US6633573B1 (en) Method and apparatus for generating massive interrupts in random access memory (RAM)
EP0836358B1 (en) Time-slot allocation method in a TDM communication system
KR100238606B1 (ko) 회로 스위칭 원격통신망의 노드에 이용하는 디지털 스위치
US20020080825A1 (en) Method and compensation module for the phase compensation of clock signals
US7542484B2 (en) Managing payload specific latencies in a cross-connect system
US7054324B1 (en) Interface transmitter for communications among network elements
KR100284001B1 (ko) 광가입자 전송장치에서의 계위단위신호 및 관리단위신호에 대한 타임 슬롯 스위칭 장치
KR100190290B1 (ko) 동기식 초고속 전송 장치의 타임 스위칭 시스템및 그 제어 방법
KR100219282B1 (ko) 시분할다중화 버스방식을 채택한 시스템에서의 고속 데이터 송, 수신 장치
KR20030018999A (ko) 동기식 디지털 계위의 가상상자 포인터 생성을 위한스터프 타임 결정장치 및 그 방법
WO2004059500A1 (en) Method for reducing the bus load in a synchronous data bus system
US7313151B2 (en) Extendible asynchronous and synchronous interface bus for broadband access
US6865148B1 (en) Method for routing network switching information
KR100225615B1 (ko) 백플레인을 이용한 망동기 장치
KR100293430B1 (ko) 스위칭 장비의 시스템 동기 클럭 분배 시스템
JP2776133B2 (ja) 送端切替方式
KR100397336B1 (ko) 전송시스템의 멀티프레임펄스 안정화장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100629

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee