KR100442600B1 - Structure of optical bench and method for manufacturing radio frequency impedance matching resistor - Google Patents
Structure of optical bench and method for manufacturing radio frequency impedance matching resistor Download PDFInfo
- Publication number
- KR100442600B1 KR100442600B1 KR10-2002-0018479A KR20020018479A KR100442600B1 KR 100442600 B1 KR100442600 B1 KR 100442600B1 KR 20020018479 A KR20020018479 A KR 20020018479A KR 100442600 B1 KR100442600 B1 KR 100442600B1
- Authority
- KR
- South Korea
- Prior art keywords
- impedance matching
- matching resistor
- layer
- dielectric layer
- metal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
Abstract
본 발명은 광 통신용 실리콘 광 벤치에 관한 것으로, 기판; 상기 기판 위에 형성된 유전층; 상기 유전층 위에 형성되며, 서로 다른 두 연결단의 임피던스 차에 의한 RF의 반사로 생기는 잡음을 줄이기 위한 RF 임피던스 매칭 저항; 상기 RF 임피던스 매칭 저항 위에 형성되며, 상기 RF 임피던스 매칭 저항의 표면 일부가 노출되도록 서로 이격되어 형성된 금속층을 구비하는 것을 특징으로 함으로써, 추가의 금속 증착으로 인한 시간소모 및 비용부담 없이 간단한 습식식각 공정만으로 RF 임피던스 매칭 저항을 형성할 수 있으므로 원가절감 및 공정시간 단축의 효과를 얻을 수 있다.The present invention relates to a silicon optical bench for optical communication, comprising: a substrate; A dielectric layer formed on the substrate; An RF impedance matching resistor formed on the dielectric layer and configured to reduce noise generated by reflection of RF due to an impedance difference between two different connection terminals; And a metal layer formed on the RF impedance matching resistor and spaced apart from each other so as to expose a portion of the surface of the RF impedance matching resistor, so that only a simple wet etching process is performed without time consuming and costly due to additional metal deposition. Since RF impedance matching resistors can be formed, cost reduction and process time can be achieved.
Description
본 발명은 광통신용 실리콘 광 벤치(SiOB; Silicon Optical Bench)에 관한 것으로, 특히 습식식각 방법으로 무선주파수(radio frequency; 이하 RF라 함) 임피던스 매칭에 사용되는 저항을 형성하기 위한 광 벤치 구조 및 RF 임피던스 매칭 저항 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a silicon optical bench (SiOB) for optical communication, and more particularly, to an optical bench structure and RF for forming a resistor used for radio frequency impedance matching by a wet etching method. It relates to a method of forming an impedance matching resistor.
광 가입자 소자 중 송신단(Tx; Transceiver)과 수신단(Rx; Receiver)에는 레이저 다이오드와 포토다이오드 칩이 사용되며, 이 칩을 모듈과 연결하는 것이 실리콘 광 벤치이다. 이러한 광 벤치에는 서로 다른 두 연결단의 임피던스 차에 의한 RF의 반사로 생기는 잡음을 줄이기 위한 방법으로 RF 임피던스 매칭 저항이 구성되어 있다.Among the optical subscriber elements, a laser diode and a photodiode chip are used for a transmitter (Tx) and a receiver (Rx), and the silicon optical bench is connected to the module. In such an optical bench, an RF impedance matching resistor is configured as a method for reducing noise caused by reflection of RF due to the difference in impedance between two different connection terminals.
도 1a 내지 도 1d는 종래기술에 따른 실리콘 광 벤치 제작 과정 중 RF 임피던스 매칭에 사용되는 저항을 형성하는 과정을 나타내는 단면도로써, 이를 통하여 종래기술을 설명한다.1A to 1D are cross-sectional views illustrating a process of forming a resistor used for RF impedance matching during a silicon optical bench fabrication process according to the prior art, and the prior art will be described.
먼저, 도 1a는 실리콘 기판(1) 위에 증착장비를 이용하여 SiNX, SiO2등의 유전막(2)을 증착한 다음, 감광막패턴(3)을 형성한 상태를 나타낸다.First, FIG. 1A illustrates a state in which a dielectric film 2 such as SiN X and SiO 2 is deposited on a silicon substrate 1 using a deposition apparatus, and then a photoresist pattern 3 is formed.
도 1b는 상기 구조 전체 상부에 실리콘 함유층과 금속의 접합을 위한 접합금속층(4, Ti 또는 Cr) 및 Au 금속층(5)을 차례로 증착한 다음, 리프트-오프(lift-off) 공정으로 상기 감광막패턴(3) 및 감광막패턴 상부의 티타늄(Ti)막/Au막을 제거하여 티타늄(Ti)/(Au) 금속패턴(4,5)을 형성하고, 금속패턴과 금속패턴 사이에 RF 임피던스 매칭에 사용되는 저항을 형성하기 위해 감광막패턴(13)을 형성한 상태를 나타낸다.FIG. 1B illustrates a deposition of a junction metal layer (4, Ti or Cr) and an Au metal layer (5) in order to bond the silicon-containing layer and the metal over the entire structure, and then the photoresist pattern by a lift-off process. (3) and the titanium (Ti) / Au film on the photoresist pattern to remove the titanium (Ti) / (Au) metal patterns (4,5), and is used for RF impedance matching between the metal pattern and the metal pattern The photoresist pattern 13 is formed to form a resistance.
도 1c는 상기 구조 전체 상부에 Ni-Cr막을 증착한 다음, 리프트-오프(lift-off) 공정으로 상기 감광막패턴(13) 및 감광막패턴 상부의 Ni-Cr막을 제거하여 RF 임피던스 매칭저항(6)을 형성한 상태를 나타낸다.FIG. 1C illustrates the deposition of a Ni—Cr film over the entire structure, followed by a lift-off process to remove the photoresist pattern 13 and the Ni—Cr film over the photoresist pattern to form an RF impedance matching resistor 6. It shows the state which formed.
도 1d는 RF 임피던스 매칭저항(6)을 형성한 상태에서 실리콘 웨이퍼의 브이-홈(V-groove) 습식식각 시(도시하지 않음) 금속패턴을 보호하기 위해서 유전막을 증착한 다음, 브이-홈 습식식각 후에 금속패턴(4,5,6)을 노출하기 위해 유전막(2)을 건식식각한 상태를 나타낸다. 이 공정에서 다른 금속패턴을 오염시키는 문제를 막기 위해 사진식각공정을 진행하여 Ni-Cr을 마스크로 막고 건식식각을 하기도 하는데, 건식식각으로 손상된 금속상층부분은 화학약품으로 얇게 에칭한다.FIG. 1D shows a dielectric film deposited to protect a metal pattern during V-groove wet etching (not shown) of a silicon wafer in a state where an RF impedance matching resistor 6 is formed, and then V-groove wet. After etching, the dielectric film 2 is dry-etched to expose the metal patterns 4, 5, and 6. In order to prevent the contamination of other metal patterns in this process, the photolithography process is performed to cover Ni-Cr with a mask and dry etching. The dry metal upper layer portion is etched thinly with chemicals.
그러나, 전술한 도 1d에서와 같이 금속패턴과 금속패턴 사이 및 금속패턴의 상측 일부에 RF 임피던스 매칭저항으로 사용되는 Ni-Cr이 형성된 종래의 광 벤치 구조에서는 리프트-오프 사진식각공정을 진행하여 RF 임피던스 매칭저항이 형성될 영역을 오픈시키는 리프트-오프 감광막 패턴을 형성한 후, 금속 증착기를 사용해서 RF 임피던스 매칭저항 용 Ni-Cr 금속을 증착하고 다시 리프트-오프 식각공정을 진행하므로 비용측면뿐만 아니라 공정 시간 면에서도 오래 걸리는 문제점이 있다.However, in the conventional optical bench structure in which Ni-Cr, which is used as an RF impedance matching resistor, is formed between the metal pattern and the metal pattern and a part of the upper side of the metal pattern as shown in FIG. 1D, the lift-off photo etching process is performed. After forming the lift-off photoresist pattern which opens the area where the impedance matching resistor is to be formed, the Ni-Cr metal for RF impedance matching resistance is deposited using a metal deposition machine and the lift-off etching process is performed again. There is also a problem that takes a long time in terms of process time.
또한, 실리콘 광 벤치에 브이-홈을 형성할 경우 금속패턴을 보호하기 위해 이용된 유전막을 제거하기 위해 건식식각 공정을 진행하게 되는데 이 공정에서 다른 금속패턴을 오염시키는 문제가 있다. 이러한 오염의 문제를 해결하기 위해 사진식각 공정을 진행하여 Ni-Cr을 가리고 건식식각을 하기도 하는데 이는 공정 시간이 길어지는 문제가 있다.In addition, when the V-groove is formed on the silicon optical bench, a dry etching process is performed to remove the dielectric film used to protect the metal pattern, which contaminates another metal pattern. In order to solve the problem of contamination, the photo-etching process may be performed to cover Ni-Cr and dry etching, which may cause a long process time.
따라서, 본 발명의 목적은 리프트-오프 사진식각 공정을 실시하지 않고 금속패턴과 금속패턴 사이에 RF 임피던스 매칭 저항을 형성할 수 있는 광 벤치 구조 및그 제조방법을 제공하는데 있다.Accordingly, an object of the present invention is to provide an optical bench structure and a method of manufacturing the same, which can form an RF impedance matching resistor between a metal pattern and a metal pattern without performing a lift-off photoetch process.
상기와 같은 목적을 달성하기 위하여 본 발명의 광 벤치 구조는 기판; 상기 기판 위에 형성된 유전층; 상기 유전층 위에 형성되며, 서로 다른 두 연결단의 임피던스 차에 의한 RF의 반사로 인한 잡음을 줄이기 위한 RF 임피던스 매칭 저항; 상기 RF 임피던스 매칭 저항 위에 형성되며, 상기 RF 임피던스 매칭 저항의 표면 일부가 노출되도록 서로 이격 되어 형성된 금속층을 구비하는 것을 특징으로 한다.In order to achieve the above object, the optical bench structure of the present invention includes a substrate; A dielectric layer formed on the substrate; An RF impedance matching resistor formed on the dielectric layer and configured to reduce noise due to reflection of RF due to an impedance difference between two different connection terminals; And a metal layer formed on the RF impedance matching resistor and spaced apart from each other to expose a portion of the surface of the RF impedance matching resistor.
바람직하게는, 상기 RF 임피던스 매칭 저항은 Ni-Cr층인 것을 특징으로 한다.Preferably, the RF impedance matching resistor is characterized in that the Ni-Cr layer.
또한, 본 발명의 일 실시예에 따른 광 벤치의 RF 임피던스 매칭 저항 형성방법은 기판 위에 제 1 유전층을 형성하는 단계; RF 임피던스 매칭 저항 및 금속패턴 형성영역의 상기 제 1 유전층 표면을 노출시키도록 개구가 형성된 리프트-오프 감광막 패턴을 형성하는 단계; 상기 구조 전체 상부에 RF 임피던스 매칭 저항용 제 1 금속층 및 제 2 금속층을 차례로 형성하는 단계; 상기 리프트-오프 감광막 패턴을 제거하는 단계; 상기 구조 전체 상부에 브이-홈 식각시 상기 제 1 금속층 및 제 2 금속층을 보호하기 위한 제 2 유전층을 형성하는 단계; 상기 기판을 식각하여 브이-홈을 형성하는 단계; 상기 제 2 유전층을 제거하고 상기 제 1 금속층 및 제 2 금속층이 형성된 영역 이외에 형성된 상기 제 1 유전층을 제거하는 단계; 예정된 크기만큼 상기 RF 임피던스 매칭 저항 표면이 노출되도록 개구가 형성된 감광막 패턴을 형성하는 단계; 상기 제 2 금속층을 습식식각한 다음, 상기 감광막 패턴을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 한다.In addition, the RF impedance matching resistor forming method of the optical bench according to an embodiment of the present invention comprises the steps of forming a first dielectric layer on the substrate; Forming a lift-off photoresist pattern having an opening formed to expose an RF impedance matching resistor and a surface of the first dielectric layer in a metal pattern formation region; Sequentially forming a first metal layer and a second metal layer for RF impedance matching resistor on the entire structure; Removing the lift-off photoresist pattern; Forming a second dielectric layer on the entire structure to protect the first metal layer and the second metal layer during V-groove etching; Etching the substrate to form a v-groove; Removing the second dielectric layer and removing the first dielectric layer formed outside the region where the first metal layer and the second metal layer are formed; Forming a photoresist pattern in which openings are formed to expose the surface of the RF impedance matching resistor by a predetermined size; And wet etching the second metal layer to remove the photoresist pattern.
바람직하게는, 상기 RF 임피던스 매칭 저항용 제 1 금속층은 Ni-Cr층인 것을특징으로 한다.Preferably, the first metal layer for the RF impedance matching resistor is characterized in that the Ni-Cr layer.
도 1a 내지 도 1d는 종래기술에 따른 실리콘 광 벤치 제작 과정 중 RF 임피던스 매칭에 사용되는 저항을 형성하는 과정을 나타내는 공정 단면도,1A to 1D are cross-sectional views illustrating a process of forming a resistor used for RF impedance matching during a silicon optical bench fabrication process according to the prior art;
도 2a 내지 도 2d는 본 발명의 바람직한 실시예에 따라 광 벤치 제작 과정 중 RF 임피던스 매칭에 사용되는 저항을 형성하는 과정을 나타내는 공정 단면도.2A to 2D are cross-sectional views illustrating a process of forming a resistor used for RF impedance matching during an optical bench fabrication process according to a preferred embodiment of the present invention.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도 2a 내지 도 2d를 참조하여 상세히 설명한다. 도면에서 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호 및 부호로 나타내고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 2A to 2D. Note that the same components in the drawings are represented by the same reference numerals and symbols as much as possible even though they are shown in different drawings. In addition, in describing the present invention, when it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.
도 2a 내지 도 2d는 본 발명의 바람직한 실시예에 따라 광 벤치 제작 과정 중 RF 임피던스 매칭에 사용되는 저항을 형성하는 과정을 나타내는 단면도이다. 먼저, 도 2a에 도시된 바와 같이 실리콘 기판(21) 위에 플라즈마보조 화학기상증착(PECVD), 저압화학기상증착(LPCVD), 열산화증착 등의 증착법으로 유전막인 SiNX또는 SiO2막(22)을 증착한 다음, 리프트-오프 사진식각 공정을 진행하여 RF 임피던스 매칭 저항 형성영역의 상기 유전막 상부(22')를 오픈시키는 리프트-오프 감광막 패턴(23)을 형성한다. 이어서, 도 2b에 도시된 바와 같이 Ni-Cr층(26), Au층(25)을 차례로 증착한 다음 리프트-오프 공정으로 상기 감광막 패턴(23)을 제거한다. 이때, Ni-Cr층은 RF 임피던스 매칭 저항(26)으로 사용되면서 또한 하부의 실리콘 함유층과 상부의 금속패턴(25)과의 접합금속 역할도 하게 된다.2A to 2D are cross-sectional views illustrating a process of forming a resistor used for RF impedance matching during an optical bench fabrication process according to a preferred embodiment of the present invention. First, as shown in FIG. 2A, a SiN X or SiO 2 film 22 as a dielectric film is deposited on a silicon substrate 21 by a deposition assist method such as plasma assisted chemical vapor deposition (PECVD), low pressure chemical vapor deposition (LPCVD), and thermal oxidation deposition. After the deposition, the lift-off photolithography process is performed to form a lift-off photoresist pattern 23 that opens the upper portion 22 'of the dielectric layer in the RF impedance matching resistance formation region. Subsequently, as illustrated in FIG. 2B, the Ni—Cr layer 26 and the Au layer 25 are sequentially deposited, and then the photoresist pattern 23 is removed by a lift-off process. In this case, the Ni-Cr layer is used as the RF impedance matching resistor 26 and also serves as a junction metal between the lower silicon-containing layer and the upper metal pattern 25.
계속해서, 상기 실리콘 기판(21)의 브이-홈(V-groove) 식각시 금속패턴을 보호하기 위해 상기 구조 전체 상부에 SiNx 또는 SiO2등의 유전막(도시하지 않음)을 증착한 다음, 브이-홈 습식식각(도시하지 않음) 후에 상기 유전막(22)을 건식식각하여 도 2c에 도시된 바와 같이 금속패턴(25), RF 임피던스 매칭 저항(26) 및 유전막(22) 패턴을 형성한다.Subsequently, a dielectric film (not shown), such as SiNx or SiO 2 , is deposited on the entire structure to protect the metal pattern during V-groove etching of the silicon substrate 21. After the groove wet etching (not shown), the dielectric layer 22 is dry etched to form a metal pattern 25, an RF impedance matching resistor 26, and a dielectric layer 22 pattern as shown in FIG. 2C.
끝으로, 도 2d에 도시된 바와 같이 건식식각으로 손상된 금속상층부분을 화학약품으로 얇게 에칭하고, 노출된 금속패턴(25) 위에 사진식각공정을 진행하여 원하는 RF 임피던스 매칭 저항의 크기에 따른 감광막 패턴(도시하지 않음)을 형성한 후 하부의 금속패턴 예를 들면, Au 금속층(25)을 습식식각한 다음, 감광막 패턴을 제거함으로써 RF 임피던스 매칭 저항 형성공정을 완료한다.Finally, as shown in FIG. 2D, the metal layer damaged by dry etching is etched thinly with chemicals, and a photolithography process is performed on the exposed metal pattern 25 to form a photoresist pattern according to the desired RF impedance matching resistance. After forming (not shown), the lower metal pattern, for example, the Au metal layer 25 is wet etched, and then the photoresist pattern is removed to complete the RF impedance matching resistor forming process.
전술한 도 2d에 도시된 바와 같이 본 발명은 실리콘 함유층과 금속과의 접합을 위한 접합금속을 RF 임피던스 매칭 저항으로 대치하여 단일 구조를 갖도록 함으로써 금속증착 공정을 한 단계 줄이게 된다. 또한, RF 임피던스 매칭 저항 즉 Ni-Cr 위에 금속패턴이 위치하므로 Ni-Cr에 의한 금속패턴의 오염을 방지할 수 있다. 한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.As shown in FIG. 2D, the present invention reduces the metal deposition process by one step by replacing the junction metal for bonding the silicon-containing layer with the metal to have a single structure by replacing an RF impedance matching resistor. In addition, since the metal pattern is positioned on the RF impedance matching resistor, that is, Ni—Cr, contamination of the metal pattern by Ni—Cr may be prevented. Meanwhile, in the detailed description of the present invention, specific embodiments have been described, but various modifications are possible without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the scope of the following claims, but also by the equivalents of the claims.
상술한 바와 같이 본 발명은 실리콘 함유층과 금속과의 접합을 위한 접합금속을 RF 임피던스 매칭 저항으로 대치함으로써 추가의 금속증착으로 인한 시간소모 및 비용부담 없이 간단한 습식식각 공정만으로 RF 임피던스 매칭 저항을 형성할 수 있으므로 원가절감 및 공정시간 단축의 효과를 얻을 수 있다.As described above, the present invention replaces the junction metal for bonding the silicon-containing layer and the metal with the RF impedance matching resistor to form the RF impedance matching resistor using a simple wet etching process without the time consuming and cost burden of additional metal deposition. As a result, cost reduction and process time can be achieved.
또한, RF 임피던스 매칭 저항 형성을 위한 식각 시에 금속패턴이 오염되는 것을 방지할 수 있다.In addition, the metal pattern may be prevented from being contaminated during etching for forming the RF impedance matching resistor.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0018479A KR100442600B1 (en) | 2002-04-04 | 2002-04-04 | Structure of optical bench and method for manufacturing radio frequency impedance matching resistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0018479A KR100442600B1 (en) | 2002-04-04 | 2002-04-04 | Structure of optical bench and method for manufacturing radio frequency impedance matching resistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030079446A KR20030079446A (en) | 2003-10-10 |
| KR100442600B1 true KR100442600B1 (en) | 2004-08-02 |
Family
ID=32377815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0018479A KR100442600B1 (en) | 2002-04-04 | 2002-04-04 | Structure of optical bench and method for manufacturing radio frequency impedance matching resistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100442600B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930014901A (en) * | 1991-12-30 | 1993-07-23 | 이헌조 | Manufacturing Method of Semiconductor Resistance Device |
| KR20010001961A (en) * | 1999-06-10 | 2001-01-05 | 윤종용 | ESD protection circuit of a semiconductor device and method for manufacturing a register thereof |
| US20020131724A1 (en) * | 2001-03-15 | 2002-09-19 | International Business Machines Corporation | High frequency matching method and silicon optical bench employing high frequency matching networks |
-
2002
- 2002-04-04 KR KR10-2002-0018479A patent/KR100442600B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930014901A (en) * | 1991-12-30 | 1993-07-23 | 이헌조 | Manufacturing Method of Semiconductor Resistance Device |
| KR20010001961A (en) * | 1999-06-10 | 2001-01-05 | 윤종용 | ESD protection circuit of a semiconductor device and method for manufacturing a register thereof |
| US20020131724A1 (en) * | 2001-03-15 | 2002-09-19 | International Business Machines Corporation | High frequency matching method and silicon optical bench employing high frequency matching networks |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030079446A (en) | 2003-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1585218B1 (en) | Bulk acoustic wave resonator and methods of making the same | |
| US20010050266A1 (en) | Single mask technique for making positive and negative micromachined features on a substrate | |
| JP2009159124A (en) | Acoustic wave device and its manufacturing method | |
| JP2003255194A (en) | Optical element-mounting substrate and its manufacturing method | |
| EP2151025A1 (en) | Methods of fabricating metal contact structures for laser diodes using backside uv exposure | |
| KR100442600B1 (en) | Structure of optical bench and method for manufacturing radio frequency impedance matching resistor | |
| WO2022066096A1 (en) | Silicon photonic integrated chip device and fabricating method therefor | |
| US6713827B2 (en) | Micro-structures and methods for their manufacture | |
| JPH07183561A (en) | Manufacture of photodetector with built-in circuit | |
| KR100442615B1 (en) | Structure of Multi-layer for Reduction of Capacitance and Method for Manufacturing the Same | |
| US7192842B2 (en) | Method for bonding wafers | |
| JP6716040B2 (en) | Method for manufacturing optical semiconductor element and optical semiconductor element | |
| JPH06267835A (en) | Patterning method of thin film | |
| JP3838718B2 (en) | Optical device mounting substrate manufacturing method and optical module manufacturing method | |
| KR100249889B1 (en) | Semiconductor device | |
| KR20010021782A (en) | Semiconductor device and method for making the device | |
| KR100436778B1 (en) | Optical module and method for fabricating the same | |
| US6558971B2 (en) | Method for manufacturing an LCD panel | |
| JPH0453138A (en) | Semiconductor device and manufacture of the same | |
| US6410447B2 (en) | Process for removing photoresist material | |
| JPH10270357A (en) | Mask for manufacturing semiconductor devices and manufacture thereof | |
| US20060104583A1 (en) | Method of fabricating ridge type waveguide integrated semiconductor optical device | |
| US6194324B1 (en) | Method for in-situ removing photoresist material | |
| JP2001085707A (en) | METHOD FOR MANUFACTURING Si CARRIER | |
| KR980011844A (en) | Semiconductor device manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080604 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |